CN114141752A - 封装芯片、电路板组件及电子设备 - Google Patents
封装芯片、电路板组件及电子设备 Download PDFInfo
- Publication number
- CN114141752A CN114141752A CN202111427536.8A CN202111427536A CN114141752A CN 114141752 A CN114141752 A CN 114141752A CN 202111427536 A CN202111427536 A CN 202111427536A CN 114141752 A CN114141752 A CN 114141752A
- Authority
- CN
- China
- Prior art keywords
- power
- line
- turn
- circuit unit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本申请提供了一种封装芯片、电路板组件及电子设备。封装芯片包括:介质层、重分布层及可关断电源线组。介质层设有至少一个功能电路单元和至少一个电源开关单元。重分布层与介质层层叠设置。可关断电源线组包括至少一个第一可关断电源线和至少一个第二可关断电源线,第一可关断电源线排布于介质层,第二可关断电源线排布于重分布层,第二可关断电源线的电阻小于第一可关断电源线的电阻,第一可关断电源线和第二可关断电源线电连接,且第一可关断电源线和第二可关断电源线皆电连接于电源开关单元的输出端与功能电路单元的电源端之间。本申请提供的封装芯片、电路板组件及电子设备的电压压降较小。
Description
技术领域
本申请涉及芯片技术领域,具体涉及一种封装芯片、电路板组件及电子设备。
背景技术
芯片可应用于IT、新能源、通讯、机器人、家电等各领域的电子设备中。电源门控技术可应用于芯片中以改善芯片的漏电功耗问题,然而,相关技术中,电源门控技术的引入导致芯片的电压压降(IR drop)增加,影响了芯片的性能,因此,如何改善芯片的电压压降成为需要解决的技术问题。
发明内容
本申请提供了一种能够改善电压压降的封装芯片、电路板组件及电子设备。
一方面,本申请提供了一种封装芯片,包括:
介质层,设有至少一个功能电路单元和至少一个电源开关单元;
重分布层,与所述介质层层叠设置;及
可关断电源线组,包括至少一个第一可关断电源线和至少一个第二可关断电源线,所述第一可关断电源线排布于所述介质层,所述第二可关断电源线排布于所述重分布层,所述第二可关断电源线的电阻小于所述第一可关断电源线的电阻,所述第一可关断电源线和所述第二可关断电源线电连接,且所述第一可关断电源线和所述第二可关断电源线皆电连接于所述电源开关单元的输出端与所述功能电路单元的电源端之间。
另一方面,本申请还提供了一种电路板组件,包括电路板、供电模块、控制模块及所述的封装芯片,所述供电模块、所述控制模块及所述封装芯片皆设于所述电路板,所述供电模块通过所述电路板电连接所述封装芯片,用于为所述功能电路单元供电,所述控制模块通过所述电路板电连接所述封装芯片,用于控制所述电源开关单元的导通和截止。
再一方面,本申请还提供了一种电子设备,包括所述的电路板组件。
本申请提供的封装芯片由于介质层设有功能电路单元和电源开关单元,功能电路单元和电源开关单元通过可关断电源线组进行电连接,当电源开关单元导通时功能电路单元处于通电状态,当电源开关单元截止时功能电路单元处于断电状态,从而可动态地控制功能电路单元的供电,以在一些应用场景中减少功率损耗。而可关断电源线组的第二可关断电源线的电阻小于第一可关断电源线的电阻,因此第二可关断电源线可改善部分由于电源开关单元在导通和截止之间切换时电流拨动引起的电压压降。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍。
图1是本申请实施例提供的一种电子设备的结构示意图;
图2是图1所示电子设备的分解示意图,其中,电子设备包括电路板组件;
图3是图2所示电子设备中电路板组件的平面示意图,其中,电路板组件包括电路板、封装芯片、供电模块和控制模块。
图4是图3所示电路板组件中封装芯片的截面示意图,封装芯片包括介质层、重分布层及可关断电源线组;
图5是图4所示封装芯片的可关断电源线组包括通过导电过孔电连接的第一可关断电源线与第二可关断电源线的截面示意图;
图6是图4所示封装芯片的可关断电源线组的平面示意图,其中,可关断电源线组包括第一可关断电源线与第二可关断电源线;
图7是图4所示封装芯片的第一可关断电源线包括第一子可关断电源线和第二子可关断电源线的截面示意图;
图8是图4所示封装芯片包括多个第一可关断电源线和多个第二可关断电源线的平面示意图;
图9是图4所示封装芯片的功能电路单元包括第一子电路单元和第二子电路单元的平面示意图;
图10是图9所示封装芯片还包括供电电源线组的平面示意图;
图11是图10所示封装芯片的供电电源线组包括第一供电电源线和第二供电电源线的平面示意图;
图12是图10所示封装芯片还包括接地线组的平面示意图;
图13是图10所示封装芯片的接地线组包括第一接地线和第二接地线的平面示意图;
图14是图4所示封装芯片还包括存储电路单元的平面示意图;
图15是图12所示封装芯片还包括存储电源线组的平面示意图;
图16是图10所示封装芯片的存储电源线组包括第一存储电源线和第二存储电源线的平面示意图;
图17是图15所示封装芯片的供电电源线组与接地线组之间,以及接地线组与存储电源线组之间皆设有第二可关断电源线的平面示意图;
图18是图15所示封装芯片的多个第二供电电源线,多个第二接地线之间皆设有第二可关断电源线的平面示意图;
图19是图4所示封装芯片还包括封装层的截面示意图;
图20是图3所示封装芯片还包括控制线的平面示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在本申请中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本申请所描述的实施例可以与其它实施例相结合。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象,而不是用于描述特定顺序。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。
如图1所示,图1为本申请实施例提供的一种电子设备100的结构示意图。电子设备100可以是手机、平板电脑、笔记本电脑、计算机、手表、通信卫星、雷达、电动汽车、机器人、电视机等设备。本申请实施例中以手机为例。
如图2所示,电子设备100包括电路板组件1。具体的,电子设备100还包括显示屏2和外壳3。其中,外壳3包括中框31和背板32。中框31与背板32可一体成型也可连接为一体。显示屏2连接于中框31背离背板32的一侧。显示屏2、中框31、背板32之间形成收容空间33。电路板组件1设于收容空间33内。
如图3所示,图3为本申请实施例提供的一种电路板组件1的平面示意图。电路板组件1包括电路板20、封装芯片10、供电模块30及控制模块40。
请参照图2和图3,电路板20可以是电子设备100的主板。电路板20包括相背设置的第一表面201和第二表面。第一表面201朝向显示屏2,第二表面朝向背板32。供电模块30、控制模块40及封装芯片10皆设于电路板20。可选的,供电模块30、控制模块40及封装芯片10可皆设于第一表面201;或者,供电模块30、控制模块40及封装芯片10可皆设于第二表面;又或者,供电模块30、控制模块40及封装芯片10中的一者或者两者设于第一表面201,供电模块30、控制模块40及封装芯片10中的另外两者或者一者设于第二表面。
供电模块30通过电路板20电连接封装芯片10,用于为封装芯片10供电。可选的,供电模块30与封装芯片10通过设于电路板20上的金属导电线电连接。供电模块30包括供电电池301和供电电路302。其中,供电电池301可以是锂电池、镍铬电池、镍氢电池等中的一种。供电电路302可以包括输入电路、驱动电路、降压/升压电路、稳压电路、电源分配电路、电压检测电路、输出电路、保护电路等中的一种或多种。
控制模块40通过电路板20电连接封装芯片10,用于控制封装芯片10。可选的,控制模块40与封装芯片10通过设于电路板20上的金属导电线电连接。控制模块40控制封装芯片10的方式可以是:控制模块40根据电子设备100的前台运行程序控制封装芯片10;或者,控制模块40通过获取用户操作电子设备100的信号并根据用户的操作控制封装芯片10;又或者,控制模块40通过获取检测器的检测信号并根据检测信号控制封装芯片10。
封装芯片10可以是处理器芯片、图形处理芯片、显示芯片、数字信号处理芯片、专用集成电路芯片、系统级芯片、基带芯片、射频芯片等中的一种。封装芯片10包括至少一个功能电路单元114和至少一个电源开关单元115。供电模块30用于对功能电路单元114进行供电。控制模块40用于控制电源开关单元115的导通和截止。在一种应用场景中,封装芯片10可以是系统级芯片(可以是集成有显示、处理、存储、通信等功能电路单元的芯片);控制模块40通过获取检测器的检测信号并根据检测信号控制封装芯片10,例如:检测器用于检测显示屏2是否处于显示模式,当检测器检测到显示屏2处于非显示模式时,将检测信号发送至控制模块40,控制模块40可根据该检测信号控制封装芯片10中对应显示功能的功能电路单元114所电连接的电源开关单元115截止。
如图4所示,图4为本申请实施例提供的一种封装芯片10的截面示意图。封装芯片10包括介质层101、重分布层102和可关断电源线组103。
至少一个功能电路单元114和至少一个电源开关单元115设于介质层101。一实施例中,介质层101包括依次层叠设置的衬底层110、功能电路层112和连接层113。其中,衬底层110可以是硅衬底、蓝宝石衬底、玻璃衬底、有机物衬底、复合衬底等中的一种。至少一个功能电路单元114和至少一个电源开关单元115设于功能电路层112。连接层113包括多个层叠设置的金属层以及设于相邻的两个金属层之间的绝缘层。本申请为便于表述在附图中仅示例了顶层金属层,未示例其他金属层以及绝缘层。可以理解的,本实施例中,衬底层110、功能电路层112、连接层113、设于功能电路层112的功能电路单元114、电源开关单元115,以及设于连接层113的连接电路形成裸芯片。
本申请对于功能电路单元114和电源开关单元115的数量不做具体的限定。功能电路单元114的数量可以为一个或多个。电源开关单元115的数量可以为一个或多个。功能电路单元114与电源开关单元115的数量可以相同也可以不同。当功能电路单元114的数量与电源开关单元115的数量相同时,可使一个功能电路单元114与一个电源开关单元115电连接。当功能电路单元114的数量大于电源开关单元115的数量时,可使多个功能电路单元114与同一个电源开关单元115电连接,或者,也可使多个功能电路单元114中的部分功能电路单元114与电源开关单元115电连接。当功能电路单元114的数量小于电源开关单元115的数量时,可使一个功能电路单元114与多个电源开关单元115电连接。以下实施例中,在无特别说明的情况下以一个功能电路单元114和一个电源开关单元115为例。
请参照图3和图4,功能电路单元114可以理解为封装芯片10中能够支持特定功能(例如:拍照、网络、游戏、摄像、听歌等中一种)的电路单元。电源开关单元115即电连接于供电模块30与功能电路单元114之间,用于控制供电模块30对功能电路单元114是否供电的开关单元。具体的,电源开关单元115的输入端用于电连接供电模块30,电源开关单元115的输出端用于电连接功能电路单元114。可以理解的,当电源开关单元115导通时,供电模块30可以对功能电路单元114进行供电;当电源开关单元115截止时,供电模块30不能对功能电路单元114进行供电。其中,电源开关单元115在导通状态与截止状态之间进行切换时,电源开关单元115的输出端与功能电路单元114之间的电连接线上的电流波动较大,因此改善电源开关单元115的输出端与功能电路单元114之间的电连接线所产生的电压压降,可较好地提高封装芯片10的性能。
重分布层102与介质层101层叠设置。具体的,重分布层102设于连接层113背离功能电路层112的一侧。换言之,衬底层110、功能电路层112、连接层113、重分布层102依次层叠设置。重分布层102即裸芯片与封装之间的电连接接口。
可关断电源线组103电连接于电源开关单元115的输出端与功能电路单元114的电源端之间。可关断电源线组103包括至少一个第一可关断电源线130和至少一个第二可关断电源线131。第一可关断电源线130可以是金属线也可以其他材质(例如:合金、导电高分子、碳纤维等)的导电线。第二可关断电源线131可以是金属线也可以其他材质(例如:合金、导电高分子、碳纤维等)的导电线。本申请实施例中,在无特别说明的情况下,第一可关断电源线130、第二可关断电源线131皆以金属线为例。本申请对于第一可关断电源线130、第二可关断电源线131的数量不做具体的限定。第一可关断电源线130的数量可以为一个或多个,第二可关断电源线131的数量可以为一个或多个。当功能电路单元114和电源开关单元115为一个时,第一可关断电源线130的数量可以为一个或多个,第二可关断电源线131的数量可以为一个或多个。当功能电路单元114和电源开关单元115为多个时,第一可关断电源线130的数量为多个,第二可关断电源线131的数量为多个。
第一可关断电源线130排布于介质层101。一实施例中,第一可关断电源线130排布于连接层113。第二可关断电源线131排布于重分布层102。第一可关断电源线130和第二可关断电源线131电连接。
可选的,如图5所示,连接层113与重分布层102之间设有中间层116,第一可关断电源线130与第二可关断电源线131通过设于中间层116的导电过孔1160电连接。通过导电过孔1160电连接第一可关断电源线130与第二可关断电源线131可简化重分布层102与连接层113之间布线的复杂性,降低封装芯片10的厚度。当然,在其他实施例中,第一可关断电源线130与第二可关断电源线131可直接电连接或者耦合电连接。
第二可关断电源线131的电阻小于第一可关断电源线130的电阻。一实施例中,如图5所示,第二可关断电源线131的厚度大于第一可关断电源线130的厚度,本实施例通过使第二可关断电源线131的厚度大于第一可关断电源线130的厚度可实现第二可关断电源线131的电阻小于第一可关断电源线130的电阻。另一实施例中,如图6所示,第二可关断电源线131的宽度大于第一可关断电源线130的宽度,本实施例通过使第二可关断电源线131的宽度大于第一可关断电源线130的宽度可实现第二可关断电源线131的电阻小于第一可关断电源线130的电阻。再一实施例中,第二可关断电源线131的厚度大于第一可关断电源线130的厚度,且第二可关断电源线131的宽度大于第一可关断电源线130的宽度。
第一可关断电源线130和第二可关断电源线131皆电连接于电源开关单元115的输出端与功能电路单元114的电源端之间。由于第二可关断电源线131的电阻较小,因此通过设于介质层101的第一可关断电源线130和设于重分布层102的第二可关断电源线131形成电连接于电源开关单元115的输出端与功能电路单元114之间的电连接线相较于仅通过设于介质层101的第一可关断电源线130形成电连接于电源开关单元115的输出端与功能电路单元114之间的电连接线的技术方案能够减少至少部分电源开关单元115在导通状态与截止状态之间进行切换时所产生的电压压降。
本申请提供的封装芯片10由于介质层101设有功能电路单元114和电源开关单元115,功能电路单元114和电源开关单元115通过可关断电源线组103进行电连接,当电源开关单元115导通时功能电路单元114处于通电状态,当电源开关单元115截止时功能电路单元114处于断电状态,从而可动态地控制功能电路单元114的供电,以在一些应用场景中减少功率损耗。而可关断电源线组103的第二可关断电源线131的电阻小于第一可关断电源线130的电阻,因此第二可关断电源线131可改善部分电源开关单元115在导通和截止之间切换时由于电流波动而引起的电压压降。
一实施例中,如图7所示,至少一个第一可关断电源线130包括至少一个第一子可关断电源线130a和至少一个第二子可关断电源线130b。第一子可关断电源线130a、第二可关断电源线131及第二子可关断电源线130b依次连接于电源开关单元115的输出端与功能电路单元114的电源端之间。具体的,第一子可关断电源线130a设于连接层113,第一子可关断电源线130a的第一端电连接电源开关单元115的输出端,第一子可关断电源线130a的第二端电连接第二可关断电源线131的第一端,第二可关断电源线131的第二端电连接第二子可关断电源线130b的第一端,第二子可关断电源线130b的第二端电连接功能电路单元114的电源端。其中,第一子可关断电源线130a的第一端与电源开关单元115的输出端可直接电连接。第二子可关断电源线130b的第二端与功能电路单元114的电源端可直接电连接。第二可关断电源线131的第一端相较于第二可关断电源线131的第二端靠近电源开关单元115的输出端;第二可关断电源线131的第二端相较于第二可关断电源线131的第一端靠近功能电路单元114的电源端。
可选的,请参照图7和图8,第一子可关断电源线130a的数量为多个。第二子可关断电源线130b的数量为多个。第二可关断电源线131的数量为多个。每个第二可关断电源线131电连接于一个第一子可关断电源线130a和一个第二子可关断电源线130b之间,并形成连接走线。可以理解的,一个第一子可关断电源线130a、一个第二可关断电源线131及一个第二子可关断电源线130b依次电连接,并形成一个连接走线。本实施例中,多个第一子可关断电源线130a,多个第二可关断电源线131及多个第二子可关断电源线130b可形成多个连接走线。多个连接走线并行连接于电源开关单元115的输出端与功能电路单元114的电源端之间。本实施例通过多个连接走线并行连接于电源开关单元115的输出端与功能电路单元114的电源端之间,在电源开关单元115处于导通状态时,可通过多个连接走线同时传输电流至功能电路单元114,以提高供电模块30对功能电路单元114供电的效率,提高封装芯片10的运行速度。
一实施例中,如图9所示,功能电路单元114包括第一子电路单元114a和第二子电路单元114b。可以理解的,第一子电路单元114a为功能电路单元114中的部分逻辑电路单元,第二子电路单元114b为功能电路单元114中的另一部分逻辑电路单元,第一子电路单元114a和第二子电路单元114b组合实现功能电路单元114的功能。第一子电路单元114a的功率损耗大于第二子电路单元114b的功率损耗。例如:第一子电路单元114a所需求的供电电压和/或供电电流大于第二子电路单元114b所需求的供电电压和/或供电电流。第二可关断电源线131的数量为多个。部分第二可关断电源线131电连接第一子电路单元114a的电源端,另一部分第二可关断电源线131电连接第二子电路单元114b的电源端。其中,第二可关断电源线131与第一子电路单元114a的电源端可直接电连接,也可通过第一可关断电源线130电连接。第二可关断电源线131与第二子电路单元114b的电源端可直接电连接,也可通过第一可关断电源线130电连接。本申请实施例中,第二可关断电源线131与第一子电路板20的电源端通过第一可关断电源线130电连接。第二可关断电源线131与第二子电路板20的电源端通过第一可关断电源线130电连接。电连接第一子电路单元114a的第二可关断电源线131的数量大于电连接第二子电路单元114b的第二可关断电源线131的数量。其中,电连接第一子电路单元114a的第二可关断电源线131的数量可以是一个或多个,电连接第二子电路单元114b的第二可关断电源线131的数量可以是零个、一个或多个。一实施方式中,电连接第一子电路单元114a的第二可关断电源线131为四个,电连接第二子电路单元114b的第二可关断电源线131的数量为一个。
本实施例中,由于第一子电路单元114a的功率损耗较高,第二子电路单元114b的功率损耗较小,因此,电连接于电源开关单元115的输出端与第一子电路单元114a的电源端之间的电连接线上的电流在电源开关单元115切换时的波动较大,电连接于电源开关单元115的输出端与第二子电路单元114b的电源端之间的电连接线上的电流在电源开关单元115切换时波动较小,故通过使电连接第一子电路单元114a的第二可关断电源线131的数量大于电连接第二子电路单元114b的第二可关断电源线131的数量可主要减少电源开关单元115的输出端与第一子电路单元114a的电源端之间的电连接线所产生的电压压降,而次要减少或者不减少电源开关单元115的输出端与第二子电路单元114b的电源端之间的电连接线所产生的电压压降,从而在改善封装芯片10的电压压降的同时可减少重分布层102的布线,降低工艺难度。
可选的,如图9所示,重分布层102具有第一区域120和第二区域121。第一区域120与第一子电路单元114a的所在位置相对。第二区域121与第二子电路单元114b的所在位置相对。电连接第一子电路单元114a的第二可关断电源线131位于第一区域120。电连接第二子电路单元114b的第二可关断电源线131位于第二区域121。本实施方式,使电连接第一子电路单元114a的第二可关断电源线131靠近第一子电路单元114a排布,可减少电连接第一子电路单元114a的第二可关断电源线131的长度,从而进一步地降低电连接第一子电路单元114a的第二可关断电源线131的电阻,提高改善电源开关单元115与第一子电路单元114a之间电压压降的效果。而使电连接第二子电路单元114b的第二可关断电源线131靠近第二子电路单元114b排布,可减少电连接第二子电路单元114b的第二可关断电源线131的长度,从而进一步地降低电连接第二子电路单元114b的第二可关断电源线131的电阻,提高改善电源开关单元115与第二子电路单元114b之间电压压降的效果。
进一步地,请参照图10和图11,封装芯片10还包括供电电源线组104。供电电源线组104电连接于电源开关单元115的输入端与供电模块30(参照图3)之间。供电电源线组104包括至少一个第一供电电源线140和至少一个第二供电电源线141。第一供电电源线140可以是金属线也可以其他材质(例如:合金、导电高分子、碳纤维等)的导电线。第二供电电源线141可以是金属线也可以其他材质(例如:合金、导电高分子、碳纤维等)的导电线。本申请实施例中,在无特别说明的情况下,第一供电电源线140、第二供电电源线141皆以金属线为例。本申请对于第一供电电源线140、第二供电电源线141的数量不做具体的限定。第一供电电源线140的数量可以为一个或多个,第二供电电源线141的数量可以为一个或多个。当功能电路单元114和电源开关单元115为一个时,第一供电电源线140的数量可以为一个或多个,第二供电电源线141的数量可以为一个或多个。当功能电路单元114和电源开关单元115为多个时,第一供电电源线140的数量为多个,第二供电电源线141的数量为多个。
第一供电电源线140排布于介质层101。一实施例中,第一供电电源线140排布于连接层113(参照图4)。第二供电电源线141排布于重分布层102。第一供电电源线140和第二供电电源线141依次电连接于电源开关单元115(参照图4)的输入端。具体的,第一供电电源线140的第一端电连接电源开关单元115的输入端,第一供电电源线140的第二端电连接第二供电电源线141的第一端。第二供电电源线141的第二端用于电连接供电模块30。其中,第一供电电源线140与电源开关单元115的输入端可直接电连接。第一供电电源线140与第二供电电源线141可通过导电过孔电连接。通过导电过孔电连接第一供电电源线140与第二供电电源线141可简化重分布层102与连接层113之间布线的复杂性,降低封装芯片10的厚度。第二供电电源线141与供电模块30可通过封装接口和/或设于电路板20上的导电线电连接。
一实施方式中,第二供电电源线141的电阻小于第一供电电源线140的电阻。可选的,第二供电电源线141的宽度大于第一供电电源线140的宽度;和/或,第二供电电源线141的厚度大于第一供电电源线140的厚度。
本实施例中,第一供电电源线140与第二供电电源线141用于将供电模块30输入的供电电流传输至功能电路单元114,以使供电模块30对功能电路单元114进行充电。此外,第二供电电源线141设于重分布层102可通过增加第二供电电源线141的宽度、厚度以减少第二供电电源线141的电阻,从而可改善第二供电电源线141上的电压压降。
进一步地,请参照图12和图13,封装芯片10还包括接地线组105。接地线组105电连接于功能电路单元114(参照图4)的接地端与参考地之间。其中,参考地可以位于电路板20(参考图3)上。接地线组105包括至少一个第一接地线150和至少一个第二接地线151。第一接地线150可以是金属线也可以其他材质(例如:合金、导电高分子、碳纤维等)的导电线。第二接地线151可以是金属线也可以其他材质(例如:合金、导电高分子、碳纤维等)的导电线。本申请实施例中,在无特别说明的情况下,第一接地线150、第二接地线151皆以金属线为例。本申请对于第一接地线150、第二接地线151的数量不做具体的限定。第一接地线150的数量可以为一个或多个,第二接地线151的数量可以为一个或多个。当功能电路单元114为一个时,第一接地线150的数量可以为一个或多个,第二接地线151的数量可以为一个或多个。当功能电路单元114为多个时,第一接地线150的数量为多个,第二接地线151的数量为多个,多个第一接地线150电连接不同功能电路单元114的接地端。
第一接地线150排布于介质层101。一实施例中,第一接地线150排布于连接层113(参照图4)。第二接地线151排布于重分布层102。第一接地线150和第二接地线151依次电连接于功能电路单元114的接地端。具体的,第一接地线150的第一端电连接功能电路单元114的接地端,第一接地线150的第二端电连接第二接地线151的第一端。第二接地线151的第二端用于电连接参考地。其中,第一接地线150与功能电路单元114的接地端可直接电连接。第一接地线150与第二接地线151可通过设于中间层116的导电过孔1160电连接。通过导电过孔1160电连接第一接地线150与第二接地线151可简化重分布层102与连接层113之间布线的复杂性,降低封装芯片10的厚度。第二接地线151与参考地可通过封装接口和/或设于电路板20上的导电线电连接。
一实施方式中,第二接地线151的电阻小于第一接地线150的电阻。可选的,第二接地线151的宽度大于第一接地线150的宽度;和/或,第二接地线151的厚度大于第一接地线150的厚度。
本实施例中,第一接地线150与第二接地线151用于将功能电路单元114的接地端与封装芯片10外部的参考地电连接,以使功能电路单元114接地,可减少外部电场对功能电路单元114的干扰以及防静电。第二接地线151设于重分布层102,可通过增加第二接地线151的宽度、厚度以减少第二接地线151的电阻,从而可改善第二接地线151上的电压压降。
进一步地,请参照图14至图16,封装芯片10还包括至少一个存储电路单元106和存储单元线组107。存储电路单元106设于介质层101。一实施例中,存储电路单元106设于功能电路层112。存储单元线组107电连接于存储电路单元106的电源端与供电模块30(参照图3)之间。存储单元线组107包括至少一个第一存储电源线170和至少一个第二存储电源线171。第一存储电源线170可以是金属线也可以其他材质(例如:合金、导电高分子、碳纤维等)的导电线。第二存储电源线171可以是金属线也可以其他材质(例如:合金、导电高分子、碳纤维等)的导电线。本申请实施例中,在无特别说明的情况下,第一存储电源线170、第二存储电源线171皆以金属线为例。本申请对于第一存储电源线170、第二存储电源线171的数量不做具体的限定。第一存储电源线170的数量可以为一个或多个,第二存储电源线171的数量可以为一个或多个。当存储电路单元106为一个时,第一存储电源线170的数量可以为一个或多个,第二存储电源线171的数量可以为一个或多个。当存储电路单元106为多个时,第一存储电源线170的数量为多个,第二存储电源线171的数量为多个,多个第一存储电源线170电连接不同存储电路单元106的电源端。
第一存储电源线170排布于介质层101。一实施例中,第一存储电源线170排布于连接层113。第二存储电源线171排布于重分布层102。第一存储电源线170和第二存储电源线171依次电连接于存储电路单元106的电源端。具体的,第一存储电源线170的第一端电连接存储电路单元106的电源端,第一存储电源线170的第二端电连接第二存储电源线171的第一端。第二存储电源线171的第二端用于电连接供电模块30。其中,第一存储电源线170与存储电路单元106的电源端可直接电连接。第一存储电源线170与第二存储电源线171可通过电过孔电连接。通过导电过孔电连接第一存储电源线170与第二存储电源线171可简化重分布层102与连接层113之间布线的复杂性,降低封装芯片10的厚度。第二存储电源线171与供电模块30(参照图3)可通过封装接口和/或设于电路板20(参照图3)上的导电线电连接。
一实施方式中,第二存储电源线171的电阻小于第一存储电源线170的电阻。可选的,第二存储电源线171的宽度大于第一存储电源线170的宽度;和/或,第二存储电源线171的厚度大于第一存储电源线170的厚度。
本实施例中,第一存储电源线170与第二存储电源线171用于将供电模块30输入的供电电流传输至存储电路单元106,以使供电模块30对存储电路单元106进行充电。此外,第二存储电源线171设于重分布层102可通过增加第二存储电源线171的宽度、厚度以减少第二存储电源线171的电阻,从而可改善第二存储电源线171上的电压压降。
其中,如图17所示,第二可关断电源线131的数量为多个;第二可关断电源线131排布于第二供电电源线141与第二接地线151之间;和/或,第二可关断电源线131排布于第二供电电源线141与第二存储电源线171之间,和/或,第二可关断电源线131排布于第二接地线151与第二存储电源线171之间。
一实施例中,一部分的第二可关断电源线131排布于第二供电电源线141与第二接地线151之间,另一部分的第二可关断电源线131排布于第二接地线151与第二存储电源线171之间。
通过将第二可关断电源线131排布于第二供电电源线141与第二接地线151之间;和/或,第二供电电源线141与第二存储电源线171之间,和/或,第二接地线151与第二存储电源线171之间可有效利用第二供电电源线141与第二接地线151、第二供电电源线141与所述第二存储电源线171、第二接地线151与第二存储电源线171之间的间隙,减少封装芯片10的长度、宽度尺寸,实现封装芯片10的小型化。
其中,如图18所示,第二可关断电源线131的数量为多个;第二供电电源线141的数量为多个,至少部分第二可关断电源线131排布于多个第二供电电源线141之间;和/或,第二接地线151的数量为多个,至少部分第二可关断电源线131排布于多个第二接地线151之间;和/或,第二存储电源线171的数量为多个,至少部分第二可关断电源线131排布于多个第二存储电源线171之间。
一实施例中,第四部分的第二可关断电源线131排布于多个第二供电电源线141之间,第五部分的第二可关断电源线131排布于多个第二接地线151之间。当然,在其他实施例中,还可以有第六部分的第二可关断电源线131排布于多个第二存储电源线171之间。
通过将第二可关断电源线131排布于多个第二供电电源线141之间;和/或,多个第二接地线151之间;和/或,多个第二存储电源线171之间,可使得第二可关断电源线131的排布更加密集,有利于根据不同功能电路单元114的功耗密度调整第二可关断电源线131的排布位置,使得功耗密度高的功能电路单元114所对应的重分布层102的区域排布有较密集的第二可关断电源线131,功耗密度低的功能电路单元114所对应的重分布层102的区域排布有较疏散的第二可关断电源线131,或者功耗密度低的功能电路单元114所对应的重分布层102的区域未排布第二可关断电源线131,从而可集中的改善电源开关单元115的输出端与功耗密度高的功能电路单元114之间的电连接线所产生的电压压降,即减少容易产生较大电压压降的电连接线上的电压压降,提高改善电压压降的效果。
进一步地,请参照图18至图20,封装芯片10还包括封装层108。封装层108层叠设于重分布层102背离介质层101的一侧。封装层108设有至少一个导电部180。第二供电电源线141通过导电部180电连接供电模块30。可以理解的,介质层101、重分布层102及封装层108依次层叠设置。重分布层102即介质层101的电连接线与封装层108的导电部180之间的接口。
一实施例中,封装层108设有至少一个第一导电部、至少一个第二导电部和至少一个第三导电部。第二供电电源线141通过第一导电部电连接供电模块30。第二接地线151通过第二导电部电连接参考地。第二存储电源线171通过第三导电部电连接供电模块30。其中,第二供电电源线141与第一导电部可通过导电凸块(Bump)电连接。第二接地线151与第二导电部可通过导电凸块电连接。第二存储电源线171与第三导电部可通过导电凸块电连接。
其中,如图20所示,封装芯片10还包括至少一个控制线109。控制线109可以是金属线也可以其他材质(例如:合金、导电高分子、碳纤维等)的导电线。控制线109的第一端电连接电源开关单元115的控制端,控制线109的第二端用于电连接控制模块40,控制线109用于传输控制模块40发送的控制信号,以控制电源开关单元115导通或者截止。本申请对于控制线109的数量不做具体的限定。控制线109的数量可以为一个或多个。一实施例中,控制线109的数量与电源开关单元115的数量相同,一个控制线109电连接于一个电源开关单元115与控制模块40之间,以传输控制模块40发送的控制信号至该电源开关单元115。
通过设置控制线109电连接于控制模块40与电源开关单元115之间,可传输控制信号至电源开关单元115,从而可根据控制模块40发送的控制信号动态地控制电源开关单元115的导通和截止。
上述在说明书、权利要求书以及附图中提及的特征,只要在本申请的范围内是有意义的,均可以任意相互组合。针对封装芯片10所说明的优点和特征以相应的方式适用于电路板组件1和电子设备100。
尽管上面已经示出和描述了本申请的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本申请的限制,本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型,这些改进和润饰也视为本申请的保护范围。
Claims (15)
1.一种封装芯片,其特征在于,包括:
介质层,设有至少一个功能电路单元和至少一个电源开关单元;
重分布层,与所述介质层层叠设置;及
可关断电源线组,包括至少一个第一可关断电源线和至少一个第二可关断电源线,所述第一可关断电源线排布于所述介质层,所述第二可关断电源线排布于所述重分布层,所述第二可关断电源线的电阻小于所述第一可关断电源线的电阻,所述第一可关断电源线和所述第二可关断电源线电连接,且所述第一可关断电源线和所述第二可关断电源线皆电连接于所述电源开关单元的输出端与所述功能电路单元的电源端之间。
2.根据权利要求1所述的封装芯片,其特征在于,至少一个所述第一可关断电源线包括至少一个第一子可关断电源线和至少一个第二子可关断电源线,所述第一子可关断电源线、所述第二可关断电源线及所述第二子可关断电源线依次连接于所述电源开关单元的输出端与所述功能电路单元的电源端之间。
3.根据权利要求2所述的封装芯片,其特征在于,所述第一子可关断电源线的数量为多个,所述第二子可关断电源线的数量为多个,所述第二可关断电源线的数量为多个,每个所述第二可关断电源线电连接于一个所述第一子可关断电源线和一个所述第二子可关断电源线之间,并形成连接走线,多个所述连接走线并行连接于所述电源开关单元的输出端与所述功能电路单元的电源端之间。
4.根据权利要求1所述的封装芯片,其特征在于,所述功能电路单元包括第一子电路单元和第二子电路单元,所述第一子电路单元的功率损耗大于所述第二子电路单元的功率损耗;所述第二可关断电源线的数量为多个,部分所述第二可关断电源线电连接所述第一子电路单元的电源端,另一部分所述第二可关断电源线电连接所述第二子电路单元的电源端,且电连接所述第一子电路单元的所述第二可关断电源线的数量大于电连接所述第二子电路单元的所述第二可关断电源线的数量。
5.根据权利要求4所述的封装芯片,其特征在于,所述重分布层具有第一区域和第二区域,所述第一区域与所述第一子电路单元的所在位置相对,所述第二区域与所述第二子电路单元的所在位置相对,电连接所述第一子电路单元的所述第二可关断电源线位于所述第一区域,电连接所述第二子电路单元的所述第二可关断电源线位于所述第二区域。
6.根据权利要求1所述的封装芯片,其特征在于,所述封装芯片还包括供电电源线组,所述供电电源线组包括至少一个第一供电电源线和至少一个第二供电电源线,所述第一供电电源线排布于所述介质层,所述第二供电电源线排布于所述重分布层,所述第一供电电源线和所述第二供电电源线依次电连接于所述电源开关单元的输入端,所述第二供电电源线用于电连接供电模块。
7.根据权利要求6所述的封装芯片,其特征在于,所述封装芯片还包括接地线组,所述接地线组包括至少一个第一接地线和至少一个第二接地线,所述第一接地线排布于所述介质层,所述第二接地线排布于所述重分布层,所述第一接地线和所述第二接地线依次电连接于所述功能电路单元的接地端,所述第二接地线用于电连接参考地。
8.根据权利要求7所述的封装芯片,其特征在于,所述封装芯片还包括至少一个存储电路单元和存储电源线组,存储电路单元设于介质层,所述存储电源线组包括至少一个第一存储电源线和至少一个第二存储电源线,所述第一存储电源线排布于所述介质层,所述第二存储电源线排布于所述重分布层,所述第一存储电源线、所述第二存储电源线依次电连接于所述存储电路单元的电源端,所述第二存储电源线用于电连接所述供电模块。
9.根据权利要求8所述的封装芯片,其特征在于,所述第二可关断电源线的数量为多个;所述第二可关断电源线排布于所述第二供电电源线与所述第二接地线之间;和/或,所述第二可关断电源线排布于所述第二供电电源线与所述第二存储电源线之间,和/或,所述第二可关断电源线排布于所述第二接地线与所述第二存储电源线之间。
10.根据权利要求8所述的封装芯片,其特征在于,所述第二可关断电源线的数量为多个;所述第二供电电源线的数量为多个,至少部分所述第二可关断电源线排布于多个所述第二供电电源线之间;和/或,所述第二接地线的数量为多个,至少部分所述第二可关断电源线排布于多个所述第二接地线之间;和/或,所述第二存储电源线的数量为多个,至少部分所述第二可关断电源线排布于多个所述第二存储电源线之间。
11.根据权利要求5所述的封装芯片,其特征在于,所述封装芯片还包括封装层,所述封装层层叠设于所述重分布层背离所述介质层的一侧,所述封装层设有至少一个导电部,所述第二供电电源线通过所述导电部电连接所述供电模块。
12.根据权利要求1至11任意一项所述的封装芯片,其特征在于,所述第一可关断电源线与所述第二可关断电源线通过导电过孔电连接。
13.根据权利要求1至11任意一项所述的封装芯片,其特征在于,所述封装芯片还包括至少一个控制线,所述控制线的第一端电连接所述电源开关单元的控制端,所述控制线的第二端用于电连接控制模块,所述控制线用于传输所述控制模块发送的控制信号,以控制所述电源开关单元导通或者截止。
14.一种电路板组件,其特征在于,包括电路板、供电模块、控制模块及如权利要求1至13任意一项所述的封装芯片,所述供电模块、所述控制模块及所述封装芯片皆设于所述电路板,所述供电模块通过所述电路板电连接所述封装芯片,用于为所述功能电路单元供电,所述控制模块通过所述电路板电连接所述封装芯片,用于控制所述电源开关单元的导通和截止。
15.一种电子设备,其特征在于,包括如权利要求14所述的电路板组件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111427536.8A CN114141752A (zh) | 2021-11-25 | 2021-11-25 | 封装芯片、电路板组件及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111427536.8A CN114141752A (zh) | 2021-11-25 | 2021-11-25 | 封装芯片、电路板组件及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114141752A true CN114141752A (zh) | 2022-03-04 |
Family
ID=80388348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111427536.8A Pending CN114141752A (zh) | 2021-11-25 | 2021-11-25 | 封装芯片、电路板组件及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114141752A (zh) |
-
2021
- 2021-11-25 CN CN202111427536.8A patent/CN114141752A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10153094B2 (en) | Supercapacitor structures | |
KR20200047325A (ko) | 반도체 디바이스 및 이의 제조 방법 | |
CN103430442A (zh) | 热电发电装置和便携式电子设备 | |
KR100911784B1 (ko) | 다중 전압용 분리형 박막 커패시터 | |
CN110474391B (zh) | 充电电路及电子设备 | |
CN100452544C (zh) | 便携终端的多个板之间的连接结构 | |
US7480748B2 (en) | Printed circuit board (PCB) having a plurality of integrated circuits (ICS) interconnected through routing pins in one central integrated circuit | |
CN115296377B (zh) | 电子设备 | |
KR20160120496A (ko) | 실장 기판 모듈 | |
US7088074B2 (en) | System level device for battery and integrated circuit integration | |
CN111276063A (zh) | 一种显示模组及电子设备 | |
CN111682607B (zh) | 一种充电结构及电子设备 | |
CN210839659U (zh) | 电子设备 | |
CN114141752A (zh) | 封装芯片、电路板组件及电子设备 | |
CN207118156U (zh) | 终端设备及其pcb板接地结构 | |
CN220776261U (zh) | 电子设备 | |
CN116896824B (zh) | 电池保护板模组、方法、装置、电池模组以及电子设备 | |
CN219513088U (zh) | 一种igbt模块封装外壳及igbt模块封装结构 | |
CN219421147U (zh) | 一种双面散热的电池保护板以及电池 | |
CN212725304U (zh) | 接口封装结构和电子设备 | |
CN115866886A (zh) | 芯片垂直供电系统及电子设备 | |
US8749051B2 (en) | Semiconductor device | |
CN113437093B (zh) | 显示面板、显示面板的制造方法与显示装置 | |
CN210956659U (zh) | Wi-Fi智能模块 | |
CN112736367A (zh) | 电池及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |