CN101310279A - 分析集成电路上功率分布中的电压降的方法 - Google Patents
分析集成电路上功率分布中的电压降的方法 Download PDFInfo
- Publication number
- CN101310279A CN101310279A CNA2006800423156A CN200680042315A CN101310279A CN 101310279 A CN101310279 A CN 101310279A CN A2006800423156 A CNA2006800423156 A CN A2006800423156A CN 200680042315 A CN200680042315 A CN 200680042315A CN 101310279 A CN101310279 A CN 101310279A
- Authority
- CN
- China
- Prior art keywords
- circuit
- image
- integrated circuit
- voltage
- voltage drop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Measurement Of Current Or Voltage (AREA)
- Power Sources (AREA)
Abstract
一种用以自动分析集成电路的功率分布中的电压降的方法,其包括对实际电压降图像数据与理想IC形式的预测理想电压降图像数据进行比较。该方法包括利用与集成电路的实际实现相对应的电路表征图像来表示分配在集成电路上的功率分布的实际电压降数据。然后,对应于集成电路的理想实现的电路理想图像被用于表示分配在集成电路上的功率分布的理想电压降数据。比较实际电压降数据与理想电压降数据,并且响应于比较,确定集成电路中的功率分布是否满足了预定的功率分布条件。
Description
技术领域
本发明通常涉及集成电路中的电压降以及分析该电压降以改进电路设计的方法。
背景技术
集成电路(IC)的发展趋势是变得更加复杂、工作在更高的数据处理速度下、并且在更小的IC封装上集成更多的元件。除了这些复杂性之外,在不影响电路上的功率分布的情况下,要求持续降低功耗。为了解决这些性能要求,现代IC设计人员利用各种工具来简化设计过程,例如,其中包括计算机辅助设计(CAD)工具,它可以通过使很多设计过程自动化来帮助缩短IC的开发时间。这减少了开发IC所必需的时间和成本,并有助于设计者设计出在市场上更有竞争力的产品。
与减小IC部件的尺寸相关的一个设计考虑是IC上的电压降。通常,外部电源通过引线管脚和键合焊盘连接到内部芯片电路,该键合焊盘通过供电焊盘单元直接连接至芯片。细金属线的电源总线网格通常用于在整个核中将电源从供电焊盘单元提供到芯片电路。
通过电源总线网格来对芯片电路进行的功率分布可以对IC设计人员提出很多重大问题。例如,在电路旨在以相对低的电压工作时,一个小的电压降可以导致有缺陷的操作。芯片的线路或区域上的电压降与该线或该区域所传导的电流的量成正比,以及与相应的内部电阻成正比。
从而,IC的功率分布结构中的内部电阻是一个需要认真研究的问题,以保证仅提供足够的电源布线量,或者设计人员必须猜测合适的电源布线量。为了避免这些缺陷,IC设计人员尝试在整个设计过程(从计划阶段到为商业目的实现的芯片)中管理电压(或“IR”)降。在设计过程初期,在实际上还不能测试实际芯片时,静态分析可以为设计人员提供有用的信息,以进行重要的设计决策。
多种形式的CAD工具已经变成了商业可获得的来用于辅助这种静态分析。在这一点上,通常使用的工具是功率分布/电网验证CAD工具,例如Cadence(San Jose,California)推出的这种类型的工具允许IC设计人员静态或动态地将IC功耗数据映射进一个图像,以便由IC设计人员对其进行分析。该图是彩色编码的,以显示在电路的什么位置消耗了相对大量的所分配的电能。例如,在U.S.专利No.6,725,434(设计的电路的验证方法)、U.S.专利No.5,872,952(通过仿真对集成电路电网进行分析)和U.S.专利No.6,675,139(基于布图规划的集成电路电源总线分析和设计工具)中描述了这种工具的多种应用。
对于很多CAD工具,这样的电源验证工具并不提供特定的电路分析。对于很多设计应用而言,这种工具仍然需要设计人员猜测功率分布设计对于每个电路指标是不是足够的。这种猜测经常会将IC置于各种各样的难以认定和解决的问题上。为了克服这些局限以及时间和其他工程支出,标准的方法是在设计电源总线网络时,利用保守的功率估计来进行功率分布的超标设计。通常,设计人员对流经电源总线网络的估计电流乘以缓冲系数,以避免电压降问题。这些保守的估计通常会导致集成电路的面积比实际在IC上的进行功率分布所需的面积大得多。
发明内容
本发明的一个方面涉及利用信号处理成像算法来分析集成电路中的电压降数据的方法。在多个图示的实现和应用中示范性地说明了本发明的这些和其他的方面,在附图中示出了其中的一些,以及在所附的权利要求部分对其进行了表征。
本发明的多个方面适用于对集成电路的功率分布中的电压降进行自动分析的方法。该方法包括利用电路表征图像(该图像对应于集成电路的实际实现)来表示分配在集成电路上的功率分布中的实际电压降数据。然后,与集成电路的理想实现对应的电路理想图像被用于表示分配在集成电路上的功率分布的理想电压降数据。比较理想的电压降数据和实际的电压降数据,并响应于比较,确定集成电路中的功率分布是否满足了预定的功率分布条件。
本发明的另一个方面涉及一种假定存在线性空间不变的等效IC图像的方案。计算该理想IC图像数据的电压降梯度,并将其与实际IC电压数据图像的结果进行比较。在实际图像和理想图像之间的相应数据点的值相近时,电压降数据是可以被接受的。当对应的数据点的值偏离预定阈值足够大时,电压降是不能被接受的。
本发明的上述综述不是为了描述每个图示说明的实施例或者本发明的每一个实现。附图和后续的详细说明更具体地说明了这些实施例。
附图说明
结合附图,考虑本发明的多个实施例的下列详细描述,可以更完全地理解本发明,其中:
图1是图示根据本发明的一个示例实施例的对实际电压降电路图像和理想电压降电路图像的使用的数据流示图;以及
图2是图示根据本发明的一个示例实施例的利用诸如图1中的那些图像来分析电压降的方法的一个示例的流程图。
本发明可以被修改为多种改型和可替换形式,通过在附图中的例子示出了它的细节,并在下文对其进行了详细的描述。然而,应当理解的是,这不是要将本发明局限于描述的特定实施例。相反,本发明涵盖了落在由附属的权利要求限定的本发明的范围内的所有的修改、等效或者替换方案。
具体实施方式
相信本发明对于进行具有有效和足够的功率分布的IC设计是有用的。而本发明不必局限于这些应用,通过上下文中所讨论的多个示例可以理解本发明的各个方面。
结合本发明的一个示例实施例,一种方法用于对集成电路的功率分布中的电压降进行自动分析。该方法包括利用电路表征图像来表示针对在集成电路上分配的功率分布的实际电压降数据,该图像对应于集成电路的实际实现。对应于集成电路的理想实现的电路理想图像用于表示针对在集成电路上分配的功率分布的理想电压降数据。可以用多种形式来形成电路理想图像,例如,包括利用一些实际的或近似的电压降数据作为基础来产生电路理想图像的其他部分和全部。比较实际电压降数据与理想电压降数据,响应于比较,确定在集成电路中的功率分布是否满足预定的功率分布条件。
电压降(也叫IR降)映射工具用于确保在IC上布置了足够的电源。通常,这种工具生成具有颜色梯度的图像,该颜色梯度表示IC上的电压降的变化。理想地,希望IR降在IC边缘最小而在IC中心最大,其中IC边缘的功率分布远离IC中心。从而,在IC的功率分布区域对应于同心圆的假定条件下,理想的电压降变化图像应当看起来像靶盘上标靶图案(或者牛眼)。当实际电压降数据的图像偏离了理想的图案时,这样的差异使电压降的图像难以被解释。通过比较实际电压降数据和理想的电压降数据,本发明减小了由IC设计人员在尝试肉眼观察图像并主观地(利用类似现有技术的技巧)确认设计改进是否可行和/或是否必要的情况下造成误差的可能性。这种数据的自动解释(例如,基于计算机)减小了这些人工解释中的分歧和误差。
在很多IC应用中,由于在电压降图像中的数据点既不是等间距的也不是均匀分布的(这是因为电子部件不是等间距的,也不是均匀分布的),所以难以自动地进行这种分析。根据另一个方面,本发明旨在从这种不规则间隔且密度不同的电压降的数据点中自动地计算出梯度。在一个更具体的应用中,这种自动计算涉及现代数字/离散信号处理(硬件和/或软件)工具,这些工具运用了线性空间不变约束之外的用于高速处理的算术逻辑。
图1示出了根据本发明的一个实施例的用于映射IR降数据点以产生用于自动分析实际IR降数据的理想IR降图像的方法。该方法包括产生实际电路的IR降图像。该图像采用颜色梯度来显示不同的电压降的区域;在图1中,利用不同的网格线阴影示出了这些颜色梯度。例如,最大的电压降出现在阴影区域112,第二大电压降出现在具有对角线的区域114,第三大电压降出现在具有水平线的区域116,具有芯片上的最小电压降的区域出现在具有垂直线118的区域中。在实际电压降图像的中心附近的电压降通常是芯片的电压降的最糟糕的情况。为了将实际的IR降图像与理想数据进行比较,必须建立理想的IR降图像120。理想的芯片图像将对应于实际的图像结构和电路规格,这些结构和规格必须被提供给映射工具122。
通过映射边界条件点来创建理想的IR降图像,在典型的实施例中,边界条件点包括对IC提供电源电压的点,例如,被映射进理想IR降图像中作为点A’的点A。在特定的实施例中,这些边界条件数据点还包括来自实际电压降图像的点,这些点经受了IC中的最大电压降。由于实际图像和理想图像的结构一致,所以这种映射可以合并网格坐标,并且这种映射包括数据点的位置以及在这些点上的电压降的数据。
按照一种特定的方法,这些边界条件数据点的拉普拉斯算子(Laplacian)用于完成理想的电压降图像。利用这种方法来形成图像,以便具有上述约束的图像的2-D微分是连续的。然后,在理想IR降图像中对插入区域中的这些对应数据点的位置进行映射,例如将C映射至C’。
为了分析实际IR降图像,比较实际IR降图像中的每个点与理想IR降图像点上的值,得到的标值用于形成直方图。由软件标出从直方图的中瓣偏离预定变化之外的任何值,以被IC设计人员进行另外的检查。通过对数据点进行加权来对这种分析进行更进一步的辅助,以便使用单一的预定变化。如果没有标出任何数据点,则确定IC满足了IC规格的电源要求。
参照图2的流程图,生成理想的IR降图像数据,以与实际IR降图像数据进行比较。在流程框210,影射工具用于生成测试中的实际芯片的IR降图像。一种可购得的映射工具是上述的Cadence在流程框220,实际IC电路规格和边界条件IR降数据点用于生成对应的理想芯片的最初理想的IR降图像。这些边界条件IR降数据点通常是沿芯片边沿的数据点(其中在边沿提供了电能)和位于芯片中心点附近的数据点。在流程框230,利用边界条件IR降数据点的拉普拉斯算子来修正最初的理想电压降图像,以便识别在理想芯片的边沿和中心之间的区域中的数据点。在块240中,通过填充所识别的插入数据点来完成对理想IR降图像数据的映射。可选择地,在流程框250,可调整对IR降数据点的赋值来进行加权比较。从而,对每一个所分析的IR降数据点可以使用一个变化阈值,并且认为在图像中心附近的这些数据点更灵敏。然后,在流程框260,对实际IR降图像的图像数据与理想IR降图像数据进行点对点比较。在流程框270,如果实际IC电压降图像不再处于对应的理想数据点的预定阈值范围内,则标出实际IR降数据点。如果没有标出任何数据点,则认为芯片符合IC电源规范,并且在流程框280分析结束。然而,如果在实际IC上标出了数据点,那么IC设计人员将分析标出的数据点,并在流程框290评估是否对IC电网进行重新设计或重新布局。
参照一些特定的示例实施例对本发明的某些方面进行了描述,然而,本领域的技术人员将认识到,在不脱离本发明的精神和范围的情况下,可以对本发明进行很多修改。在所附的权利要求中将阐述本发明的各个方面。
Claims (15)
1.一种用于对集成电路的功率分布中的电压降进行自动分析的方法,所述方法包括步骤:
利用电路表征图像来表示分配在集成电路上的功率分布的实际电压降数据,所述电路表征图像对应于集成电路的实际实现;
利用电路理想图像来表示分配在集成电路上的功率分布的理想电压降数据,所述电路理想图像对应于集成电路的理想实现;
对实际电压降数据与理想电压降数据进行比较;以及
响应于比较来确定集成电路中的功率分布是否满足预定的功率分布条件。
2.根据权利要求1所述的方法,其还包括利用电压降映射工具来提供所述电路表征图像。
3.根据权利要求1所述的方法,其中,所述集成电路的电路理想图像是基于电压降数据的可比较的线性空间不变分布。
4.根据权利要求3所述的方法,还包括生成所述电路理想图像,其中,生成所述电路理想图像的步骤包括将边界条件电压降点映射到所述电路理想图像的至少一个边界区域和中心区域,所述边界条件电压降点包括施加电源电压的点以及实际实现的图像中心或中心附近的点。
5.根据权利要求3所述的方法,还包括生成所述电路理想图像,其中,生成所述电路理想图像的步骤包括对来自所述集成电路的实际实现的边界条件电压降点进行映射,从而为所述电路理想图像的对应区域提供数据点。
6.根据权利要求5所述的方法,其中所述映射的步骤还包括利用算法来为所述电路理想图像的插入区域映射插入理想电压降点。
7.根据权利要求6所述的方法,其中,所述算法是拉普拉斯算法的一个函数。
8.根据权利要求1所述的方法,其还包括对电路表征图像和电路理想图像中的至少一个图像的电压降数据点分配加权值,并且其中所述比较步骤包括利用所述加权值的减法。
9.根据权利要求8所述的方法,其中,所分配的加权值是作为与所述电路表征图像和电路理想图像中的至少一个图像的中心靠近的电压降数据点的函数而变化的。
10.根据权利要求1所述的方法,其中,所述比较步骤包括分析对应于电路表征图像的电压降数据。
11.根据权利要求10所述的方法,其中,分析对应于电路表征图像的电压降数据的步骤包括将电压降数据中的点与电路理想图像的相应电压降数据进行比较。
12.根据权利要求11所述的方法,其还包括利用来自所述分析步骤的结果来形成直方图。
13.根据权利要求12所述的方法,其中,确定集成电路的功率分布是否满足了预定功率分布条件的步骤包括检查所述直方图。
14.根据权利要求1所述的方法,其中,所述电路理想图像包含表示所述集成电路电压降的颜色梯度。
15.根据权利要求14所述的方法,其中所述集成电路的电压降对应于集成电路上的实际电压降。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US73626605P | 2005-11-14 | 2005-11-14 | |
US60/736,266 | 2005-11-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101310279A true CN101310279A (zh) | 2008-11-19 |
Family
ID=37832052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006800423156A Pending CN101310279A (zh) | 2005-11-14 | 2006-11-14 | 分析集成电路上功率分布中的电压降的方法 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP1955222A2 (zh) |
JP (1) | JP2009516255A (zh) |
CN (1) | CN101310279A (zh) |
WO (1) | WO2007054925A2 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014031236A1 (en) | 2012-08-23 | 2014-02-27 | Itron, Inc. | Electrical optimization and component selection in an electrical grid |
CN112100960B (zh) * | 2020-11-19 | 2021-03-09 | 北京智芯微电子科技有限公司 | 动态检测fpga芯片内压降的方法及fpga芯片 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5872952A (en) * | 1995-04-17 | 1999-02-16 | Synopsys, Inc. | Integrated circuit power net analysis through simulation |
US5933358A (en) * | 1997-09-30 | 1999-08-03 | Synopsys, Inc. | Method and system of performing voltage drop analysis for power supply networks of VLSI circuits |
US6675139B1 (en) * | 1999-03-16 | 2004-01-06 | Lsi Logic Corporation | Floor plan-based power bus analysis and design tool for integrated circuits |
JP2002197138A (ja) * | 2000-12-25 | 2002-07-12 | Sony Corp | 設計回路の検証方法 |
US6938233B2 (en) * | 2002-08-09 | 2005-08-30 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for designing semiconductor integrated circuit device based on voltage drop distribution |
JP2004139181A (ja) * | 2002-10-15 | 2004-05-13 | Renesas Technology Corp | レイアウト装置及びプログラム |
-
2006
- 2006-11-14 EP EP06821443A patent/EP1955222A2/en not_active Withdrawn
- 2006-11-14 JP JP2008539602A patent/JP2009516255A/ja not_active Withdrawn
- 2006-11-14 CN CNA2006800423156A patent/CN101310279A/zh active Pending
- 2006-11-14 WO PCT/IB2006/054255 patent/WO2007054925A2/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2007054925A2 (en) | 2007-05-18 |
JP2009516255A (ja) | 2009-04-16 |
EP1955222A2 (en) | 2008-08-13 |
WO2007054925A3 (en) | 2007-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Spindler et al. | Fast and accurate routing demand estimation for efficient routability-driven placement | |
US6675139B1 (en) | Floor plan-based power bus analysis and design tool for integrated circuits | |
US8954917B1 (en) | Method and system for performing fast electrical analysis and simulation of an electronic design for power gates | |
US7016794B2 (en) | Floor plan development electromigration and voltage drop analysis tool | |
US8104006B2 (en) | Method and apparatus for thermal analysis | |
US8086978B2 (en) | Method and system for performing statistical leakage characterization, analysis, and modeling | |
US6868374B1 (en) | Method of power distribution analysis for I/O circuits in ASIC designs | |
US8595677B1 (en) | Method and system for performing voltage-based fast electrical analysis and simulation of an electronic design | |
US8661391B1 (en) | Spare cell insertion based on reachable state analysis | |
US20080109773A1 (en) | Analyzing Impedance Discontinuities In A Printed Circuit Board | |
US20060218514A1 (en) | Power supply analysis method and program product for executing the same | |
US9639647B2 (en) | Method of making semiconductor device and system for performing the same | |
US10151786B2 (en) | Estimating leakage currents based on rates of temperature overages or power overages | |
TWI743322B (zh) | 用以評估積體電路中之導電結構的方法、系統和非暫態電腦可讀取媒體 | |
TWI817646B (zh) | 用於設計上下文感知電路的方法及系統 | |
CN101310279A (zh) | 分析集成电路上功率分布中的电压降的方法 | |
US10360331B2 (en) | Scoped simulation for electrostatic discharge protection verification | |
US8495538B1 (en) | Power estimation of a circuit design | |
US6971079B2 (en) | Accuracy of timing analysis using region-based voltage drop budgets | |
KR100967488B1 (ko) | 모스 트랜지스터의 모델링 방법 및 장치 | |
CN109841532A (zh) | 制造半导体装置的方法 | |
CN106560819B (zh) | 通过集成电路器件中的ip迁移来减小控制块尺寸 | |
US10867097B2 (en) | Elmore delay time (EDT)-based resistance model | |
US20050138584A1 (en) | Method, system, and product for verifying voltage drop across an entire integrated circuit package | |
US10810339B1 (en) | Determination of dimensional changes of features across mask pattern simulation fields |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20081119 |