CN101196952B

CN101196952B - 协同设计支持装置和方法以及印刷电路板制造方法

Info

Publication number: CN101196952B
Application number: CN2007101674552A
Authority: CN
Inventors: 加藤嘉之; 青山久志
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2006-12-04
Filing date: 2007-10-25
Publication date: 2010-06-09
Anticipated expiration: 2027-10-25
Also published as: JP5056377B2; KR100954749B1; JP2008165751A; US20080134125A1; KR20080051039A; CN101196952A; US7913220B2; EP1930830A3; EP1930830A2

Abstract

本发明提供了一种协同设计支持装置和方法、计算机产品以及印刷电路板制造方法。FPGA设计CAD接口单元检索FPGA设计CAD装置生成的管脚分配信息。FPGA管脚信息管理单元将所述管脚分配信息作为FPGA管脚信息进行管理。临时库生成单元通过使用所述FPGA管脚信息来生成临时部件形状类型库，并将所述临时部件形状类型库按封装设计CAD装置能够读取的格式输出到文件。

Description

协同设计支持装置和方法以及印刷电路板制造方法

技术领域

本发明涉及一种在设计包括PLD部件的印刷电路板时通过使用封装设计CAD装置而使得能够早期考虑管脚分配的技术。

背景技术

在设计包括诸如现场可编程门阵列(FPGA)的PLD部件的印刷电路板时，PLD设计者、电路设计者和封装设计者交换诸如管脚分配信息的设计信息。

支持PLD设计的PLD设计CAD装置、支持电路设计的电路设计CAD装置和支持封装设计的封装设计CAD装置分别保持设计信息，因此维持各装置所保持的设计信息之间的一致性是很重要的。因此，例如当在封装设计中更改管脚分配时，需要将该更改反映在PLD设计信息中。

因此，已经发展了一种将封装设计中的管脚更换反映在PLD设计信息中的技术。例如，日本专利申请特开2006-79447号公报公开了一种FPGA设计支持装置，在该装置中，可以在FPGA设计信息中反映关于更改的管脚布局的信息。

但是，存在以下问题：尽管通过使用封装设计CAD装置考虑封装设计需要部件形状类型库，但是在PLD设计者和封装设计者早期考虑管脚分配时不存在PLD部件的部件形状类型库。因此，封装设计者不能通过使用封装设计CAD装置来考虑管脚分配。

发明内容

本发明的目的是至少部分地解决常规技术中的问题。

根据本发明的一方面，提供了一种协同设计支持装置，该协同设计支持装置包括：管脚分配信息接收单元，其接收通过使用PLD设计CAD而生成的针对PLD的管脚分配信息；以及临时库生成单元，其通过使用所述管脚分配信息来生成临时部件形状类型库作为以所述PLD为对象的临时库，所述临时部件形状类型库替代封装设计CAD装置所需的部件形状类型库。

根据本发明的另一方面，提供了一种用于支持协同设计的方法，该方法包括以下步骤：接收通过使用PLD设计CAD而生成的针对PLD的管脚分配信息；以及通过使用所述管脚分配信息来生成临时部件形状类型库作为以所述PLD为对象的临时库，所述临时部件形状类型库替代封装设计CAD装置所需的部件形状类型库。

根据本发明的又一方面，提供了一种印刷电路板制造方法，该方法由支持所述印刷电路板的封装设计与PLD设计之间的协同设计的协同设计支持装置来设计，其中，所述协同设计支持装置进行以下步骤：接收通过使用PLD设计CAD而生成的针对PLD的管脚分配信息；以及通过使用所述管脚分配信息来生成临时部件形状类型库作为以所述PLD为对象的临时库，所述临时部件形状类型库替代封装设计CAD装置所需的部件形状类型库。

根据本发明的又一方面，提供了一种计算机可读记录介质，该计算机可读记录介质在其中存储使计算机实现上述方法的计算机程序。

通过阅读对本发明的现有优选实施方式的以下详细说明，并结合附图进行考虑，将更好地理解本发明的上述及其他目的、特征、优点以及技术和产业意义。

附图说明

图1是用于说明根据本发明第一实施方式的FPGA协同设计的概念的说明图；

图2是根据第一实施方式的FPGA协同设计系统的功能框图；

图3是用于说明电路设计的说明图；

图4A和图4B是用于说明FPGA的符号库的说明图；

图5是存储在FPGA信息存储单元中的FPGA信息的示例的图；

图6是存储在符号库存储单元中的符号库的示例的图；

图7是管脚交换的示例的图；

图8是如何在电路图中反映管脚交换的示例的图；

图9是存储在约束条件存储单元中的约束条件的示例的图；

图10是存储在更改历史记录存储单元中的更改历史记录的示例的图；

图11是历史记录输出单元输出给FPGA设计CAD装置的通知信息的示例的图；

图12是通知信息的输出格式的图；

图13是电路设计CAD装置进行的用于生成符号库的处理和用于布置符号的处理的流程图；

图14是DRC单元进行的用于检查输入/输出属性的处理的流程图；

图15是DRC单元进行的用于检查微分信号的处理的流程图；

图16是DRC单元进行的检查电源电压的处理的流程图；

图17是管脚交换处理单元进行的用于管脚交换的处理的流程图；

图18是历史记录输出单元进行的用于输出更改历史记录的处理的流程图；

图19是用于说明根据本发明第二实施方式的FPGA协同设计的概念的说明图；

图20是根据第二实施方式的FPGA协同设计系统的功能框图；

图21是网列表检索单元检索到的网列表的示例的图；

图22是网列表转换单元输出的网列表的示例的图；

图23是临时库生成单元生成的临时库的示例的图；

图24是临时库生成装置进行的用于输出用于封装设计CAD的信息的处理的流程图；

图25是临时库生成装置进行的用于反映封装的考虑结果的处理的流程图；以及

图26是执行根据第一实施方式的电路设计CAD程序的计算机的功能框图。

具体实施方式

以下参照附图对根据本发明的示例性实施方式进行详细说明。顺便指出，在所述实施方式中主要对将本发明应用于FPGA的情况进行说明。

首先，对根据本发明第一实施方式的FPGA协同设计的概念进行说明。图1是用于说明根据第一实施方式的FPGA协同设计的概念的说明图。如图所示，在根据第一实施方式的FPGA协同设计中，支持FPGA设计的FPGA设计CAD装置10、支持印刷电路板的封装设计的封装设计CAD装置20以及作为支持电路设计的电路设计支持装置的电路设计CAD装置100彼此协作，以支持设计者。

具体地说，电路设计CAD装置100接收FPGA设计CAD装置10生成的FPGA信息(例如，管脚布局)，并生成符号库。当生成FPGA的符号库时，如果在电路图中布置已生成符号库的FPGA，即，如果符号库是因FPGA的更改而新生成的，则电路设计CAD装置100尽可能地通过使用关于现有符号的信息(例如，部分分配和符号管脚的布局)来生成符号库。

如上所述，电路设计CAD装置100通过使用FPGA信息来生成FPGA的符号库，使得电路设计者不必生成FPGA的符号库。因此，可以减少电路设计者的工作量。而且，当因FPGA的更改而新生成符号库时，电路设计CAD装置100尽可能地通过使用关于现有符号的信息来生成符号库。因此，可以减少对电路图的修改，并且由此可以提高电路设计的效率。

此外，当进行DRC(设计规则检查)时，电路设计CAD装置100通过参考FPGA设计CAD装置10生成的FPGA信息(例如，管脚输入/输出属性)来进行DRC。例如，电路设计CAD装置100通过参考各网的FPGA的管脚输入/输出属性来检查输出管脚的数量。以此方式，电路设计CAD装置100通过参考诸如管脚输入/输出属性的FPGA信息来进行DRC，从而可以更准确地进行DRC。

另外，当封装设计中出现管脚交换时，电路设计CAD装置100从封装设计CAD装置20检索管脚交换信息，并将管脚交换反映在符号库、电路图等中。此外，电路设计CAD装置100在诸如管脚之间的线的长度之类的约束条件下反映封装设计中的管脚交换。以此方式，电路设计CAD装置100也在所述约束条件下反映封装设计中的管脚交换，从而可以消除电路设计信息与封装设计信息的不一致。

另外，电路设计CAD装置100记录封装设计中管脚交换的历史记录，并将管脚交换的历史记录信息提供给FPGA设计CAD装置10。以此方式，电路设计CAD装置100记录封装设计中管脚交换的历史记录，并将管脚交换的历史记录信息提供给FPGA设计CAD装置10，从而可以确保FPGA设计、电路设计以及封装设计之间的一致性。

接着，对根据第一实施方式的FPGA协同设计系统的结构进行说明。图2是根据第一实施方式的FPGA协同设计系统的功能框图。如图所示，该FPGA协同设计系统包括FPGA设计CAD装置10、封装设计CAD装置20和电路设计CAD装置100。

电路设计CAD装置100与FPGA设计CAD装置10和封装设计CAD装置20协作地支持其中将FPGA用作部件的电路设计。图3是用于说明该电路设计的说明图。如图所示，电路设计者在电路图中布置登记为与部件相关联的符号库的符号，并将符号管脚彼此连接，从而设计电路。

但是，在FPGA的情况下，如果在其上写入程序之前将符号登记为符号库，则因为管脚既可用于输入也可用于输出，所以管脚被限定为输入/输出管脚。因此，当使用已登记的符号库时，用于输入的管脚位于右侧，相反，用于输出的管脚位于左侧，或者没有按顺序布置总线，如图4A所示，从而使电路图变得复杂。

因此，每次写入程序时都必须生成符号库。因此，在这种情况下，电路设计CAD装置100在每次写入程序时都生成FPGA的符号库。通过在每次写入程序时生成FPGA的符号库，如图4B所示，用于输入的管脚可以布置在左侧，并且还可以按顺序布置总线。

返回到图2的说明，电路设计CAD装置100包括FPGA信息管理单元110、FPGA信息存储单元115、库生成单元120、符号库存储单元125、电路图反映单元130、电路图存储单元135、DRC单元140、管脚交换处理单元150、约束条件存储单元155、历史记录输出单元160以及更改历史记录存储单元165。

FPGA信息管理单元110是用于管理FPGA信息的处理单元。FPGA信息管理单元110从FPGA设计CAD装置10输出的文件中检索FPGA信息(例如，物理管脚与逻辑管脚之间的对应、管脚输入/输出属性、电压值和存储库(bank)号)，并将检索到的FPGA信息存储在FPGA信息存储单元115中。

在这种情况下，在FPGA信息管理单元110首先将FPGA信息存储在FPGA信息存储单元115中之后，当FPGA信息管理单元110检索到FPGA信息并重新将检索到的FPGA信息存储在FPGA信息存储单元115中时，FPGA信息管理单元110还将指示FPGA信息的更改的更改历史记录存储在更改历史记录存储单元165中。

FPGA信息存储单元115是在FPGA信息管理单元110的控制下在其中存储FPGA信息的存储单元。图5是存储在FPGA信息存储单元115中的FPGA信息的示例的图。如图所示，FPGA信息存储单元115在其中存储关于各管脚的物理管脚名、逻辑管脚名、输入/输出属性、存储库号、交换组号、微分属性和电源电压。

库生成单元120是用于通过使用存储在FPGA信息存储单元115中的FPGA信息来生成FPGA的符号库的处理单元，并将生成的符号库存储在符号库存储单元125中。库生成单元120包括部分划分单元121和符号生成单元122。部分划分单元121将电路图划分成多个部分。符号生成单元122生成由部分划分单元121划分出的各部分的符号。

部分划分单元121基于用户通过GUI指定的部分划分规则，将电路图划分成多个部分。在部分划分时，依据各存储库号、各存储库组、各逻辑管脚名等，将电路图划分成多个部分。此外，部分划分单元121基于输入/输出属性来确定符号上的最右侧管脚和最左侧管脚的位置，并通过依据管脚的属性来进行排序，从而确定管脚的顺序。此外，部分划分单元121通过GUI从用户接收用于在部分之间移动管脚的规定，并移动管脚。

此外，当生成符号库时，库生成单元120检查在电路图中是否布置有已生成符号的FPGA的符号。如果在电路图中布置有所述符号，则库生成单元120通过参考关于所布置的符号的信息来生成符号库。

具体地说，库生成单元120通过参考作为现有符号库的关键字的逻辑管脚名来进行部分分配。此外，库生成单元120生成其中符号管脚被布置在与前一管脚在现有符号库中所处的位置相同的位置的符号库。也就是说，库生成单元120将具有包括在现有符号中的逻辑管脚名的管脚分配给同一部分的与前一管脚在现有部分中所处的位置相同的位置，并且将具有不包括在现有符号中的逻辑管脚名的管脚分配给与前一具有相同的物理管脚名的管脚所处的部分相同的部分。此外，库生成单元120在符号库上的空闲位置布置具有与现有符号中使用的逻辑管脚名不同的逻辑管脚名的管脚。如果符号库上没有空闲位置，则库生成单元120沿向下的方向延伸符号库的尺寸，并在延伸的位置布置管脚。

当将已生成符号的FPGA的符号布置在电路图中时，库生成单元120通过参考关于所布置的符号的信息来生成符号库，从而可以使由于FPGA设计的更改而导致的电路图的修改最小化。

符号库存储单元125是其中存储有FPGA的符号库的存储单元。图6是存储在符号库存储单元125中的符号库的示例的图。如图所示，符号库存储单元125在其中存储关于库名、生成日期/时间、版本、占用区、图表的数量和符号管脚的数量的信息，关于构成符号的各图形的信息以及关于各管脚的信息。

电路图反映单元130是进行以下处理的处理单元：如果在电路图中布置其中符号库由库生成单元120生成的FPGA的符号，则用新生成的符号来替代所布置的符号。如果有线连接到具有与替代前使用的先前的逻辑管脚名不同的逻辑管脚名的管脚，则电路图反映单元130切断该线。

如果有线连接到具有与替代前使用的先前的逻辑管脚名不同的逻辑管脚名的管脚，则电路图反映单元130切断该线，从而可以减少由于FPGA设计的更改而导致的电路图的修改的遗漏。

电路图存储单元135是其中存储有关于其中布置有部件的电路图的信息的存储单元。如果在电路图中布置其中符号库由库生成单元120生成的FPGA的符号，则电路图反映单元130更新电路图存储单元135。

DRC单元140是进行DRC的处理单元。除了存储在部件库30中的信息以外，DRC单元140还通过参考FPGA信息管理单元110管理的FPGA信息来进行DRC。具体地说，DRC单元140检查输入/输出属性、微分信号、电源电压等。DRC单元140通过参考FPGA信息来进行DRC，从而可以准确地进行与FPGA相关联的DRC。

管脚交换处理单元150是接收封装设计CAD装置20输出的管脚交换信息并且将封装设计中进行的管脚交换反映在FPGA信息、符号库和电路图中的处理单元。在FPGA中，可以通过写入程序来改变部件内部的操作，使得在封装设计阶段进行FPGA部件的管脚更换(管脚交换)，以容易地进行管脚分配。因此，管脚交换处理单元150进行在电路设计中反映封装设计中的管脚交换的处理。

图7是管脚交换的示例的图。如图所示，当连接在FPGA与其他部件之间的线交叉时，可以通过FPGA的管脚交换来消除线交叉。图8是如何在电路图中反映管脚交换的示例的图。如图所示，在电路图中，在物理管脚名分别为“D1”、“E1”、“F1”和“G1”的符号中更改管脚布局。

管脚交换处理单元150还在诸如管脚之间线距离的长度之类的约束条件下反映封装设计中的管脚交换。管脚交换处理单元150还在约束条件下反映封装设计中的管脚交换，从而可以确保电路设计与封装设计之间设计信息的一致性。

此外，管脚交换处理单元150指示FPGA信息管理单元110存储由于管脚交换而导致的FPGA信息的更改历史记录。然后，FPGA信息管理单元110将更改历史记录存储在更改历史记录存储单元165中。

约束条件存储单元155是其中存储有与电路设计有关的约束条件(例如，管脚之间的线的长度)的存储单元。图9是存储在约束条件存储单元155中的约束条件的示例的图。如图所示，约束条件存储单元155在其中存储与管脚之间线距离的长度有关的约束条件。例如，存储以下条件作为约束条件：部件“IC1”的物理管脚名为“G1”的管脚与部件“I12”的物理管脚名为“2”的管脚之间的线的长度为50mm或更小。

历史记录输出单元160是将FPGA信息的更改历史记录作为通知信息按能够输入给FPGA设计CAD装置10的格式输出到文件的处理单元，所述FPGA信息在反映管脚交换处理单元150进行的管脚交换的处理中更改。

更改历史记录存储单元165是其中存储有FPGA信息的更改历史记录的存储单元，并且由FPGA信息管理单元110来管理。图10是存储在更改历史记录存储单元165中的更改历史记录的示例的图。如图所示，更改历史记录存储单元165在其中存储关于每次进行管脚交换处理时处理的日期/时间和交换的管脚的更改的信息。此外，更改历史记录存储单元165在其中存储每次历史记录输出单元160输出更改历史记录以及每次FPGA信息管理单元110从FPGA设计CAD装置10检索到FPGA信息时处理的日期/时间。

图11是历史记录输出单元160输出给FPGA设计CAD装置10的通知信息的示例的图。如图所示，历史记录输出单元160输出各交换的管脚的物理管脚名和管脚交换之后的更改后的逻辑管脚名，作为通知信息。图12是通知信息的输出格式的图。

以此方式，更改历史记录存储单元165在其中存储FPGA信息的更改历史记录，并且历史记录输出单元160将更改历史记录作为通知信息按能够输入给FPGA设计CAD装置10的格式输出到文件。因此，可以确保封装设计、电路设计和FPGA设计之间设计信息的一致性。

接着，对电路设计CAD装置100进行的生成符号库和布置符号的处理的处理过程进行说明。图13是电路设计CAD装置100进行的生成符号库和布置符号的处理的处理过程的流程图。

如图所示，在电路设计CAD装置100中，FPGA信息管理单元110从FPGA设计CAD装置10输出的文件中检索诸如管脚分配信息和属性信息的FPGA信息，并将检索到的FPGA信息存储在FPGA信息存储单元115内(步骤S101)。

然后，库生成单元120确定是否在电路图中布置了与FPGA信息管理单元110检索到的FPGA信息相对应的符号(步骤S102)。如果没有在电路图中布置该符号，则库生成单元120通过使用用户指定的部分划分规则，将电路图划分成多个部分(步骤S103)，并且例如通过基于输入/输出属性而将管脚分配到右侧或左侧，从而根据用于生成符号的预定规则来确定符号管脚的位置(步骤S104)。

如果在电路图中布置了所述符号，则库生成单元120通过参考预先进行的部分分配而将具有与前一管脚的逻辑管脚名相同的逻辑管脚名的管脚分配给与该前一管脚所处的部分相同的部分(步骤S105)。如果一管脚具有前一管脚没有使用的逻辑管脚名，则库生成单元120将该管脚分配给与前一具有相同的物理管脚名的管脚所处的部分相同的部分(步骤S106)。然后，将具有与该前一管脚的逻辑管脚名相同的逻辑管脚名的管脚布置在与该前一管脚所处的位置相同的位置(步骤S107)，并且将具有该前一管脚没有使用的逻辑管脚名的管脚布置在所述符号上的空闲位置(步骤S108)。

库生成单元120通过GUI从用户接收用于更改部分分配或管脚位置的规定。如果指定了更改，则库生成单元120通过更改部分分配或管脚位置来生成符号库(步骤S109)，并将生成的符号库存储在符号库存储单元125中(步骤S110)。

然后，电路图反映单元130确定是否在电路图中布置了其中符号库由库生成单元120生成的FPGA的前一符号(步骤S111)。如果在电路图中布置了该前一符号，则电路图反映单元130用新生成的符号来替代所布置的符号(步骤S112)。如果有线连接到要布置的具有与先前使用的先前的逻辑管脚名不同的逻辑管脚名的管脚，则电路图反映单元130切断该线(步骤S113)。

接着，通过用户指定的部件输入功能将生成的符号布置在电路图中(步骤S114)。

以此方式，如果在电路图中布置了与FPGA信息管理单元110检索到的FPGA信息相对应的符号，则库生成单元120通过参考先前生成的符号库来生成符号库，并且电路图反映单元130用其中符号库为新生成的符号来替代所布置的符号。因此，可以使由于FPGA设计的更改而导致的电路图的修改最小化。

顺便指出，在这种情况下，如果在电路图中布置有已生成符号库的FPGA，则库生成单元120参考先前生成的符号库。作为另一种选择，如果在符号库存储单元125中存储有已生成符号库的FPGA的符号库，则库生成单元120可以参考先前生成的符号库。

接着，对DRC单元140进行的用于检查输入/输出属性的处理进行说明。图14是DRC单元140进行的检查输入/输出属性的处理的处理过程的流程图。

如图所示，DRC单元140关注单连接组中的任意一个网，并获得关于所关注的网中包括的所有管脚的信息(步骤S201)。然后，DRC单元140关注其信息被获得的任意一个管脚(步骤S202)，并确定所关注的管脚是否用于FPGA部件(步骤S203)。

结果，如果所关注的管脚用于FPGA部件，则通过参考存储在FPGA信息存储单元115中的FPGA信息来检查该管脚的输入/输出属性(步骤S204)。如果所关注的管脚不用于FPGA部件，则通过参考部件库30来检查该管脚的输入/输出属性(步骤S205)。然后，确定是否检查了所有管脚的输入/输出属性(步骤S206)。如果存在任何没有检查的管脚，则系统控制返回到步骤S202，并关注没有检查的管脚，以检查其输入/输出属性。

如果检查了所有管脚的输入/输出属性，则确定所关注的网是否包括两个或更多个输出管脚(步骤S207)。如果包括两个或更多个输出管脚，则通知用户指示该网连接在输出管脚之间的错误(步骤S208)。此外，确定所关注的网是否不包括任何输出管脚(步骤S209)。如果不包括任何输出管脚，则通知用户指示所关注的网中不存在输出管脚的错误(步骤S210)。如果仅有一个管脚是输出管脚，则通知用户所关注的网处于适当状态下(步骤S211)。

然后，确定所有的网是否都检查了输出管脚的数量(步骤S212)。如果存在任何输出管脚的数量未经检查的网，则系统控制返回到步骤S201，并且关注输出管脚的数量未经检查的网，以检查输出管脚的数量。如果确定所有的网都检查了输出管脚的数量，则终止检查输入/输出属性的处理。

以此方式，对于FPGA部件，DRC单元140通过参考FPGA信息来检查管脚的输入/输出属性，从而可以准确地检查包括FPGA的电路中的输入/输出属性。

接着，对DRC单元140进行的用于检查微分信号的处理进行说明。图15是DRC单元140进行的检查微分信号的处理的处理过程的流程图。

如图所示，DRC单元140关注任意一个网，并获取所关注的网中包括的所有管脚的信息(步骤S301)。将表示微分属性为正的管脚的数量的正管脚数量和表示微分属性为负的管脚的数量的负管脚数量的初始值清零(步骤S302)。然后，关注其信息被获得的任意一个管脚(步骤S303)，并确定所关注的管脚是否用于FPGA部件(步骤S304)。

结果，如果所关注的管脚用于FPGA部件，则通过参考存储在FPGA信息存储单元115中的FPGA信息来检查该管脚的微分属性(步骤S305)。如果所关注的管脚不用于FPGA部件，则通过参考部件库30来检查该管脚的微分属性(步骤S306)。然后，如果微分属性为正，则正管脚数量递增“1”，或者如果微分属性为负，则负管脚数量递增“1”(步骤S307)。

确定是否检查了所有管脚的微分属性(步骤S308)。如果存在任何微分属性未经检查的管脚，则系统控制返回到步骤S303，并且关注微分属性未经检查的管脚，以检查其微分属性。

如果检查了所有管脚的微分属性，则确定正管脚数量是否为正量以及负管脚数量是否也为正量，即，在所关注的网中具有正属性的管脚和具有负属性的管脚是否都存在(步骤S309)。如果正管脚数量为正量而且负管脚数量也为正量，则通知用户指示具有正属性的管脚连接到具有负属性的管脚的错误(步骤S310)。如果正管脚数量或负管脚数量中的任一个为正量，则通知用户所关注的网处于适当状态(步骤S311)。

然后，确定所有的网是否都检查了微分信号(步骤S312)。如果存在任何微分信号未经检查的网，则系统控制返回到步骤S301，并且关注微分信号未经检查的网，以检查其微分信号。如果确定所有的网都检查了微分信号，则终止检查微分信号的处理。

以此方式，对于FPGA部件，DRC单元140通过参考FPGA信息来检查管脚的微分属性，从而可以准确地检查包括FPGA的电路中的微分信号。

然后，对DRC单元140进行的用于检查电源电压的处理进行说明。图16是DRC单元140进行的检查电源电压的处理的处理过程的流程图。

如图所示，DRC单元140关注任意一个部件(步骤S401)，并进一步关注所关注的部件中包括的任意一个管脚(步骤S402)。然后，确定所关注的管脚是否为电源管脚(步骤S403)。如果所关注的管脚不是电源管脚，则系统控制进行到步骤S410。

如果所关注的管脚是电源管脚，则确定所关注的管脚是否用于FPGA部件(步骤S404)。如果所关注的管脚用于FPGA部件，则通过参考存储在FPGA信息存储单元115中的FPGA信息来检查该管脚的电源电压(步骤S405)。如果所关注的管脚不用于FPGA部件，则通过参考部件库30来检查该管脚的电源电压(步骤S406)。然后，对所关注的管脚连接到的网的电压值进行检查(步骤8407)，并确定该电压值是否与所述管脚的电源电压相同(步骤S408)。如果该电压值与所述管脚的电源电压不同，则通知用户电源电压与该电压值不同(步骤S409)。

然后，确定是否检查了所有的管脚(步骤S410)。如果存在任何未经检查的管脚，则系统控制返回到步骤S402，并且关注未经检查的管脚，以检查电源管脚的电压值。

如果检查了所有的管脚，则确定所有的部件是否都检查了电源电压(步骤S411)。如果存在任何电源电压未经检查的部件，则系统控制返回到步骤S401，并且关注电源电压未经检查的部件，以检查电源电压。如果确定所有的部件都检查了电源电压，则终止检查电源电压的处理。

以此方式，对于FPGA部件，DRC单元140通过参考FPGA信息来检查电源管脚的电压值，从而可以准确地检查包括FPGA的电路中的电源电压。

接着，对管脚交换处理单元150进行的用于管脚交换的处理进行说明。图17是管脚交换处理单元150进行的管脚交换的处理的处理过程的流程图。

如图所示，管脚交换处理单元150检索封装设计CAD装置20生成的管脚交换信息(步骤S501)，并且更换其中进行了管脚交换的FPGA的符号库的物理管脚名(步骤S502)。

然后，更换其中进行了管脚交换的FPGA的FPGA信息中包括的逻辑管脚名和与逻辑有关的属性(步骤S503)，并将电路图中的符号更新为其中逻辑管脚名和与逻辑有关的属性被更换的符号(步骤S504)。对于具有约束条件的管脚，每次进行管脚交换时都更换约束条件(步骤S505)。

以此方式，对于具有约束条件的管脚，管脚交换处理单元150在每次进行管脚交换时更换约束条件，从而可以将封装设计CAD中的管脚交换准确地反映在关于电路设计的信息中。

接着，对历史记录输出单元160进行的用于输出更改历史记录的处理进行说明。图18是历史记录输出单元160进行的输出更改历史记录的处理的处理过程的流程图。如图所示，在从存储在更改历史记录存储单元165中的更改历史记录中检索到最新的FPGA信息之后，历史记录输出单元160搜索上一次将要通知的通知信息输出给FPGA设计CAD装置10的处理(步骤S601)。

然后，对从上一次输出通知信息的处理到目前为止期间进行了管脚交换的管脚进行标记(步骤S602)。将所标记的管脚的最新属性作为要通知的通知信息输出给FPGA设计CAD装置10(步骤S603)。

也就是说，在FPGA信息管理单元110从FPGA设计CAD装置10检索到FPGA信息并更新存储在FPGA信息存储单元115中的FPGA信息之后，历史记录输出单元160输出进行过管脚交换的管脚的最新属性(尚未通知)作为通知信息。

以此方式，历史记录输出单元160通过使用存储在更改历史记录存储单元165中的更改历史记录，将进行了管脚交换的管脚的最新属性作为通知信息输出该FPGA设计CAD装置10，从而可以将封装设计中的管脚交换反映在FPGA设计信息中。

此外，在FPGA信息管理单元110从FPGA设计CAD装置10检索到FPGA信息并更新存储在FPGA信息存储单元115中的FPGA信息之后，仅输出进行了管脚交换的管脚的最新属性(尚未通知)作为通知信息。结果，可以避免输出无用的通知信息或重复的通知信息，从而可以将封装设计中的管脚交换有效地反映在FPGA设计信息中。

如上所述，在第一实施方式中，电路设计CAD装置100中包括的FPGA信息管理单元110检索FPGA设计CAD装置10生成的FPGA信息(例如，管脚分配信息和属性信息)，并且库生成单元120通过使用FPGA信息来生成符号库。因此，电路设计者不必生成FPGA的符号库，从而可以减少电路设计者的工作量。

此外，在生成符号库时，如果在电路图中布置有已生成符号库的FPGA，则库生成单元120尽可能设法不更改电路图中布置的现有符号库的部分分配和管脚布局。此外，当电路图反映单元130在电路图中布置新生成了符号库的FPGA的符号时，在不更改现有布局的情况下布置该符号。因此，可以使由于FPGA设计的更改而导致的电路图的修改最小化。

此外，在第一实施方式中，当电路设计CAD装置100中包括的DRC单元140对FPGA进行DRC时，通过参考FPGA信息管理单元110从FPGA设计CAD装置10检索到的并且存储在FPGA信息存储单元115中的FPGA信息，对管脚的属性等进行检查。因此，可以准确地进行DRC。

此外，在第一实施方式中，电路设计CAD装置100中包括的管脚交换处理单元150从封装设计CAD装置20检索管脚交换信息，并且在除了符号库、FPGA信息和电路图以外的约束条件下反映管脚交换。因此，可以消除电路设计与封装设计之间设计信息的不一致。

此外，在第一实施方式中，电路设计CAD装置100中包括的更改历史记录存储单元165在其中存储FPGA信息的更改历史记录，并且历史记录输出单元160基于存储在更改历史记录存储单元165中的更改历史记录，将用于通知管脚交换的信息输出给FPGA设计CAD装置10。因此，可以确保封装设计、电路设计和FPGA设计之间设计信息的一致性。

在第一实施方式中，考虑了以下情况：基于通过使用FPGA部件来设计电路的结果，进行印刷电路板的封装设计。预先考虑FPGA设计者和封装设计者所期望的管脚分配，能极大地缩短设计周期。因此，在本发明的第二实施方式中，说明了一种FPGA协同设计系统，其支持FPGA设计者与封装设计者之间进行的协同设计。

首先，对根据第二实施方式的FPGA协同设计的概念进行说明。图19是用于说明根据第二实施方式的FPGA协同设计的概念的说明图。如图所示，在根据第二实施方式的FPGA协同设计中，作为协同设计支持装置的临时库生成装置200接收FPGA设计CAD装置10生成的FPGA管脚信息(例如，管脚分配信息)，并生成FPGA的临时库。在这种情况下，临时库表示封装设计CAD装置20进行管脚分配时所需的部件形状类型库，并且是关于FPGA的临时生成的库。

临时库生成装置200从封装设计CAD装置20检索管脚交换信息，并将检索到的管脚交换信息反映在由其自身管理的FPGA信息中，还将该管脚交换信息通知给FPGA设计CAD装置10。

以此方式，在第二实施方式中，临时库生成装置200接收FPGA设计CAD装置10生成的FPGA管脚信息，并生成关于FPGA的临时部件形状类型库。因此，可以通过使用封装设计CAD装置20来考虑管脚分配。

接着，对根据第二实施方式的FPGA协同设计系统的结构进行说明。图20是根据第二实施方式的FPGA协同设计系统的结构的功能框图。如图所示，FPGA协同设计系统包括FPGA设计CAD装置10、封装设计CAD装置20和临时库生成装置200。临时库生成装置200包括网列表检索单元210、网列表管理单元220、网列表转换单元230、FPGA设计CAD接口单元240、FPGA管脚信息管理单元250、临时库生成单元260和管脚交换处理单元270。

网列表检索单元210是检索用户生成的网列表并将该网列表传送给网列表管理单元220的处理单元。图21是网列表检索单元210检索到的网列表的示例的图。

如图所示，该网列表包括限定部件的部件限定单元和限定网的网限定单元。在部件限定单元中，描述用于考虑的部件的部件名和部件库名。但是，对于FPGA部件，没有部件库，因此跟在“FPGA/”之后描述模块名(用于辨别FPGA的名称)。

在网限定单元中，描述各网的网名和连接到该网的部件管脚。在这种情况下，按“(部件名).(部件管脚名)”的格式描述部件管脚。顺便指出，对于FPGA部件，将逻辑管脚名或物理管脚名描述为管脚名(物理管脚名标有“％”)。

网列表管理单元220是在其中存储并管理网列表检索单元210检索到的网列表的管理单元。在接收到用户通过GUI输入的网列表的更改时，网列表管理单元220更改网列表。

网列表转换单元230是将网列表管理单元220管理的网列表转换成能够输入到封装设计CAD装置20的格式的处理单元。网列表转换单元230在转换网列表时参考FPGA管脚信息管理单元250管理的FPGA信息。

图22是网列表转换单元230输出的网列表的示例的图。如图所示，该网列表包括各管脚的部件名、库名、部件终端号、管脚名、网名、交换组号和微分类型。在这种情况下，所述部件终端号是分配给各管脚的连续的号。

FPGA设计CAD接口单元240是到FPGA设计CAD装置10的接口。具体地说，FPGA设计CAD接口单元240从FPGA设计CAD装置10检索FPGA管脚信息，并将管脚交换信息提供给FPGA设计CAD装置10。

FPGA管脚信息管理单元250是在其中存储并管理FPGA设计CAD接口单元240检索到的FPGA管脚信息的管理单元。此外，在通过GUI从用户接收到更改管脚间隔或FPGA管脚信息的指令时，FPGA管脚信息管理单元250更改FPGA信息。

临时库生成单元260是通过使用FPGA管脚信息管理单元250管理的FPGA管脚信息来生成FPGA部件的临时库(即，临时部件形状类型库)的处理单元。

图23是临时库生成单元260生成的临时库的示例的图。如图所示，在该临时库中，描述各管脚的焊盘形状(land shape)类型库名、X坐标、Y坐标、角度和管脚名。顺便指出，对于焊盘形状类型库名，使用在从用户接收到指令时存储在FPGA管脚信息管理单元250中的信息。

此外，在临时库中，还描述表示部件尺寸的区域。该区域上的信息用于在设计封装设计时计算部件之间的距离。顺便指出，临时库生成单元260基于管脚间隔来计算部件尺寸。

临时库生成单元260基于FPGA管脚信息来生成临时库，因此可以在封装设计CAD中考虑管脚分配。

管脚交换处理单元270是从封装设计CAD装置20检索管脚交换信息并指示FPGA管脚信息管理单元250更改FPGA管脚信息的处理单元。FPGA管脚信息管理单元250更改FPGA管脚信息，还指示FPGA设计CAD接口单元240将管脚交换信息通知给FPGA设计CAD装置10。此外，管脚交换处理单元270指示网列表管理单元220根据管脚交换信息来更改网列表。

接着，对临时库生成装置200进行的用于输出用于封装设计CAD的信息的处理进行描述。图24是临时库生成装置200进行的输出用于封装设计CAD的信息的处理的处理过程的流程图。

如图所示，在临时库生成装置200中，FPGA设计CAD接口单元240检索FPGA设计CAD装置10生成的管脚分配信息，并将该管脚分配信息传送给FPGA管脚信息管理单元250，然后FPGA管脚信息管理单元250生成FPGA管脚信息(步骤S701)。

此外，网列表检索单元210检索网列表(步骤S702)，并将该网列表传送给网列表管理单元220。当从用户接收到更改网列表等的指令时，网列表管理单元220更改其自身管理的网列表。当从用户接收到管脚间隔等规定时(步骤S703)，FPGA管脚信息管理单元250更改其自身管理的FPGA管脚信息。

然后，临时库生成单元260根据FPGA管脚信息获得管脚的坐标，并生成临时部件形状类型库(步骤S704)，并且网列表转换单元230对网列表进行转换(步骤S705)。然后，网列表转换单元230将转换后的网列表输出到文件，并且临时库生成单元260将生成的临时库输出到该文件(步骤S706)。

以此方式，临时库生成装置200生成临时库，因此可以通过使用封装设计CAD装置20来考虑管脚分配。此外，在从用户接收到管脚间隔等的规定时，FPGA管脚信息管理单元250更改其自身管理的FPGA管脚信息。因此，用户可以考虑按不同管脚间隔的管脚分配。

接着，对临时库生成装置200进行的用于反映封装的考虑结果的处理进行说明。图25是临时库生成装置200进行的反映封装的考虑结果的处理的处理过程的流程图。

如图所示，在临时库生成装置200中，管脚交换处理单元270检索封装设计CAD中的管脚交换信息(步骤S801)，并更换网列表中包括有进行了管脚交换的管脚的网(步骤S802)。

然后，管脚交换处理单元270更换FPGA信息中包括的逻辑管脚名和逻辑属性(步骤S803)，并且FPGA设计CAD接口单元240将关于所更换的管脚的信息输出到文件(步骤S804)。

以此方式，管脚交换处理单元270检索封装设计CAD中的管脚交换信息，并将管脚交换反映在网列表和FPGA管脚信息中。然后，FPGA设计CAD接口单元240将关于管脚交换的信息输出到所述文件。因此，可以将封装设计中的管脚交换反映在FPGA设计信息中。

如上所述，在第二实施方式中，FPGA设计CAD接口单元240检索FPGA设计CAD装置10生成的管脚分配信息，并且FPGA管脚信息管理单元250将FPGA设计CAD接口单元240检索到的管脚分配信息作为FPGA管脚信息进行管理，并且临时库生成单元260通过使用FPGA管脚信息管理单元250管理的FPGA管脚信息来生成临时部件形状类型库，并按封装设计CAD装置20能够读取的形式将临时部件形状类型库输出到文件。因此，可以通过使用封装设计CAD装置20来早期考虑管脚分配，还可以缩短印刷电路板的设计周期。

在第一和第二实施方式中分别对电路设计CAD装置和临时库生成装置进行了说明。作为另一种选择，也可以通过以软件的方式实现电路设计CAD装置和临时库生成装置的结构，来获得分别具有与电路设计CAD装置和临时库生成装置相同的功能的电路设计CAD程序和临时库生成程序。因此，下面对执行电路设计CAD程序的计算机进行说明。顺便指出，也可以通过类似的计算机来执行临时库生成程序。

图26是执行根据第一实施方式的电路设计CAD程序的计算机300的功能框图。如图所示，计算机300包括RAM 310、CPU 320、HDD 330、LAN接口340、输入/输出接口350和DVD驱动器360。

RAM 310是在其中存储计算机程序、执行该计算机程序的中间结果等的存储器。CPU 320是从RAM 310读取程序并执行该程序的中央处理单元。HDD 330是在其中存储程序和数据的磁盘装置。LAN接口340是用于通过LAN将计算机300连接到其他计算机的接口。输入/输出接口350是用于将计算机300连接到输入装置(例如，鼠标或键盘)和显示装置的接口。DVD驱动器360是对DVD进行读取/写入的装置。

要由计算机300执行的电路设计CAD程序311存储在DVD中，DVD驱动器360从该DVD中读出该程序，然后该程序安装在计算机300上。作为另一种选择，电路设计CAD程序311例如存储在通过LAN接口340连接到计算机300的其他计算机系统的数据库中，从该数据库中读出该程序，然后该程序安装在计算机300上。然后，电路设计CAD程序311存储在HDD 330中，RAM 310读出该程序，然后CPU 320执行该程序。

在本实施方式中，对FPGA用作部件的情况进行了说明。但是，本发明并不限于上述情况。本发明还可以应用于PLD用作部件的一般情况。

根据本发明的一方面，可以通过使用封装设计CAD装置来早期考虑管脚分配。因此，可以缩短印刷电路板的设计周期。

根据本发明的另一方面，向封装设计CAD装置提供必需的信息。因此，可以通过使用封装设计CAD装置来考虑管脚分配。

根据本发明的另一方面，封装设计CAD装置可以计算部件之间的距离。因此，可以根据部件之间的距离来考虑管脚分配。

根据本发明的另一方面，在PLD设计信息中反映管脚交换。因此，易于确保封装设计信息与PLD设计信息的一致性。

根据本发明的另一方面，向封装设计CAD装置提供网列表。因此，可以根据部件管脚之间的网连接来考虑管脚分配。

根据本发明的另一方面，根据用户可以容易地在其上写入的网列表来生成封装设计CAD装置所需的网列表。因此，可以减少用户的工作量。

根据本发明的另一方面，用户可以通过更改管脚间隔来考虑管脚分配。因此，可以考虑各种管脚分配。

尽管为了完整和清楚的公开而针对具体实施方式对本发明进行了说明，但是所附权利要求并不因此受到限制，而是解释为包括本领域技术人员可能遇到的、完全落入这里阐述的基本教义内的所有变型例和另选结构。

Claims

1.一种协同设计支持装置，该协同设计支持装置包括：

管脚分配信息接收单元，其接收通过使用PLD设计CAD而生成的针对PLD的管脚分配信息；以及

临时库生成单元，其通过使用所述管脚分配信息来生成临时部件形状类型库作为以所述PLD为对象的临时库，所述临时部件形状类型库替代封装设计CAD装置所需的部件形状类型库。

2.根据权利要求1所述的协同设计支持装置，其中，所述临时部件形状类型库包括所述PLD中包括的各管脚的焊盘形状类型库名、X坐标、Y坐标、角度和管脚名。

3.根据权利要求2所述的协同设计支持装置，其中，所述临时部件形状类型库还包括所述PLD的尺寸。

4.根据权利要求1所述的协同设计支持装置，该协同设计支持装置还包括：

管脚交换信息接收单元，其接收管脚交换信息，所述管脚交换信息为与所述封装设计CAD装置在所述PLD中进行的管脚交换有关的信息；以及

交换反映信息输出单元，其通过使用所述管脚交换信息来输出用于反映PLD设计中的管脚交换的信息。

5.根据权利要求1所述的协同设计支持装置，该协同设计支持装置还包括网列表转换单元，该网列表转换单元接收网列表，将所述网列表转换成可以在所述封装设计CAD装置中使用的格式，并将转换后的网列表输出给所述封装设计CAD装置。

6.根据权利要求5所述的协同设计支持装置，其中，

所述网列表包含关于各网的信息，并且

所述转换后的网列表包含关于各管脚的信息。

7.根据权利要求1所述的协同设计支持装置，该协同设计支持装置还包括管脚间隔信息接收单元，该管脚间隔信息接收单元从用户接收在所述临时库生成单元生成所述临时库时使用的关于管脚间隔的信息。

8.一种用于支持协同设计的方法，该方法包括以下步骤：

接收通过使用PLD设计CAD而生成的针对PLD的管脚分配信息；以及

通过使用所述管脚分配信息来生成临时部件形状类型库作为以所述PLD为对象的临时库，所述临时部件形状类型库替代封装设计CAD装置所需的部件形状类型库。

9.根据权利要求8所述的方法，其中，所述临时部件形状类型库包括所述PLD中包括的各管脚的焊盘形状类型库名、X坐标、Y坐标、角度和管脚名。

10.根据权利要求9所述的方法，其中，所述临时部件形状类型库包括所述PLD的尺寸。

11.根据权利要求8所述的方法，该方法还包括以下步骤：

接收管脚交换信息，所述管脚交换信息为与所述封装设计CAD装置在所述PLD中进行的管脚交换有关的信息；以及

通过使用所述管脚交换信息来输出用于反映PLD设计中的管脚交换的信息。

12.根据权利要求8所述的方法，该方法还包括以下步骤：

接收网列表；

将所述网列表转换成可以在所述封装设计CAD装置中使用的格式；以及

将转换后的网列表输出给所述封装设计CAD装置。

13.根据权利要求12所述的方法，其中，

所述网列表包含关于各网的信息，并且

所述转换后的网列表包含关于各管脚的信息。