JP5056377B2 - 協調設計支援装置、協調設計支援方法および協調設計支援プログラム - Google Patents
協調設計支援装置、協調設計支援方法および協調設計支援プログラム Download PDFInfo
- Publication number
- JP5056377B2 JP5056377B2 JP2007305872A JP2007305872A JP5056377B2 JP 5056377 B2 JP5056377 B2 JP 5056377B2 JP 2007305872 A JP2007305872 A JP 2007305872A JP 2007305872 A JP2007305872 A JP 2007305872A JP 5056377 B2 JP5056377 B2 JP 5056377B2
- Authority
- JP
- Japan
- Prior art keywords
- pin
- information
- fpga
- library
- design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Supply And Installment Of Electrical Components (AREA)
Description
前記ピン割付情報入力手段により入力されたピン割付情報を用いて、実装設計CAD装置が必要とする部品形状タイプライブラリを代替する仮の部品形状タイプライブラリを仮ライブラリとして集積回路を対象に作成する仮ライブラリ作成手段と、
を備えたことを特徴とする協調設計支援装置。
前記ピンスワップ情報入力手段により入力されたピンスワップ情報を用いて、集積回路設計への前記ピンスワップの反映に使用される情報を出力するスワップ反映情報出力手段と、
をさらに備えたことを特徴とする付記1、2または3に記載の協調設計支援装置。
前記ピン割付情報入力ステップにより入力されたピン割付情報を用いて、実装設計CAD装置が必要とする部品形状タイプライブラリを代替する仮の部品形状タイプライブラリを仮ライブラリとして集積回路を対象に作成する仮ライブラリ作成ステップと、
を含んだことを特徴とする協調設計支援方法。
前記ピンスワップ情報入力ステップにより入力されたピンスワップ情報を用いて、集積回路設計への前記ピンスワップの反映に使用される情報を出力するスワップ反映情報出力ステップと、
をさらに含んだことを特徴とする付記8、9または10に記載の協調設計支援方法。
前記ピン割付情報入力手順により入力されたピン割付情報を用いて、実装設計CAD装置が必要とする部品形状タイプライブラリを代替する仮の部品形状タイプライブラリを仮ライブラリとして集積回路を対象に作成する仮ライブラリ作成手順と、
をコンピュータに実行させることを特徴とする協調設計支援プログラム。
前記ピンスワップ情報入力手順により入力されたピンスワップ情報を用いて、集積回路設計への前記ピンスワップの反映に使用される情報を出力するスワップ反映情報出力手順と、
をさらにコンピュータに実行させることを特徴とする付記14、15または16に記載の協調設計支援プログラム。
前記協調設計支援装置が、
集積回路について集積回路設計CADにより作成されたピン割付情報を入力するピン割付情報入力ステップと、
前記ピン割付情報入力ステップにより入力されたピン割付情報を用いて、実装設計CAD装置が必要とする部品形状タイプライブラリを代替する仮の部品形状タイプライブラリを仮ライブラリとして集積回路を対象に作成する仮ライブラリ作成ステップと、
を含んだことを特徴とするプリント基板の製造方法。
20 実装設計CAD装置
100 回路設計CAD装置
110 FPGA情報管理部
115 FPGA情報記憶部
120 ライブラリ作成部
121 ポーション分割部
122 シンボル作成部
125 シンボルライブラリ記憶部
130 回路図反映部
135 回路図記憶部
140 DRC部
150 ピンスワップ処理部
155 制約条件記憶部
160 履歴出力部
165 変更履歴記憶部
200 仮ライブラリ作成装置
210 ネットリスト取込部
220 ネットリスト管理部
230 ネットリスト変換部
240 FPGA設計CADインタフェース部
250 FPGAピン情報管理部
260 仮ライブラリ生成部
270 ピンスワップ処理部
300 コンピュータ
310 RAM
311 回路設計CADプログラム
320 CPU
330 HDD
340 LANインタフェース
350 入出力インタフェース
360 DVDドライブ
Claims (7)
- PLDについてPLD設計CADにより作成されたピン割付情報を入力するピン割付情報入力手段と、
前記ピン割付情報入力手段により入力されたピン割付情報を用いて、実装設計CAD装置が必要とする部品形状タイプライブラリを代替する仮ライブラリとして、PLDの各ピンについてランド形状タイプライブラリ名、X座標、Y座標、角度およびピン名を含む仮の部品形状タイプライブラリをPLDを対象に作成する仮ライブラリ作成手段と、
を備えたことを特徴とする協調設計支援装置。 - 前記仮ライブラリ作成手段により作成される仮ライブラリは、PLDのサイズをさらに含むことを特徴とする請求項1に記載の協調設計支援装置。
- 実装設計でPLDに対して行われたピンスワップに関する情報であるピンスワップ情報を入力するピンスワップ情報入力手段と、
前記ピンスワップ情報入力手段により入力されたピンスワップ情報を用いて、PLD設計への前記ピンスワップの反映に使用される情報を出力するスワップ反映情報出力手段と、
をさらに備えたことを特徴とする請求項1または2に記載の協調設計支援装置。 - ネットごとの情報が定義されたネットリストを入力し、実装設計CAD装置が必要とする形式であるピンごとの情報が定義されたネットリストに変換して出力するネットリスト変換手段をさらに備えたことを特徴とする請求項1、2または3に記載の協調設計支援装置。
- 前記仮ライブラリ作成手段が仮ライブラリの作成に用いるピン間隔の情報を使用者から受け付けるピン間隔情報受付手段をさらに備えたことを特徴とする請求項1〜4のいずれか一つに記載の協調設計支援装置。
- PLDについてPLD設計CADにより作成されたピン割付情報を入力するピン割付情報入力ステップと、
前記ピン割付情報入力ステップにより入力されたピン割付情報を用いて、実装設計CAD装置が必要とする部品形状タイプライブラリを代替する仮ライブラリとして、PLDの各ピンについてランド形状タイプライブラリ名、X座標、Y座標、角度およびピン名を含む仮の部品形状タイプライブラリをPLDを対象に作成する仮ライブラリ作成ステップと、
を含んだことを特徴とする協調設計支援方法。 - PLDについてPLD設計CADにより作成されたピン割付情報を入力するピン割付情報入力手順と、
前記ピン割付情報入力手順により入力されたピン割付情報を用いて、実装設計CAD装置が必要とする部品形状タイプライブラリを代替する仮ライブラリとして、PLDの各ピンについてランド形状タイプライブラリ名、X座標、Y座標、角度およびピン名を含む仮の部品形状タイプライブラリをPLDを対象に作成する仮ライブラリ作成手順と、
をコンピュータに実行させることを特徴とする協調設計支援プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007305872A JP5056377B2 (ja) | 2006-12-04 | 2007-11-27 | 協調設計支援装置、協調設計支援方法および協調設計支援プログラム |
US11/987,811 US8255844B2 (en) | 2006-12-04 | 2007-12-04 | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, printed-circuit-board manufacturing method, circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006327392 | 2006-12-04 | ||
JP2006327392 | 2006-12-04 | ||
JP2007305872A JP5056377B2 (ja) | 2006-12-04 | 2007-11-27 | 協調設計支援装置、協調設計支援方法および協調設計支援プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008165751A JP2008165751A (ja) | 2008-07-17 |
JP5056377B2 true JP5056377B2 (ja) | 2012-10-24 |
Family
ID=39247344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007305872A Expired - Fee Related JP5056377B2 (ja) | 2006-12-04 | 2007-11-27 | 協調設計支援装置、協調設計支援方法および協調設計支援プログラム |
Country Status (5)
Country | Link |
---|---|
US (1) | US7913220B2 (ja) |
EP (1) | EP1930830A3 (ja) |
JP (1) | JP5056377B2 (ja) |
KR (1) | KR100954749B1 (ja) |
CN (1) | CN101196952B (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1930825A3 (en) * | 2006-12-04 | 2011-06-29 | Fujitsu Limited | Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
US8255844B2 (en) * | 2006-12-04 | 2012-08-28 | Fujitsu Limited | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, printed-circuit-board manufacturing method, circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
CN101196945B (zh) * | 2006-12-04 | 2010-06-02 | 富士通株式会社 | 电路设计支持装置及方法、印刷电路板制造方法 |
EP1930823A3 (en) * | 2006-12-04 | 2011-06-08 | Fujitsu Limited | Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
US8176457B2 (en) * | 2006-12-04 | 2012-05-08 | Fujitsu Limited | Apparatus and method updating diagram of circuit based on pin swap performed in package design with respect to PLD |
EP1930830A3 (en) | 2006-12-04 | 2011-06-29 | Fujitsu Limited | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, and printed-circuit-board manufacturing method |
US8201126B1 (en) * | 2009-11-12 | 2012-06-12 | Altera Corporation | Method and apparatus for performing hardware assisted placement |
US8438524B1 (en) | 2009-12-30 | 2013-05-07 | Cadence Design Systems, Inc. | Hierarchical editing of printed circuit board pin assignment |
TW202404049A (zh) * | 2016-12-14 | 2024-01-16 | 成真股份有限公司 | 標準大宗商品化現場可編程邏輯閘陣列(fpga)積體電路晶片組成之邏輯驅動器 |
CN108648175B (zh) * | 2018-04-12 | 2021-12-14 | 杭州兆图机器人有限公司 | 一种检测方法和装置 |
US11354477B1 (en) * | 2021-01-25 | 2022-06-07 | Cadence Design Systems, Inc. | System and method for performance estimation for electronic designs using subcircuit matching and data-reuse |
CN113591429A (zh) * | 2021-06-24 | 2021-11-02 | 深圳同兴达科技股份有限公司 | 一种lcd邦定pin电路原理图的审核系统及审核方法 |
KR102478291B1 (ko) * | 2021-11-18 | 2022-12-16 | (주)이로젠 | 부품 라이브러리 관리 시스템 및 그 방법 |
Family Cites Families (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04246778A (ja) | 1991-02-01 | 1992-09-02 | Nec Corp | 半導体集積回路の配置方式 |
US5297053A (en) * | 1991-06-04 | 1994-03-22 | Computervision Corporation | Method and apparatus for deferred package assignment for components of an electronic circuit for a printed circuit board |
JPH06163690A (ja) | 1992-11-25 | 1994-06-10 | Kawasaki Steel Corp | 電子デバイス配置配線装置 |
JPH07262241A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | プリント板実装設計システム及び方法 |
US5625565A (en) * | 1994-09-09 | 1997-04-29 | Cadence Design Systems, Inc. | System and method for generating a template for functional logic symbols |
JPH10222547A (ja) * | 1997-02-04 | 1998-08-21 | Fujitsu Kiden Ltd | 自動回路設計装置 |
US6421812B1 (en) * | 1997-06-10 | 2002-07-16 | Altera Corporation | Programming mode selection with JTAG circuits |
US5978862A (en) * | 1997-08-08 | 1999-11-02 | Toshiba America Information Systems, Inc. | PCMCIA card dynamically configured in first mode to program FPGA controlling application specific circuit and in second mode to operate as an I/O device |
JP3171168B2 (ja) * | 1998-07-10 | 2001-05-28 | 日本電気株式会社 | 部品位置変換システム |
US6473885B1 (en) * | 1998-07-17 | 2002-10-29 | Mentor Graphics Corporation | Digital circuit layout techniques using circuit decomposition and pin swapping |
JP2000099558A (ja) | 1998-09-25 | 2000-04-07 | Nec Eng Ltd | デザインルールチェック方法及びシステム |
US6968514B2 (en) * | 1998-09-30 | 2005-11-22 | Cadence Design Systems, Inc. | Block based design methodology with programmable components |
JP2000113005A (ja) * | 1998-10-05 | 2000-04-21 | Nec Corp | 部品自動配置処理方式 |
US6347387B1 (en) * | 1998-10-09 | 2002-02-12 | Agere Systems Guardian Corp. | Test circuits for testing inter-device FPGA links including a shift register configured from FPGA elements to form a shift block through said inter-device FPGA links |
US6239611B1 (en) * | 1999-06-10 | 2001-05-29 | Xilinx, Inc. | Circuit and method for testing whether a programmable logic device complies with a zero-hold-time requirement |
JP2001092857A (ja) | 1999-09-17 | 2001-04-06 | Nec Eng Ltd | プリント基板設計cadシステム |
US6631510B1 (en) * | 1999-10-29 | 2003-10-07 | Altera Toronto Co. | Automatic generation of programmable logic device architectures |
US6725441B1 (en) * | 2000-03-22 | 2004-04-20 | Xilinx, Inc. | Method and apparatus for defining and modifying connections between logic cores implemented on programmable logic devices |
JP2002279010A (ja) | 2001-03-19 | 2002-09-27 | Nec Corp | 論理回路図生成装置、論理回路図生成方法およびそのプログラム |
JP3772701B2 (ja) | 2001-07-19 | 2006-05-10 | 日本電気株式会社 | 回路図接続情報出力方式及び回路図接続情報出力方法 |
US6629307B2 (en) * | 2001-07-24 | 2003-09-30 | Hewlett-Packard Development Company, Lp. | Method for ensuring correct pin assignments between system board connections using common mapping files |
US7024654B2 (en) * | 2002-06-11 | 2006-04-04 | Anadigm, Inc. | System and method for configuring analog elements in a configurable hardware device |
US6732349B1 (en) * | 2002-08-29 | 2004-05-04 | Xilinx, Inc. | Method and apparatus for improving PIP coverage in programmable logic devices |
CN1521830A (zh) | 2003-02-12 | 2004-08-18 | 上海芯华微电子有限公司 | 集成电路设计、验证与测试一体化的技术方法 |
JP3776108B2 (ja) | 2004-04-12 | 2006-05-17 | 富士通株式会社 | 配線設計装置 |
US7165230B2 (en) * | 2004-06-02 | 2007-01-16 | Altera Corporation | Switch methodology for mask-programmable logic devices |
JP2006059102A (ja) * | 2004-08-19 | 2006-03-02 | Fujitsu Ltd | Cad装置、シンボル作成装置、cadプログラム、およびシンボル作成プログラム |
JP2006079447A (ja) | 2004-09-10 | 2006-03-23 | Fujitsu Ltd | 集積回路設計支援装置、集積回路設計支援方法及び集積回路設計支援プログラム |
US7299444B1 (en) * | 2005-03-31 | 2007-11-20 | Altera Corporation | Interface for pin swap information |
US7281233B1 (en) * | 2005-05-27 | 2007-10-09 | Xilinx, Inc. | Method and apparatus for implementing a circuit design for integrated circuitry on a circuit board |
US7218567B1 (en) * | 2005-09-23 | 2007-05-15 | Xilinx, Inc. | Method and apparatus for the protection of sensitive data within an integrated circuit |
US7627838B2 (en) * | 2006-04-25 | 2009-12-01 | Cypress Semiconductor Corporation | Automated integrated circuit development |
EP1930830A3 (en) | 2006-12-04 | 2011-06-29 | Fujitsu Limited | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, and printed-circuit-board manufacturing method |
EP1930825A3 (en) * | 2006-12-04 | 2011-06-29 | Fujitsu Limited | Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
CN101196945B (zh) * | 2006-12-04 | 2010-06-02 | 富士通株式会社 | 电路设计支持装置及方法、印刷电路板制造方法 |
EP1930823A3 (en) * | 2006-12-04 | 2011-06-08 | Fujitsu Limited | Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
US8176457B2 (en) * | 2006-12-04 | 2012-05-08 | Fujitsu Limited | Apparatus and method updating diagram of circuit based on pin swap performed in package design with respect to PLD |
US20080172442A1 (en) * | 2007-01-17 | 2008-07-17 | Inventec Corporation | Multi-computer system and configuration method therefor |
-
2007
- 2007-10-03 EP EP07117799A patent/EP1930830A3/en not_active Withdrawn
- 2007-10-03 US US11/905,747 patent/US7913220B2/en not_active Expired - Fee Related
- 2007-10-23 KR KR1020070106753A patent/KR100954749B1/ko not_active IP Right Cessation
- 2007-10-25 CN CN2007101674552A patent/CN101196952B/zh not_active Expired - Fee Related
- 2007-11-27 JP JP2007305872A patent/JP5056377B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100954749B1 (ko) | 2010-04-27 |
JP2008165751A (ja) | 2008-07-17 |
US20080134125A1 (en) | 2008-06-05 |
KR20080051039A (ko) | 2008-06-10 |
CN101196952A (zh) | 2008-06-11 |
CN101196952B (zh) | 2010-06-09 |
US7913220B2 (en) | 2011-03-22 |
EP1930830A3 (en) | 2011-06-29 |
EP1930830A2 (en) | 2008-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5217390B2 (ja) | 回路設計支援装置、回路設計支援方法および回路設計支援プログラム | |
JP5056377B2 (ja) | 協調設計支援装置、協調設計支援方法および協調設計支援プログラム | |
JP5040617B2 (ja) | 回路設計支援装置、回路設計支援方法、回路設計支援プログラムおよびプリント基板の製造方法 | |
JP5056376B2 (ja) | 回路設計支援装置、回路設計支援方法および回路設計支援プログラム | |
JP5045393B2 (ja) | 回路設計支援装置、回路設計支援方法、回路設計支援プログラムおよびプリント基板の製造方法 | |
JP4805779B2 (ja) | 集積回路設計方法、集積回路設計装置及び集積回路設計プログラム | |
US8255844B2 (en) | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, printed-circuit-board manufacturing method, circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method | |
WO1998037475A2 (en) | System and method for designing electronic circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120716 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |