JP5040617B2 - 回路設計支援装置、回路設計支援方法、回路設計支援プログラムおよびプリント基板の製造方法 - Google Patents
回路設計支援装置、回路設計支援方法、回路設計支援プログラムおよびプリント基板の製造方法 Download PDFInfo
- Publication number
- JP5040617B2 JP5040617B2 JP2007305869A JP2007305869A JP5040617B2 JP 5040617 B2 JP5040617 B2 JP 5040617B2 JP 2007305869 A JP2007305869 A JP 2007305869A JP 2007305869 A JP2007305869 A JP 2007305869A JP 5040617 B2 JP5040617 B2 JP 5040617B2
- Authority
- JP
- Japan
- Prior art keywords
- pin
- pld
- design
- information
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
集積回路について集積回路設計CADにより作成された設計情報である集積回路情報を入力する集積回路情報入力手段と、
前記集積回路情報入力手段により入力された集積回路情報を用いてデザインルールチェックを行うDRC手段と、
を備えたことを特徴とする回路設計支援装置。
前記DRC手段は、ピンの入出力属性を用いて入出力属性チェックをデザインルールチェックとして行うことを特徴とする付記1に記載の回路設計支援装置。
前記DRC手段は、ピンの差動属性を用いて差動信号チェックをデザインルールチェックとして行うことを特徴とする付記1に記載の回路設計支援装置。
前記DRC手段は、ピンの電源電圧値を用いて電源電圧値チェックをデザインルールチェックとして行うことを特徴とする付記1に記載の回路設計支援装置。
集積回路について集積回路設計CADにより作成された設計情報である集積回路情報を入力する集積回路情報入力ステップと、
前記集積回路情報入力ステップにより入力された集積回路情報を用いてデザインルールチェックを行うDRCステップと、
を含んだことを特徴とする回路設計支援方法。
前記DRCステップは、ピンの入出力属性を用いて入出力属性チェックをデザインルールチェックとして行うことを特徴とする付記5に記載の回路設計支援方法。
前記DRCステップは、ピンの差動属性を用いて差動信号チェックをデザインルールチェックとして行うことを特徴とする付記5に記載の回路設計支援方法。
前記DRCステップは、ピンの電源電圧値を用いて電源電圧値チェックをデザインルールチェックとして行うことを特徴とする付記5に記載の回路設計支援方法。
集積回路について集積回路設計CADにより作成された設計情報である集積回路情報を入力する集積回路情報入力手順と、
前記集積回路情報入力手順により入力された集積回路情報を用いてデザインルールチェックを行うDRC手順と、
をコンピュータに実行させることを特徴とする回路設計支援プログラム。
前記DRC手順は、ピンの入出力属性を用いて入出力属性チェックをデザインルールチェックとして行うことを特徴とする付記9に記載の回路設計支援プログラム。
前記DRC手順は、ピンの差動属性を用いて差動信号チェックをデザインルールチェックとして行うことを特徴とする付記9に記載の回路設計支援プログラム。
前記DRC手順は、ピンの電源電圧値を用いて電源電圧値チェックをデザインルールチェックとして行うことを特徴とする付記9に記載の回路設計支援プログラム。
前記回路設計支援装置が、
集積回路について集積回路設計CADにより作成された設計情報である集積回路情報を入力する集積回路情報入力ステップと、
前記集積回路情報入力ステップにより入力された集積回路情報を用いてデザインルールチェックを行うDRCステップと、
を含んだことを特徴とするプリント基板の製造方法。
20 実装設計CAD装置
100 回路設計CAD装置
110 FPGA情報管理部
115 FPGA情報記憶部
120 ライブラリ作成部
121 ポーション分割部
122 シンボル作成部
125 シンボルライブラリ記憶部
130 回路図反映部
135 回路図記憶部
140 DRC部
150 ピンスワップ処理部
155 制約条件記憶部
160 履歴出力部
165 変更履歴記憶部
200 仮ライブラリ作成装置
210 ネットリスト取込部
220 ネットリスト管理部
230 ネットリスト変換部
240 FPGA設計CADインタフェース部
250 FPGAピン情報管理部
260 仮ライブラリ生成部
270 ピンスワップ処理部
300 コンピュータ
310 RAM
311 回路設計CADプログラム
320 CPU
330 HDD
340 LANインタフェース
350 入出力インタフェース
360 DVDドライブ
Claims (7)
- 部品としてPLDを使用する回路の設計を支援する回路設計支援装置であって、
PLDについてピン属性を含めてPLD設計CAD装置により作成された設計情報を入力し、該入力した設計情報に基づいて、ピン名とピン属性を対応させてPLD情報として記憶装置に書き込むPLD情報入力手段と、
前記回路で使用されている部品がPLDであるか否かを判定する部品種別判定手段と、
前記部品種別判定手段によりPLDであると判定された場合には前記記憶装置に記憶されたPLD情報に含まれるピン属性を取得し、前記部品種別判定手段によりPLDでないと判定された場合には部品ライブラリのピン属性を取得するピン属性取得手段と、
前記ピン属性取得手段により取得されたピン属性を用いて、前記回路のデザインルールチェックを行うDRC手段と、
を備えたことを特徴とする回路設計支援装置。 - 前記PLD情報入力手段が前記記憶装置に書き込むPLD情報はピンの入出力属性を含み、
前記DRC手段は、ピンの入出力属性を用いて入出力属性チェックをデザインルールチェックとして行うことを特徴とする請求項1に記載の回路設計支援装置。 - 前記PLD情報入力手段が前記記憶装置に書き込むPLD情報はピンの差動属性を含み、
前記DRC手段は、ピンの差動属性を用いて差動信号チェックをデザインルールチェックとして行うことを特徴とする請求項1に記載の回路設計支援装置。 - 前記PLD情報入力手段が前記記憶装置に書き込むPLD情報はピンの電源電圧値を含み、
前記DRC手段は、ピンの電源電圧値を用いて電源電圧値チェックをデザインルールチェックとして行うことを特徴とする請求項1に記載の回路設計支援装置。 - 部品としてPLDを使用する回路の設計を支援する回路設計支援装置による回路設計支援方法であって、
PLDについてピン属性を含めてPLD設計CAD装置により作成された設計情報を入力し、該入力した設計情報に基づいて、ピン名とピン属性を対応させてPLD情報として記憶装置に書き込むPLD情報入力ステップと、
前記回路で使用されている部品がPLDであるか否かを判定する部品種別判定ステップと、
前記部品種別判定ステップによりPLDであると判定された場合には前記記憶装置に記憶されたPLD情報に含まれるピン属性を取得し、前記部品種別判定ステップによりPLDでないと判定された場合には部品ライブラリのピン属性を取得するピン属性取得ステップと、
前記ピン属性取得ステップにより取得されたピン属性を用いて、前記回路のデザインルールチェックを行うDRCステップと、
を含んだことを特徴とする回路設計支援方法。 - 部品としてPLDを使用する回路の設計を支援する回路設計支援プログラムであって、
PLDについてピン属性を含めてPLD設計CAD装置により作成された設計情報を入力し、該入力した設計情報に基づいて、ピン名とピン属性を対応させてPLD情報として記憶装置に書き込むPLD情報入力手順と、
前記回路で使用されている部品がPLDであるか否かを判定する部品種別判定手順と、
前記部品種別判定手順によりPLDであると判定された場合には前記記憶装置に記憶されたPLD情報に含まれるピン属性を取得し、前記部品種別判定手順によりPLDでないと判定された場合には部品ライブラリのピン属性を取得するピン属性取得手順と、
前記ピン属性取得手順により取得されたピン属性を用いて、前記回路のデザインルールチェックを行うDRC手順と、
をコンピュータに実行させることを特徴とする回路設計支援プログラム。 - 部品としてPLDを使用する回路の設計を支援する回路設計支援装置を用いて設計が行われるプリント基板の製造方法であって、
前記回路設計支援装置が、
PLDについてピン属性を含めてPLD設計CAD装置により作成された設計情報を入力し、該入力した設計情報に基づいて、ピン名とピン属性を対応させてPLD情報として記憶装置に書き込むPLD情報入力ステップと、
前記回路で使用されている部品がPLDであるか否かを判定する部品種別判定ステップと、
前記部品種別判定ステップによりPLDであると判定された場合には前記記憶装置に記憶されたPLD情報に含まれるピン属性を取得し、前記部品種別判定ステップによりPLDでないと判定された場合には部品ライブラリのピン属性を取得するピン属性取得ステップと、
前記ピン属性取得ステップにより取得されたピン属性を用いて、前記回路のデザインルールチェックを行うDRCステップと、
を含んだことを特徴とするプリント基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007305869A JP5040617B2 (ja) | 2006-12-04 | 2007-11-27 | 回路設計支援装置、回路設計支援方法、回路設計支援プログラムおよびプリント基板の製造方法 |
US11/987,811 US8255844B2 (en) | 2006-12-04 | 2007-12-04 | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, printed-circuit-board manufacturing method, circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006327389 | 2006-12-04 | ||
JP2006327389 | 2006-12-04 | ||
JP2007305869A JP5040617B2 (ja) | 2006-12-04 | 2007-11-27 | 回路設計支援装置、回路設計支援方法、回路設計支援プログラムおよびプリント基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008165748A JP2008165748A (ja) | 2008-07-17 |
JP5040617B2 true JP5040617B2 (ja) | 2012-10-03 |
Family
ID=39247339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007305869A Expired - Fee Related JP5040617B2 (ja) | 2006-12-04 | 2007-11-27 | 回路設計支援装置、回路設計支援方法、回路設計支援プログラムおよびプリント基板の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7831944B2 (ja) |
EP (1) | EP1930825A3 (ja) |
JP (1) | JP5040617B2 (ja) |
KR (1) | KR100941364B1 (ja) |
CN (1) | CN101196951A (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4732311B2 (ja) * | 2006-11-29 | 2011-07-27 | キヤノン株式会社 | 撮像装置及びその制御方法及びプログラム及び記憶媒体 |
US8255844B2 (en) * | 2006-12-04 | 2012-08-28 | Fujitsu Limited | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, printed-circuit-board manufacturing method, circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
EP1930830A3 (en) * | 2006-12-04 | 2011-06-29 | Fujitsu Limited | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, and printed-circuit-board manufacturing method |
US8176457B2 (en) * | 2006-12-04 | 2012-05-08 | Fujitsu Limited | Apparatus and method updating diagram of circuit based on pin swap performed in package design with respect to PLD |
EP1930823A3 (en) * | 2006-12-04 | 2011-06-08 | Fujitsu Limited | Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
JP5589783B2 (ja) * | 2010-11-09 | 2014-09-17 | 富士通株式会社 | 設計プログラム、設計装置及び設計方法 |
TW201301135A (zh) * | 2011-06-16 | 2013-01-01 | Hon Hai Prec Ind Co Ltd | 零件資料轉檔系統及方法 |
MX364612B (es) | 2014-06-27 | 2019-05-02 | Anvil Int Llc | Abrazadera ajustable y cubo para soporte de manguera flexible. |
CN105245815A (zh) * | 2015-09-23 | 2016-01-13 | 段然 | 一种实现mipi镜头在可穿戴设备当中使用的方法 |
US10127338B2 (en) * | 2015-12-15 | 2018-11-13 | Taiwan Semiconductor Manufacturing Company Ltd. | System, method and associated computer readable medium for designing integrated circuit with pre-layout RC information |
US9864825B2 (en) | 2016-02-01 | 2018-01-09 | Ciena Corporation | Systems and methods for dynamic symbols for devices in electrical schematics |
US11042683B2 (en) | 2016-07-22 | 2021-06-22 | Hewlett Packard Enterprise Development Lp | Void avoidance verifications for electronic circuit designs |
US9971864B2 (en) * | 2016-07-22 | 2018-05-15 | Hewlett Packard Enterprise Development Lp | Symmetry verifications for differential signal vias of an electronic circuit design |
TWI665556B (zh) * | 2018-05-11 | 2019-07-11 | 緯穎科技服務股份有限公司 | 輸入輸出介面配置的方法、可配置輸入輸出介面的裝置及控制系統 |
US10783308B1 (en) * | 2018-12-20 | 2020-09-22 | Xilinix, Inc. | Method of assigning contact elements associated with an integrated circuit device |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04246778A (ja) | 1991-02-01 | 1992-09-02 | Nec Corp | 半導体集積回路の配置方式 |
US5297053A (en) * | 1991-06-04 | 1994-03-22 | Computervision Corporation | Method and apparatus for deferred package assignment for components of an electronic circuit for a printed circuit board |
JPH06163690A (ja) | 1992-11-25 | 1994-06-10 | Kawasaki Steel Corp | 電子デバイス配置配線装置 |
US5625565A (en) * | 1994-09-09 | 1997-04-29 | Cadence Design Systems, Inc. | System and method for generating a template for functional logic symbols |
JP3712482B2 (ja) * | 1996-11-25 | 2005-11-02 | 株式会社東芝 | 操作支援装置、操作支援方法 |
US6314550B1 (en) * | 1997-06-10 | 2001-11-06 | Altera Corporation | Cascaded programming with multiple-purpose pins |
US5978862A (en) * | 1997-08-08 | 1999-11-02 | Toshiba America Information Systems, Inc. | PCMCIA card dynamically configured in first mode to program FPGA controlling application specific circuit and in second mode to operate as an I/O device |
US6473885B1 (en) * | 1998-07-17 | 2002-10-29 | Mentor Graphics Corporation | Digital circuit layout techniques using circuit decomposition and pin swapping |
JP2000099558A (ja) | 1998-09-25 | 2000-04-07 | Nec Eng Ltd | デザインルールチェック方法及びシステム |
US6968514B2 (en) * | 1998-09-30 | 2005-11-22 | Cadence Design Systems, Inc. | Block based design methodology with programmable components |
US6347387B1 (en) * | 1998-10-09 | 2002-02-12 | Agere Systems Guardian Corp. | Test circuits for testing inter-device FPGA links including a shift register configured from FPGA elements to form a shift block through said inter-device FPGA links |
JP3529290B2 (ja) * | 1998-12-11 | 2004-05-24 | 日本電気株式会社 | I/oバッファ動作電源自動チェックシステム |
US6239611B1 (en) * | 1999-06-10 | 2001-05-29 | Xilinx, Inc. | Circuit and method for testing whether a programmable logic device complies with a zero-hold-time requirement |
JP2001092857A (ja) | 1999-09-17 | 2001-04-06 | Nec Eng Ltd | プリント基板設計cadシステム |
US6631510B1 (en) * | 1999-10-29 | 2003-10-07 | Altera Toronto Co. | Automatic generation of programmable logic device architectures |
US6725441B1 (en) * | 2000-03-22 | 2004-04-20 | Xilinx, Inc. | Method and apparatus for defining and modifying connections between logic cores implemented on programmable logic devices |
JP2002279010A (ja) | 2001-03-19 | 2002-09-27 | Nec Corp | 論理回路図生成装置、論理回路図生成方法およびそのプログラム |
JP3772701B2 (ja) | 2001-07-19 | 2006-05-10 | 日本電気株式会社 | 回路図接続情報出力方式及び回路図接続情報出力方法 |
US6629307B2 (en) * | 2001-07-24 | 2003-09-30 | Hewlett-Packard Development Company, Lp. | Method for ensuring correct pin assignments between system board connections using common mapping files |
JP3615182B2 (ja) | 2001-11-26 | 2005-01-26 | 株式会社東芝 | 光近接効果補正方法及び光近接効果補正システム |
US7024654B2 (en) * | 2002-06-11 | 2006-04-04 | Anadigm, Inc. | System and method for configuring analog elements in a configurable hardware device |
US6732349B1 (en) * | 2002-08-29 | 2004-05-04 | Xilinx, Inc. | Method and apparatus for improving PIP coverage in programmable logic devices |
CN1521830A (zh) | 2003-02-12 | 2004-08-18 | 上海芯华微电子有限公司 | 集成电路设计、验证与测试一体化的技术方法 |
US7165230B2 (en) * | 2004-06-02 | 2007-01-16 | Altera Corporation | Switch methodology for mask-programmable logic devices |
JP2006079447A (ja) | 2004-09-10 | 2006-03-23 | Fujitsu Ltd | 集積回路設計支援装置、集積回路設計支援方法及び集積回路設計支援プログラム |
US7299444B1 (en) * | 2005-03-31 | 2007-11-20 | Altera Corporation | Interface for pin swap information |
US7281233B1 (en) * | 2005-05-27 | 2007-10-09 | Xilinx, Inc. | Method and apparatus for implementing a circuit design for integrated circuitry on a circuit board |
US7218567B1 (en) * | 2005-09-23 | 2007-05-15 | Xilinx, Inc. | Method and apparatus for the protection of sensitive data within an integrated circuit |
US7627838B2 (en) * | 2006-04-25 | 2009-12-01 | Cypress Semiconductor Corporation | Automated integrated circuit development |
KR100935124B1 (ko) * | 2006-12-04 | 2010-01-06 | 후지쯔 가부시끼가이샤 | 회로 설계 지원 장치, 회로 설계 지원 방법, 회로 설계지원 프로그램을 기록한 컴퓨터 판독가능한 기록매체 및프린트 기판의 제조 방법 |
EP1930823A3 (en) * | 2006-12-04 | 2011-06-08 | Fujitsu Limited | Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
EP1930830A3 (en) * | 2006-12-04 | 2011-06-29 | Fujitsu Limited | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, and printed-circuit-board manufacturing method |
US20080172442A1 (en) * | 2007-01-17 | 2008-07-17 | Inventec Corporation | Multi-computer system and configuration method therefor |
-
2007
- 2007-09-27 EP EP07117435A patent/EP1930825A3/en not_active Withdrawn
- 2007-09-28 US US11/905,321 patent/US7831944B2/en not_active Expired - Fee Related
- 2007-10-17 KR KR1020070104754A patent/KR100941364B1/ko not_active IP Right Cessation
- 2007-10-22 CN CNA2007101668439A patent/CN101196951A/zh active Pending
- 2007-11-27 JP JP2007305869A patent/JP5040617B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1930825A3 (en) | 2011-06-29 |
EP1930825A2 (en) | 2008-06-11 |
US7831944B2 (en) | 2010-11-09 |
JP2008165748A (ja) | 2008-07-17 |
CN101196951A (zh) | 2008-06-11 |
KR20080051037A (ko) | 2008-06-10 |
US20090049419A1 (en) | 2009-02-19 |
KR100941364B1 (ko) | 2010-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5040617B2 (ja) | 回路設計支援装置、回路設計支援方法、回路設計支援プログラムおよびプリント基板の製造方法 | |
JP5217390B2 (ja) | 回路設計支援装置、回路設計支援方法および回路設計支援プログラム | |
JP5056376B2 (ja) | 回路設計支援装置、回路設計支援方法および回路設計支援プログラム | |
JP5056377B2 (ja) | 協調設計支援装置、協調設計支援方法および協調設計支援プログラム | |
JP5045393B2 (ja) | 回路設計支援装置、回路設計支援方法、回路設計支援プログラムおよびプリント基板の製造方法 | |
JP2007264993A (ja) | 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 | |
JP4805779B2 (ja) | 集積回路設計方法、集積回路設計装置及び集積回路設計プログラム | |
US8255844B2 (en) | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, printed-circuit-board manufacturing method, circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method | |
JPWO2006025412A1 (ja) | 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120625 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |