JP5056376B2 - 回路設計支援装置、回路設計支援方法および回路設計支援プログラム - Google Patents
回路設計支援装置、回路設計支援方法および回路設計支援プログラム Download PDFInfo
- Publication number
- JP5056376B2 JP5056376B2 JP2007305871A JP2007305871A JP5056376B2 JP 5056376 B2 JP5056376 B2 JP 5056376B2 JP 2007305871 A JP2007305871 A JP 2007305871A JP 2007305871 A JP2007305871 A JP 2007305871A JP 5056376 B2 JP5056376 B2 JP 5056376B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- integrated circuit
- pin
- design
- fpga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
実装設計で集積回路に対して行われたピンスワップに関する情報であるピンスワップ情報を入力するピンスワップ情報入力手段と、
前記ピンスワップ情報入力手段により入力されたピンスワップ情報を用いて前記ピンスワップを回路設計情報に反映させるとともに、該回路設計情報に含まれる集積回路情報の変更履歴を記録するピンスワップ処理手段と、
集積回路設計支援装置が有する集積回路設計情報に前記ピンスワップを反映できるように該集積回路設計支援装置に通知する通知情報を前記ピンスワップ処理手段により記録された集積回路情報の変更履歴に基づいて出力する変更履歴出力手段と、
を備えたことを特徴とする回路設計支援装置。
前記ピンスワップ処理手段は、前記集積回路情報記憶手段が記憶する集積回路情報の変更履歴を記録することを特徴とする付記1または2に記載の回路設計支援装置。
実装設計で集積回路に対して行われたピンスワップに関する情報であるピンスワップ情報を入力するピンスワップ情報入力ステップと、
前記ピンスワップ情報入力ステップにより入力されたピンスワップ情報を用いて前記ピンスワップを回路設計情報に反映させるとともに、該回路設計情報に含まれる集積回路情報の変更履歴を記録するピンスワップ処理ステップと、
集積回路設計支援装置が有する集積回路設計情報に前記ピンスワップを反映できるように該集積回路設計支援装置に通知する通知情報を前記ピンスワップ処理ステップにより記録された集積回路情報の変更履歴に基づいて出力する変更履歴出力ステップと、
を含んだことを特徴とする回路設計支援方法。
前記ピンスワップ処理ステップは、記憶した集積回路情報の変更履歴を記録することを特徴とする付記6または7に記載の回路設計支援方法。
実装設計で集積回路に対して行われたピンスワップに関する情報であるピンスワップ情報を入力するピンスワップ情報入力手順と、
前記ピンスワップ情報入力手順により入力されたピンスワップ情報を用いて前記ピンスワップを回路設計情報に反映させるとともに、該回路設計情報に含まれる集積回路情報の変更履歴を記録するピンスワップ処理手順と、
集積回路設計支援装置が有する集積回路設計情報に前記ピンスワップを反映できるように該集積回路設計支援装置に通知する通知情報を前記ピンスワップ処理手順により記録された集積回路情報の変更履歴に基づいて出力する変更履歴出力手順と、
をコンピュータに実行させることを特徴とする回路設計支援プログラム。
前記ピンスワップ処理手順は、記憶した集積回路情報の変更履歴を記録することを特徴とする付記11または12に記載の回路設計支援プログラム。
前記回路設計支援装置が、
実装設計で集積回路に対して行われたピンスワップに関する情報であるピンスワップ情報を入力するピンスワップ情報入力ステップと、
前記ピンスワップ情報入力ステップにより入力されたピンスワップ情報を用いて前記ピンスワップを回路設計情報に反映させるとともに、該回路設計情報に含まれる集積回路情報の変更履歴を記録するピンスワップ処理ステップと、
集積回路設計支援装置が有する集積回路設計情報に前記ピンスワップを反映できるように該集積回路設計支援装置に通知する通知情報を前記ピンスワップ処理ステップにより記録された集積回路情報の変更履歴に基づいて出力する変更履歴出力ステップと、
を含んだことを特徴とするプリント基板の製造方法。
20 実装設計CAD装置
100 回路設計CAD装置
110 FPGA情報管理部
115 FPGA情報記憶部
120 ライブラリ作成部
121 ポーション分割部
122 シンボル作成部
125 シンボルライブラリ記憶部
130 回路図反映部
135 回路図記憶部
140 DRC部
150 ピンスワップ処理部
155 制約条件記憶部
160 履歴出力部
165 変更履歴記憶部
200 仮ライブラリ作成装置
210 ネットリスト取込部
220 ネットリスト管理部
230 ネットリスト変換部
240 FPGA設計CADインタフェース部
250 FPGAピン情報管理部
260 仮ライブラリ生成部
270 ピンスワップ処理部
300 コンピュータ
310 RAM
311 回路設計CADプログラム
320 CPU
330 HDD
340 LANインタフェース
350 入出力インタフェース
360 DVDドライブ
Claims (4)
- 部品として集積回路を使用する回路の設計を支援する回路設計支援装置であって、
集積回路について集積回路設計支援装置により作成された設計情報を集積回路情報として記憶する集積回路情報記憶手段と、
実装設計で集積回路に対して行われたピンスワップに関する情報であるピンスワップ情報を入力するピンスワップ情報入力手段と、
前記ピンスワップ情報入力手段により入力されたピンスワップ情報を用いて前記ピンスワップを回路設計情報に反映させるとともに、前記ピンスワップが行われた集積回路について前記集積回路情報の変更履歴を前記集積回路情報記憶手段に記録するピンスワップ処理手段と、
集積回路設計支援装置が有する集積回路設計情報に前記ピンスワップを反映できるように該集積回路設計支援装置に通知する通知情報を前記ピンスワップ処理手段により記録された集積回路情報の変更履歴に基づいて出力するごとに出力履歴を記録し、未通知の変更履歴を該出力履歴に基づいて特定して前記通知情報を出力し、集積回路設計支援装置により作成された設計情報により前記集積回路情報記憶手段が記憶する集積回路情報の更新が行われた場合には、該更新後で未通知の変更履歴を前記出力履歴に基づいて特定して前記通知情報を出力する変更履歴出力手段と、
を備えたことを特徴とする回路設計支援装置。 - 前記変更履歴出力手段は、同一ピンに対して複数回のピンスワップが行われた場合には、最後に行われたピンスワップの情報に基づいて前記通知情報を出力することを特徴とする請求項1に記載の回路設計支援装置。
- 部品として集積回路を使用する回路の設計を支援する回路設計支援装置による回路設計支援方法であって、
実装設計で集積回路に対して行われたピンスワップに関する情報であるピンスワップ情報を入力するピンスワップ情報入力ステップと、
前記ピンスワップ情報入力ステップにより入力されたピンスワップ情報を用いて前記ピンスワップを回路設計情報に反映させるとともに、集積回路について集積回路設計支援装置により作成された設計情報を集積回路情報として記憶する集積回路情報記憶手段に前記ピンスワップが行われた集積回路について前記集積回路情報の変更履歴を記録するピンスワップ処理ステップと、
集積回路設計支援装置が有する集積回路設計情報に前記ピンスワップを反映できるように該集積回路設計支援装置に通知する通知情報を前記ピンスワップ処理ステップにより記録された集積回路情報の変更履歴に基づいて出力するごとに出力履歴を記録し、未通知の変更履歴を該出力履歴に基づいて特定して前記通知情報を出力し、集積回路設計支援装置により作成された設計情報により前記集積回路情報記憶手段が記憶する集積回路情報の更新が行われた場合には、該更新後で未通知の変更履歴を前記出力履歴に基づいて特定して前記通知情報を出力する変更履歴出力ステップと、
を含んだことを特徴とする回路設計支援方法。 - 部品として集積回路を使用する回路の設計を支援する回路設計支援プログラムであって、
実装設計で集積回路に対して行われたピンスワップに関する情報であるピンスワップ情報を入力するピンスワップ情報入力手順と、
前記ピンスワップ情報入力手順により入力されたピンスワップ情報を用いて前記ピンスワップを回路設計情報に反映させるとともに、集積回路について集積回路設計支援装置により作成された設計情報を集積回路情報として記憶する集積回路情報記憶手段に前記ピンスワップが行われた集積回路について前記集積回路情報の変更履歴を記録するピンスワップ処理手順と、
集積回路設計支援装置が有する集積回路設計情報に前記ピンスワップを反映できるように該集積回路設計支援装置に通知する通知情報を前記ピンスワップ処理手順により記録された集積回路情報の変更履歴に基づいて出力するごとに出力履歴を記録し、未通知の変更履歴を該出力履歴に基づいて特定して前記通知情報を出力し、集積回路設計支援装置により作成された設計情報により前記集積回路情報記憶手段が記憶する集積回路情報の更新が行われた場合には、該更新後で未通知の変更履歴を前記出力履歴に基づいて特定して前記通知情報を出力する変更履歴出力手順と、
をコンピュータに実行させることを特徴とする回路設計支援プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007305871A JP5056376B2 (ja) | 2006-12-04 | 2007-11-27 | 回路設計支援装置、回路設計支援方法および回路設計支援プログラム |
US11/987,811 US8255844B2 (en) | 2006-12-04 | 2007-12-04 | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, printed-circuit-board manufacturing method, circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006327391 | 2006-12-04 | ||
JP2006327391 | 2006-12-04 | ||
JP2007305871A JP5056376B2 (ja) | 2006-12-04 | 2007-11-27 | 回路設計支援装置、回路設計支援方法および回路設計支援プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008165750A JP2008165750A (ja) | 2008-07-17 |
JP5056376B2 true JP5056376B2 (ja) | 2012-10-24 |
Family
ID=39247335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007305871A Expired - Fee Related JP5056376B2 (ja) | 2006-12-04 | 2007-11-27 | 回路設計支援装置、回路設計支援方法および回路設計支援プログラム |
Country Status (5)
Country | Link |
---|---|
US (1) | US7784011B2 (ja) |
EP (1) | EP1930826A3 (ja) |
JP (1) | JP5056376B2 (ja) |
KR (1) | KR100935124B1 (ja) |
CN (1) | CN101196945B (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8176457B2 (en) * | 2006-12-04 | 2012-05-08 | Fujitsu Limited | Apparatus and method updating diagram of circuit based on pin swap performed in package design with respect to PLD |
KR100935124B1 (ko) | 2006-12-04 | 2010-01-06 | 후지쯔 가부시끼가이샤 | 회로 설계 지원 장치, 회로 설계 지원 방법, 회로 설계지원 프로그램을 기록한 컴퓨터 판독가능한 기록매체 및프린트 기판의 제조 방법 |
US8255844B2 (en) * | 2006-12-04 | 2012-08-28 | Fujitsu Limited | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, printed-circuit-board manufacturing method, circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
EP1930823A3 (en) * | 2006-12-04 | 2011-06-08 | Fujitsu Limited | Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
EP1930825A3 (en) * | 2006-12-04 | 2011-06-29 | Fujitsu Limited | Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
US7913220B2 (en) * | 2006-12-04 | 2011-03-22 | Fujitsu Limited | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, and printed-circuit-board manufacturing method |
JP5289851B2 (ja) * | 2008-07-31 | 2013-09-11 | 株式会社図研 | データ管理装置、データ管理方法、プログラムおよびコンピュータ読み取り可能な記録媒体 |
US8438524B1 (en) | 2009-12-30 | 2013-05-07 | Cadence Design Systems, Inc. | Hierarchical editing of printed circuit board pin assignment |
CN102890729A (zh) * | 2011-07-18 | 2013-01-23 | 中国科学院微电子研究所 | 一种对高扇出的可编程门列阵进行布局布线的方法 |
WO2014111969A1 (ja) * | 2013-01-16 | 2014-07-24 | 株式会社図研 | 設計方法、プログラム、メモリ媒体および設計装置 |
KR101512570B1 (ko) * | 2013-12-30 | 2015-04-15 | 삼성전기주식회사 | 접촉 감지 장치 |
US9785734B2 (en) * | 2015-07-29 | 2017-10-10 | Globalfoundries Inc. | Method and system for adjusting a circuit symbol |
DE102018100423A1 (de) * | 2018-01-10 | 2019-07-11 | Dspace Digital Signal Processing And Control Engineering Gmbh | Inkrementelles Generieren einer FPGA Implementierung mit Graphen-basierter Ähnlichkeitssuche |
CN109165227B (zh) * | 2018-07-25 | 2022-02-11 | 上海望友信息科技有限公司 | Eda焊盘封装库的更新/应用方法、系统、介质及终端 |
US11354477B1 (en) * | 2021-01-25 | 2022-06-07 | Cadence Design Systems, Inc. | System and method for performance estimation for electronic designs using subcircuit matching and data-reuse |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04246778A (ja) | 1991-02-01 | 1992-09-02 | Nec Corp | 半導体集積回路の配置方式 |
US5297053A (en) | 1991-06-04 | 1994-03-22 | Computervision Corporation | Method and apparatus for deferred package assignment for components of an electronic circuit for a printed circuit board |
JPH06163690A (ja) | 1992-11-25 | 1994-06-10 | Kawasaki Steel Corp | 電子デバイス配置配線装置 |
US5625565A (en) | 1994-09-09 | 1997-04-29 | Cadence Design Systems, Inc. | System and method for generating a template for functional logic symbols |
US6473885B1 (en) | 1998-07-17 | 2002-10-29 | Mentor Graphics Corporation | Digital circuit layout techniques using circuit decomposition and pin swapping |
JP2000099558A (ja) | 1998-09-25 | 2000-04-07 | Nec Eng Ltd | デザインルールチェック方法及びシステム |
US6968514B2 (en) | 1998-09-30 | 2005-11-22 | Cadence Design Systems, Inc. | Block based design methodology with programmable components |
JP2001092857A (ja) * | 1999-09-17 | 2001-04-06 | Nec Eng Ltd | プリント基板設計cadシステム |
US6631510B1 (en) | 1999-10-29 | 2003-10-07 | Altera Toronto Co. | Automatic generation of programmable logic device architectures |
US6725441B1 (en) | 2000-03-22 | 2004-04-20 | Xilinx, Inc. | Method and apparatus for defining and modifying connections between logic cores implemented on programmable logic devices |
JP2002279010A (ja) | 2001-03-19 | 2002-09-27 | Nec Corp | 論理回路図生成装置、論理回路図生成方法およびそのプログラム |
JP3772701B2 (ja) | 2001-07-19 | 2006-05-10 | 日本電気株式会社 | 回路図接続情報出力方式及び回路図接続情報出力方法 |
US6629307B2 (en) | 2001-07-24 | 2003-09-30 | Hewlett-Packard Development Company, Lp. | Method for ensuring correct pin assignments between system board connections using common mapping files |
US7024654B2 (en) | 2002-06-11 | 2006-04-04 | Anadigm, Inc. | System and method for configuring analog elements in a configurable hardware device |
US7143341B1 (en) * | 2002-06-20 | 2006-11-28 | Cadence Design Systems | Method and apparatus for concurrent engineering and design synchronization of multiple tools |
CN1521830A (zh) * | 2003-02-12 | 2004-08-18 | 上海芯华微电子有限公司 | 集成电路设计、验证与测试一体化的技术方法 |
CN1266621C (zh) * | 2003-02-18 | 2006-07-26 | 明基电通股份有限公司 | 可重复下载数据至现场可编程门阵列的方法及装置 |
US7165230B2 (en) | 2004-06-02 | 2007-01-16 | Altera Corporation | Switch methodology for mask-programmable logic devices |
JP2006079447A (ja) * | 2004-09-10 | 2006-03-23 | Fujitsu Ltd | 集積回路設計支援装置、集積回路設計支援方法及び集積回路設計支援プログラム |
US7299444B1 (en) * | 2005-03-31 | 2007-11-20 | Altera Corporation | Interface for pin swap information |
US7281233B1 (en) | 2005-05-27 | 2007-10-09 | Xilinx, Inc. | Method and apparatus for implementing a circuit design for integrated circuitry on a circuit board |
US7627838B2 (en) | 2006-04-25 | 2009-12-01 | Cypress Semiconductor Corporation | Automated integrated circuit development |
US7913220B2 (en) | 2006-12-04 | 2011-03-22 | Fujitsu Limited | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, and printed-circuit-board manufacturing method |
KR100935124B1 (ko) | 2006-12-04 | 2010-01-06 | 후지쯔 가부시끼가이샤 | 회로 설계 지원 장치, 회로 설계 지원 방법, 회로 설계지원 프로그램을 기록한 컴퓨터 판독가능한 기록매체 및프린트 기판의 제조 방법 |
EP1930823A3 (en) | 2006-12-04 | 2011-06-08 | Fujitsu Limited | Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
-
2007
- 2007-09-17 KR KR1020070094203A patent/KR100935124B1/ko not_active IP Right Cessation
- 2007-09-17 CN CN2007101533501A patent/CN101196945B/zh not_active Expired - Fee Related
- 2007-09-27 EP EP07117440A patent/EP1930826A3/en not_active Ceased
- 2007-09-27 US US11/905,128 patent/US7784011B2/en not_active Expired - Fee Related
- 2007-11-27 JP JP2007305871A patent/JP5056376B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101196945B (zh) | 2010-06-02 |
KR100935124B1 (ko) | 2010-01-06 |
KR20080051006A (ko) | 2008-06-10 |
US20080134123A1 (en) | 2008-06-05 |
JP2008165750A (ja) | 2008-07-17 |
CN101196945A (zh) | 2008-06-11 |
US7784011B2 (en) | 2010-08-24 |
EP1930826A3 (en) | 2011-05-11 |
EP1930826A2 (en) | 2008-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5056376B2 (ja) | 回路設計支援装置、回路設計支援方法および回路設計支援プログラム | |
JP5217390B2 (ja) | 回路設計支援装置、回路設計支援方法および回路設計支援プログラム | |
JP5040617B2 (ja) | 回路設計支援装置、回路設計支援方法、回路設計支援プログラムおよびプリント基板の製造方法 | |
JP5056377B2 (ja) | 協調設計支援装置、協調設計支援方法および協調設計支援プログラム | |
JP5045393B2 (ja) | 回路設計支援装置、回路設計支援方法、回路設計支援プログラムおよびプリント基板の製造方法 | |
JP4805779B2 (ja) | 集積回路設計方法、集積回路設計装置及び集積回路設計プログラム | |
US8255844B2 (en) | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, printed-circuit-board manufacturing method, circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method | |
KR20130129639A (ko) | 파일 머지 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120716 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5056376 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |