JP3529290B2 - Ｉ／ｏバッファ動作電源自動チェックシステム - Google Patents
Ｉ／ｏバッファ動作電源自動チェックシステムInfo
- Publication number
- JP3529290B2 JP3529290B2 JP35358298A JP35358298A JP3529290B2 JP 3529290 B2 JP3529290 B2 JP 3529290B2 JP 35358298 A JP35358298 A JP 35358298A JP 35358298 A JP35358298 A JP 35358298A JP 3529290 B2 JP3529290 B2 JP 3529290B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- power supply
- lsi
- pin assignment
- internal table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、Ｉ／Ｏバッファ動
作電源のチェックを自動化するＩ／Ｏバッファ動作電源
自動チェックシステムに関する。 【０００２】 【従来の技術】従来、Ｉ／Ｏバッファ動作電源のチェッ
クは一般に、人力作業で行われている。よって、本発明
のＩ／Ｏバッファ動作電源自動チェックシステムに相当
するシステムは、存在していない。また、多種電源動作
ＬＳＩのＩ／Ｏ論理設計において、各電源に対応する下
地のＩ／Ｏ領域に、その電源で動作するバッファが用い
られているか否かの整合性をチェックするシステム、お
よび、バックエンドシステムにおいても、このようなシ
ステムは存在していない。 【０００３】それ故に、下地のＩ／Ｏ領域に対応する外
部端子に慎重にインタフェースブロックを接続し、整合
性はネットリストと下地情報を突き合わせて目視で確認
する必要がある。 【０００４】本発明の技術内容が類似する従来例１とし
て、特開平８−２７２６３９号公報の「マイクロコンピ
ュータのテスト回路およびテスト方法」がある。本従来
例１は、ＬＳＩテスタによる選別テストに関するもので
あり、テストモード設定用の入力端子として、通常動作
時では出力端子としてのみ用いられる１個の端子および
その出力バッファを用いるマイクロコンピュータのテス
ト回路およびテスト方法に関する技術を開示している。 【０００５】 【発明が解決しようとする課題】しかしながら、上記の
従来技術では、人力による確認作業であるため、最悪の
場合には不整合の状態で製造工程に払い出される可能性
もある問題を伴う。尚、上記の公報例は、チェックの対
称が相違している。 【０００６】本発明は、Ｉ／Ｏバッファ動作電源のチェ
ックの自動化を可能とするＩ／Ｏバッファ動作電源自動
チェックシステムを提供することを目的とする。 【０００７】 【課題を解決するための手段】かかる目的を達成するた
め、本発明のＩ／Ｏバッファ動作電源自動チェックシス
テムは、各ＬＳＩ外部端子それぞれについての、Ｉ／Ｏ
ネット名および当該端子に下地Ｉ／Ｏ領域から供給され
る供給電源レベルを示すＬＳＩピンアサインと、物理設
計前のＬＳＩ論理ネットリストと、各Ｉ／Ｏバッファの
動作特性を示すＩ／Ｏバッファブロックライブラリと、
照合結果とを記憶する記憶装置と、前記記憶装置から前
記ＬＳＩピンアサインを読み込み、各端子のＩ／Ｏネッ
ト名及び下地Ｉ／Ｏ領域から供給される供給電源レベル
を内部テーブルにセットするピンアサイン読み込み手
段、前記記憶装置に予め設定されたＬＳＩ論理ネットリ
ストを読み込み、前記ピンアサイン読み込み手段により
セットされた前記内部テーブルのＩ／Ｏネット名を基
に、ネットリストのＩ／Ｏインタフェース部で用いられ
ているＩ／Ｏバッファの種類を特定し、Ｉ／Ｏバッファ
ブロックライブラリを参照して前記Ｉ／Ｏバッファの動
作電源レベルを検索して該動作電源レベルを前記内部テ
ーブルにセットする論理ネットリスト読み込み手段、お
よび、前記内部テーブルを参照して、各Ｉ／Ｏネット毎
のＩ／Ｏバッファの動作電源レベルと当該Ｉ／Ｏバッフ
ァへ供給される供給電源レベルとの整合性をチェックし
てチェックの結果を前記照合結果として前記記憶装置へ
出力する電源レベルチェック手段、を含むデータ処理装
置と、を有して構成されたことを特徴としている。 【０００８】また、上記のＬＳＩピンアサインは各ＬＳ
Ｉ外部端子についての端子名と端子情報とをＬＳＩ品種
毎に予め記憶したデータであり、ＬＳＩ論理ネットリス
トは物理設計前のＬＳＩのゲートレベル・ネットリスト
を記憶しているデータであり、Ｉ／Ｏバッファブロック
ライブラリはＩ／Ｏバッファの動作特性を記憶している
データとするとよい。 【０００９】さらに、上記のデータ処理装置は、ＬＳＩ
ピンアサインを読み込み内部テーブルにその情報をセッ
トするピンアサイン読み込み手段と、予め設定されたＬ
ＳＩ論理ネットリストを読み込み、ピンアサイン読み込
み手段によって既に構築されている内部テーブルのＩ／
Ｏネットを基に、ネットリストのＩ／Ｏインタフェース
部で用いられているＩ／Ｏバッファの種類を特定し、Ｉ
／Ｏバッファブロックライブラリを参照し、内部テーブ
ルにチェックのための情報項目をセットする論理ネット
リスト読み込み手段と、を有して構成するとよい。 【００１０】なお、上記の情報項目は、Ｉ／Ｏバッファ
名、Ｉ／Ｏバッファインスタンス名、動作電源レベルを
含む項目とするとよい。 【００１１】上記のＬＳＩピンアサインとは、予め定め
られた下地情報にリンクしたＬＳＩの外部ピン情報であ
るとするとよい。 【００１２】 【発明の実施の形態】次に、添付図面を参照して本発明
によるＩ／Ｏバッファ動作電源自動チェックシステムの
実施の形態を詳細に説明する。図１から図１０を参照す
ると、本発明のＩ／Ｏバッファ動作電源自動チェックシ
ステムの一実施形態の構成を説明するための図が示され
ている。 【００１３】図１を参照すると、本発明のＩ／Ｏバッフ
ァ動作電源自動チェックシステムの一実施形態は、プロ
グラム制御により動作するコンピュータを有して構成さ
れるデータ処理装置１と、情報を永続的に記憶するハー
ドディスクを用いた記憶装置２とから構成されている。 【００１４】記憶装置（ハードディスク）２は、この記
憶装置へ記憶される情報の種類において細分化される。
記憶される情報は、ＬＳＩピンアサイン２１と、ＬＳＩ
論理ネットリスト２２と、Ｉ／Ｏバッファブロックライ
ブラリ２３とを含み、これらの情報に基づく照合の結果
の出力先として、照合結果２４へ行われる。 【００１５】ＬＳＩピンアサイン２１は、ＬＳＩ外部端
子それぞれについて、端子名と、Ｉ／Ｏネット名と、下
地Ｉ／Ｏ領域の供給電源レベルとをＬＳＩ品種毎に予め
記憶している。 【００１６】ＬＳＩ論理ネットリスト２２は、物理設計
前のＬＳＩのゲートレベル・ネットリストを記憶してい
る。 【００１７】Ｉ／Ｏバッファブロックライブラリ２３
は、Ｉ／Ｏバッファの動作特性等を記憶している。 【００１８】記憶装置２内の領域に設けられた照合の結
果を記憶する照合結果２４へは、例えば、電源レベルの
整合性が出力される。 【００１９】コンピュータ等により構成されるデータ処
理装置１は、さらに細分化され、ピンアサイン読み込み
手段１１と、論理ネットリスト読み込み手段１２と、電
源レベルチェック手段１３とを備える。 【００２０】ピンアサイン読み込み手段１１は、ＬＳＩ
ピンアサイン２１を読み込み、内部テーブルにその情報
をセットする。 【００２１】論理ネットリスト読み込み手段１２は、Ｌ
ＳＩ論理ネットリスト２２を読み込み、ピンアサイン読
み込み手段１１によって既に構築されている内部テーブ
ルのＩ／Ｏネットを基に、ネットリストのＩ／Ｏインタ
フェース部で用いられているＩ／Ｏバッファの種類を特
定し、Ｉ／Ｏバッファブロックライブラリ２３を参照
し、内部テーブルにチェックのための情報項目をセット
する。この情報項目とは、例えば、Ｉ／Ｏバッファ名、
Ｉ／Ｏバッファインスタンス名、動作電源レベルであ
る。 【００２２】電源レベルチェック手段１３は、内部テー
ブルの各Ｉ／Ｏネット毎に、Ｉ／Ｏバッファ動作電源レ
ベルと供給電源の整合性をチェックし、照合結果２４と
して出力する。これらの手段は、それぞれつぎのように
動作する。 【００２３】（動作の説明）次に、図１の構成図および
図２から図５のフローチャートを参照して、本実施形態
の全体の動作例について詳細に説明する。尚、図２から
図５のフローチャートは、図２が基本処理手順であり、
図３、図４、図５の各々がステップＡ１、Ａ２、Ａ３の
より詳細な処理手順例を示す。 【００２４】記憶装置２から与えられるＬＳＩピンアサ
イン２１は、ピンアサイン読み込み手段１１に供給され
る（ステップＡ１）。ピンアサイン読み込み手段１１
は、ファイルを１行ずつ読み込み（ステップＢ１）、フ
ァイルの最後まで次のステップ（Ｂ２〜Ｂ３）を繰り返
す。行を解析し、Ｉ／Ｏネット名と下地Ｉ／Ｏ領域の供
給電源レベルフィールドを抽出する（ステップＢ２）。
下地Ｉ／Ｏ領域の供給電源レベルを、連想記憶方式でＩ
／Ｏネット名をキーとして内部テーブルに格納する（ス
テップＢ３）。 【００２５】次に、記憶装置２から与えられるＬＳＩ論
理ネットリスト２２は、論理ネットリスト読み込み手段
１２に供給される（ステップＡ２）。論理ネットリスト
読み込み手段１２は、１インスタンスずつ読み込み（ス
テップＣ１）、ファイルの最後まで次のステップ（Ｃ２
〜Ｃ４）を繰り返す。これらの行程において、インスタ
ンスに接続されているネットが、内部テーブルのＩ／Ｏ
ネットとして存在するか否かを調べる。つまり、インス
タンスがＩ／Ｏバッファかを調べる（ステップＣ２）。 【００２６】内部テーブルにＩ／Ｏネットとして存在し
ない場合には、インスタンスが通常論理ブロックである
ので、直ちにステップＣ１に戻る。内部テーブルにＩ／
Ｏネットとして存在した場合は、ネットリストのＩ／Ｏ
バッファ名からＩ／Ｏバッファブロックライブラリ２３
を検索し、動作電源レベルを得る（ステップＣ３）。そ
して、内部テーブルの現在注目しているＩ／Ｏネットに
対応するレコードに、Ｉ／Ｏバッファ名、インスタンス
名、動作電源レベルを格納する（ステップＣ４）。 【００２７】次に、内部テーブルが電源レベルチェック
手段１３に与えられる（ステップＡ３）。内部テーブル
のキーであるＩ／Ｏネットのそれぞれに対応するレコー
ドについて、テーブルの最後まで次ステップ（Ｄ２〜Ｄ
３）を繰り返す（ステップＤ１）。 【００２８】内部テーブルの下地Ｉ／Ｏ領域の供給電源
レベルと、Ｉ／Ｏバッファ動作電源レベルとを照合する
（ステップＤ２）。この照合の結果、最後に不整合の場
合は、照合結果２４にＩ／Ｏネット名、下地供給電源レ
ベル、Ｉ／Ｏバッファ名、動作電源レベル、インスタン
ス名を出力する（ステップＤ３）。 【００２９】次に、具体例を用いて説明する。例えば、
ＬＳＩピンアサイン２１は、図６に示すような構成で予
め準備されており、表計算ソフトで入力される。図６に
おいて、Ａ列の端子名とＣ列の供給電源は、下地情報と
リンクしており自動的に入力される。今、これが記憶装
置２からピンアサイン読み込み手段１１に与えられたと
する。 【００３０】Ｂ列のＩ／Ｏネット名を連想記憶のキーと
して、Ｃ列の下地供給電源を内部テーブル（図９のＡ,
Ｂ列）にセットする（ステップＢ３）。 【００３１】次に、図７に示すように、例えば、ゲート
レベルのＬＳＩ論理ネットリスト２２が、論理合成など
フロントエンドツールによって作成されている。今、こ
れが、記憶装置２から論理ネットリスト読み込み手段１
２に与えられたとする。 【００３２】図７の９行目に注目すると、インスタンス
に接続されているネット名がＡＩＮ［０］、Ａ［０］で
ある。これらが、内部テーブルキーのＩ／Ｏネット名
（図９のＡ列）として存在するかを調べる（ステップＣ
２）。Ａ［０］がＡ列４行に存在し、インスタンスがＩ
／Ｏバッファであることが判明したので、Ｉ／Ｏバッフ
ァ＝ＩＢＵＦをキーとして、図８のＩ／Ｏバッファブロ
ックライブラリを参照して、動作電源（ＶＯＬＴＡＧ
Ｅ）＝３．３Ｖを取得する（ステップＣ３）。この後、
Ｉ／Ｏバッファ名＝ＩＢＵＦ、インスタンス名＝Ｉ０、
動作電源＝３．３Ｖを内部テーブル（図９のＣ列４行、
Ｄ列４行、Ｅ列４行）に格納する（ステップＣ４）。以
降、ネットリスト全体に対し同様な処理を繰り返す。 【００３３】最後に、電源レベルチェック手段１３は、
図９の内部テーブルを基に電源レベルの整合性をチェッ
クする。６行目に注目すると、Ｂ列下地供給電源が３．
３Ｖ、Ｅ列動作電源が２．５Ｖであり、不整合であるの
で、図１０のように照合結果２４にＩ／Ｏネット名＝Ａ
［２］、下地供給電源＝３．３Ｖ、Ｉ／Ｏバッファ名＝
ＩＢＵＦ２、動作電源＝２．５Ｖ、インスタンス名＝Ｉ
２を出力する（ステップＤ３）。同様な処理を内部テー
ブル全体に施す。 【００３４】上記の実施形態は、ＬＳＩの論理ネットリ
ストにおけるＩ／Ｏバッファの動作電源と、下地のＩ／
Ｏ領域の電源との整合性をチェックするＩ／Ｏバッファ
動作電源自動チェックシステムとして構成される。この
構成において、予め下地情報にリンクしたＬＳＩの外部
ピン情報であるピンアサインを準備しておき、論理設計
フェーズで、Ｉ／Ｏバッファの動作電源レベルをチェッ
クできる。 【００３５】図１において、ＬＳＩピンアサイン２１
は、外部端子それぞれについて端子名、下地上の端子位
置の電源レベル、Ｉ／Ｏネット名の対応を保持してい
る。Ｉ／Ｏネット名とは、外部端子とＩ／Ｏバッファを
接続するネット名を示す。電源レベルチェック手段１３
は、ＬＳＩ論理ネットリスト２２内の各Ｉ／Ｏネットに
ついて、接続されているＩ／Ｏバッファの動作電源（Ｉ
／Ｏバッファブロックライブラリ２３による）と、当該
Ｉ／Ｏネットに対応するＬＳＩピンアサイン２１の電源
レベルの整合性をチェックする。 【００３６】このようにして、下地のＩ／Ｏ領域の供給
電源とＩ／Ｏバッファの動作電源の整合性のチェックを
可能にする。 【００３７】尚、上述の実施形態は本発明の好適な実施
の一例である。但し、これに限定されるものではなく、
本発明の要旨を逸脱しない範囲内において種々変形実施
が可能である。 【００３８】 【発明の効果】以上の説明より明かなように、本発明の
Ｉ／Ｏバッファ動作電源自動チェックシステムは、ＬＳ
ＩピンアサインとＬＳＩ論理ネットリストとＩ／Ｏバッ
ファブロックライブラリと照合結果とを記憶し、ＬＳＩ
ピンアサインとＬＳＩ論理ネットリストとを読み込み、
各Ｉ／Ｏネット毎にＩ／Ｏバッファ動作電源レベルと供
給電源の整合性をチェックし、このチェックした照合の
結果を照合結果として記憶装置へ出力する。 【００３９】よって、下地供給電源とＩ／Ｏバッファ動
作電源の整合性を人手によらず自動でチェックできる。
このため、多種電源動作ＬＳＩのＩ／Ｏ設計品質を向上
できる。また、バックエンドではなく論理設計のフロン
トエンドで整合性を確認できる。このため、設計修正の
後戻りが少なくなり、電源不整合をより早く検出して迅
速に設計修正することが可能となる。
作電源のチェックを自動化するＩ／Ｏバッファ動作電源
自動チェックシステムに関する。 【０００２】 【従来の技術】従来、Ｉ／Ｏバッファ動作電源のチェッ
クは一般に、人力作業で行われている。よって、本発明
のＩ／Ｏバッファ動作電源自動チェックシステムに相当
するシステムは、存在していない。また、多種電源動作
ＬＳＩのＩ／Ｏ論理設計において、各電源に対応する下
地のＩ／Ｏ領域に、その電源で動作するバッファが用い
られているか否かの整合性をチェックするシステム、お
よび、バックエンドシステムにおいても、このようなシ
ステムは存在していない。 【０００３】それ故に、下地のＩ／Ｏ領域に対応する外
部端子に慎重にインタフェースブロックを接続し、整合
性はネットリストと下地情報を突き合わせて目視で確認
する必要がある。 【０００４】本発明の技術内容が類似する従来例１とし
て、特開平８−２７２６３９号公報の「マイクロコンピ
ュータのテスト回路およびテスト方法」がある。本従来
例１は、ＬＳＩテスタによる選別テストに関するもので
あり、テストモード設定用の入力端子として、通常動作
時では出力端子としてのみ用いられる１個の端子および
その出力バッファを用いるマイクロコンピュータのテス
ト回路およびテスト方法に関する技術を開示している。 【０００５】 【発明が解決しようとする課題】しかしながら、上記の
従来技術では、人力による確認作業であるため、最悪の
場合には不整合の状態で製造工程に払い出される可能性
もある問題を伴う。尚、上記の公報例は、チェックの対
称が相違している。 【０００６】本発明は、Ｉ／Ｏバッファ動作電源のチェ
ックの自動化を可能とするＩ／Ｏバッファ動作電源自動
チェックシステムを提供することを目的とする。 【０００７】 【課題を解決するための手段】かかる目的を達成するた
め、本発明のＩ／Ｏバッファ動作電源自動チェックシス
テムは、各ＬＳＩ外部端子それぞれについての、Ｉ／Ｏ
ネット名および当該端子に下地Ｉ／Ｏ領域から供給され
る供給電源レベルを示すＬＳＩピンアサインと、物理設
計前のＬＳＩ論理ネットリストと、各Ｉ／Ｏバッファの
動作特性を示すＩ／Ｏバッファブロックライブラリと、
照合結果とを記憶する記憶装置と、前記記憶装置から前
記ＬＳＩピンアサインを読み込み、各端子のＩ／Ｏネッ
ト名及び下地Ｉ／Ｏ領域から供給される供給電源レベル
を内部テーブルにセットするピンアサイン読み込み手
段、前記記憶装置に予め設定されたＬＳＩ論理ネットリ
ストを読み込み、前記ピンアサイン読み込み手段により
セットされた前記内部テーブルのＩ／Ｏネット名を基
に、ネットリストのＩ／Ｏインタフェース部で用いられ
ているＩ／Ｏバッファの種類を特定し、Ｉ／Ｏバッファ
ブロックライブラリを参照して前記Ｉ／Ｏバッファの動
作電源レベルを検索して該動作電源レベルを前記内部テ
ーブルにセットする論理ネットリスト読み込み手段、お
よび、前記内部テーブルを参照して、各Ｉ／Ｏネット毎
のＩ／Ｏバッファの動作電源レベルと当該Ｉ／Ｏバッフ
ァへ供給される供給電源レベルとの整合性をチェックし
てチェックの結果を前記照合結果として前記記憶装置へ
出力する電源レベルチェック手段、を含むデータ処理装
置と、を有して構成されたことを特徴としている。 【０００８】また、上記のＬＳＩピンアサインは各ＬＳ
Ｉ外部端子についての端子名と端子情報とをＬＳＩ品種
毎に予め記憶したデータであり、ＬＳＩ論理ネットリス
トは物理設計前のＬＳＩのゲートレベル・ネットリスト
を記憶しているデータであり、Ｉ／Ｏバッファブロック
ライブラリはＩ／Ｏバッファの動作特性を記憶している
データとするとよい。 【０００９】さらに、上記のデータ処理装置は、ＬＳＩ
ピンアサインを読み込み内部テーブルにその情報をセッ
トするピンアサイン読み込み手段と、予め設定されたＬ
ＳＩ論理ネットリストを読み込み、ピンアサイン読み込
み手段によって既に構築されている内部テーブルのＩ／
Ｏネットを基に、ネットリストのＩ／Ｏインタフェース
部で用いられているＩ／Ｏバッファの種類を特定し、Ｉ
／Ｏバッファブロックライブラリを参照し、内部テーブ
ルにチェックのための情報項目をセットする論理ネット
リスト読み込み手段と、を有して構成するとよい。 【００１０】なお、上記の情報項目は、Ｉ／Ｏバッファ
名、Ｉ／Ｏバッファインスタンス名、動作電源レベルを
含む項目とするとよい。 【００１１】上記のＬＳＩピンアサインとは、予め定め
られた下地情報にリンクしたＬＳＩの外部ピン情報であ
るとするとよい。 【００１２】 【発明の実施の形態】次に、添付図面を参照して本発明
によるＩ／Ｏバッファ動作電源自動チェックシステムの
実施の形態を詳細に説明する。図１から図１０を参照す
ると、本発明のＩ／Ｏバッファ動作電源自動チェックシ
ステムの一実施形態の構成を説明するための図が示され
ている。 【００１３】図１を参照すると、本発明のＩ／Ｏバッフ
ァ動作電源自動チェックシステムの一実施形態は、プロ
グラム制御により動作するコンピュータを有して構成さ
れるデータ処理装置１と、情報を永続的に記憶するハー
ドディスクを用いた記憶装置２とから構成されている。 【００１４】記憶装置（ハードディスク）２は、この記
憶装置へ記憶される情報の種類において細分化される。
記憶される情報は、ＬＳＩピンアサイン２１と、ＬＳＩ
論理ネットリスト２２と、Ｉ／Ｏバッファブロックライ
ブラリ２３とを含み、これらの情報に基づく照合の結果
の出力先として、照合結果２４へ行われる。 【００１５】ＬＳＩピンアサイン２１は、ＬＳＩ外部端
子それぞれについて、端子名と、Ｉ／Ｏネット名と、下
地Ｉ／Ｏ領域の供給電源レベルとをＬＳＩ品種毎に予め
記憶している。 【００１６】ＬＳＩ論理ネットリスト２２は、物理設計
前のＬＳＩのゲートレベル・ネットリストを記憶してい
る。 【００１７】Ｉ／Ｏバッファブロックライブラリ２３
は、Ｉ／Ｏバッファの動作特性等を記憶している。 【００１８】記憶装置２内の領域に設けられた照合の結
果を記憶する照合結果２４へは、例えば、電源レベルの
整合性が出力される。 【００１９】コンピュータ等により構成されるデータ処
理装置１は、さらに細分化され、ピンアサイン読み込み
手段１１と、論理ネットリスト読み込み手段１２と、電
源レベルチェック手段１３とを備える。 【００２０】ピンアサイン読み込み手段１１は、ＬＳＩ
ピンアサイン２１を読み込み、内部テーブルにその情報
をセットする。 【００２１】論理ネットリスト読み込み手段１２は、Ｌ
ＳＩ論理ネットリスト２２を読み込み、ピンアサイン読
み込み手段１１によって既に構築されている内部テーブ
ルのＩ／Ｏネットを基に、ネットリストのＩ／Ｏインタ
フェース部で用いられているＩ／Ｏバッファの種類を特
定し、Ｉ／Ｏバッファブロックライブラリ２３を参照
し、内部テーブルにチェックのための情報項目をセット
する。この情報項目とは、例えば、Ｉ／Ｏバッファ名、
Ｉ／Ｏバッファインスタンス名、動作電源レベルであ
る。 【００２２】電源レベルチェック手段１３は、内部テー
ブルの各Ｉ／Ｏネット毎に、Ｉ／Ｏバッファ動作電源レ
ベルと供給電源の整合性をチェックし、照合結果２４と
して出力する。これらの手段は、それぞれつぎのように
動作する。 【００２３】（動作の説明）次に、図１の構成図および
図２から図５のフローチャートを参照して、本実施形態
の全体の動作例について詳細に説明する。尚、図２から
図５のフローチャートは、図２が基本処理手順であり、
図３、図４、図５の各々がステップＡ１、Ａ２、Ａ３の
より詳細な処理手順例を示す。 【００２４】記憶装置２から与えられるＬＳＩピンアサ
イン２１は、ピンアサイン読み込み手段１１に供給され
る（ステップＡ１）。ピンアサイン読み込み手段１１
は、ファイルを１行ずつ読み込み（ステップＢ１）、フ
ァイルの最後まで次のステップ（Ｂ２〜Ｂ３）を繰り返
す。行を解析し、Ｉ／Ｏネット名と下地Ｉ／Ｏ領域の供
給電源レベルフィールドを抽出する（ステップＢ２）。
下地Ｉ／Ｏ領域の供給電源レベルを、連想記憶方式でＩ
／Ｏネット名をキーとして内部テーブルに格納する（ス
テップＢ３）。 【００２５】次に、記憶装置２から与えられるＬＳＩ論
理ネットリスト２２は、論理ネットリスト読み込み手段
１２に供給される（ステップＡ２）。論理ネットリスト
読み込み手段１２は、１インスタンスずつ読み込み（ス
テップＣ１）、ファイルの最後まで次のステップ（Ｃ２
〜Ｃ４）を繰り返す。これらの行程において、インスタ
ンスに接続されているネットが、内部テーブルのＩ／Ｏ
ネットとして存在するか否かを調べる。つまり、インス
タンスがＩ／Ｏバッファかを調べる（ステップＣ２）。 【００２６】内部テーブルにＩ／Ｏネットとして存在し
ない場合には、インスタンスが通常論理ブロックである
ので、直ちにステップＣ１に戻る。内部テーブルにＩ／
Ｏネットとして存在した場合は、ネットリストのＩ／Ｏ
バッファ名からＩ／Ｏバッファブロックライブラリ２３
を検索し、動作電源レベルを得る（ステップＣ３）。そ
して、内部テーブルの現在注目しているＩ／Ｏネットに
対応するレコードに、Ｉ／Ｏバッファ名、インスタンス
名、動作電源レベルを格納する（ステップＣ４）。 【００２７】次に、内部テーブルが電源レベルチェック
手段１３に与えられる（ステップＡ３）。内部テーブル
のキーであるＩ／Ｏネットのそれぞれに対応するレコー
ドについて、テーブルの最後まで次ステップ（Ｄ２〜Ｄ
３）を繰り返す（ステップＤ１）。 【００２８】内部テーブルの下地Ｉ／Ｏ領域の供給電源
レベルと、Ｉ／Ｏバッファ動作電源レベルとを照合する
（ステップＤ２）。この照合の結果、最後に不整合の場
合は、照合結果２４にＩ／Ｏネット名、下地供給電源レ
ベル、Ｉ／Ｏバッファ名、動作電源レベル、インスタン
ス名を出力する（ステップＤ３）。 【００２９】次に、具体例を用いて説明する。例えば、
ＬＳＩピンアサイン２１は、図６に示すような構成で予
め準備されており、表計算ソフトで入力される。図６に
おいて、Ａ列の端子名とＣ列の供給電源は、下地情報と
リンクしており自動的に入力される。今、これが記憶装
置２からピンアサイン読み込み手段１１に与えられたと
する。 【００３０】Ｂ列のＩ／Ｏネット名を連想記憶のキーと
して、Ｃ列の下地供給電源を内部テーブル（図９のＡ,
Ｂ列）にセットする（ステップＢ３）。 【００３１】次に、図７に示すように、例えば、ゲート
レベルのＬＳＩ論理ネットリスト２２が、論理合成など
フロントエンドツールによって作成されている。今、こ
れが、記憶装置２から論理ネットリスト読み込み手段１
２に与えられたとする。 【００３２】図７の９行目に注目すると、インスタンス
に接続されているネット名がＡＩＮ［０］、Ａ［０］で
ある。これらが、内部テーブルキーのＩ／Ｏネット名
（図９のＡ列）として存在するかを調べる（ステップＣ
２）。Ａ［０］がＡ列４行に存在し、インスタンスがＩ
／Ｏバッファであることが判明したので、Ｉ／Ｏバッフ
ァ＝ＩＢＵＦをキーとして、図８のＩ／Ｏバッファブロ
ックライブラリを参照して、動作電源（ＶＯＬＴＡＧ
Ｅ）＝３．３Ｖを取得する（ステップＣ３）。この後、
Ｉ／Ｏバッファ名＝ＩＢＵＦ、インスタンス名＝Ｉ０、
動作電源＝３．３Ｖを内部テーブル（図９のＣ列４行、
Ｄ列４行、Ｅ列４行）に格納する（ステップＣ４）。以
降、ネットリスト全体に対し同様な処理を繰り返す。 【００３３】最後に、電源レベルチェック手段１３は、
図９の内部テーブルを基に電源レベルの整合性をチェッ
クする。６行目に注目すると、Ｂ列下地供給電源が３．
３Ｖ、Ｅ列動作電源が２．５Ｖであり、不整合であるの
で、図１０のように照合結果２４にＩ／Ｏネット名＝Ａ
［２］、下地供給電源＝３．３Ｖ、Ｉ／Ｏバッファ名＝
ＩＢＵＦ２、動作電源＝２．５Ｖ、インスタンス名＝Ｉ
２を出力する（ステップＤ３）。同様な処理を内部テー
ブル全体に施す。 【００３４】上記の実施形態は、ＬＳＩの論理ネットリ
ストにおけるＩ／Ｏバッファの動作電源と、下地のＩ／
Ｏ領域の電源との整合性をチェックするＩ／Ｏバッファ
動作電源自動チェックシステムとして構成される。この
構成において、予め下地情報にリンクしたＬＳＩの外部
ピン情報であるピンアサインを準備しておき、論理設計
フェーズで、Ｉ／Ｏバッファの動作電源レベルをチェッ
クできる。 【００３５】図１において、ＬＳＩピンアサイン２１
は、外部端子それぞれについて端子名、下地上の端子位
置の電源レベル、Ｉ／Ｏネット名の対応を保持してい
る。Ｉ／Ｏネット名とは、外部端子とＩ／Ｏバッファを
接続するネット名を示す。電源レベルチェック手段１３
は、ＬＳＩ論理ネットリスト２２内の各Ｉ／Ｏネットに
ついて、接続されているＩ／Ｏバッファの動作電源（Ｉ
／Ｏバッファブロックライブラリ２３による）と、当該
Ｉ／Ｏネットに対応するＬＳＩピンアサイン２１の電源
レベルの整合性をチェックする。 【００３６】このようにして、下地のＩ／Ｏ領域の供給
電源とＩ／Ｏバッファの動作電源の整合性のチェックを
可能にする。 【００３７】尚、上述の実施形態は本発明の好適な実施
の一例である。但し、これに限定されるものではなく、
本発明の要旨を逸脱しない範囲内において種々変形実施
が可能である。 【００３８】 【発明の効果】以上の説明より明かなように、本発明の
Ｉ／Ｏバッファ動作電源自動チェックシステムは、ＬＳ
ＩピンアサインとＬＳＩ論理ネットリストとＩ／Ｏバッ
ファブロックライブラリと照合結果とを記憶し、ＬＳＩ
ピンアサインとＬＳＩ論理ネットリストとを読み込み、
各Ｉ／Ｏネット毎にＩ／Ｏバッファ動作電源レベルと供
給電源の整合性をチェックし、このチェックした照合の
結果を照合結果として記憶装置へ出力する。 【００３９】よって、下地供給電源とＩ／Ｏバッファ動
作電源の整合性を人手によらず自動でチェックできる。
このため、多種電源動作ＬＳＩのＩ／Ｏ設計品質を向上
できる。また、バックエンドではなく論理設計のフロン
トエンドで整合性を確認できる。このため、設計修正の
後戻りが少なくなり、電源不整合をより早く検出して迅
速に設計修正することが可能となる。
【図面の簡単な説明】
【図１】本発明のＩ／Ｏバッファ動作電源自動チェック
システムの実施形態の構成を示すブロック図である。 【図２】本発明の実施形態の動作例を示すフローチャー
トである。 【図３】図２のフローチャートの部分処理手順１であ
る。 【図４】図２のフローチャートの部分処理手順２であ
る。 【図５】図２のフローチャートの部分処理手順３であ
る。 【図６】動作の具体例を示すＬＳＩピンアサインの図表
である。 【図７】動作の具体例を示すＬＳＩ論理ネットリストで
ある。 【図８】動作の具体例を示すＩ／Ｏバッファブロックラ
イブラリである。 【図９】動作の具体例を示す内部テーブルイメージ図で
ある。 【図１０】動作の具体例を示す照合結果の構成例を表し
た図である。 【符号の説明】 １ データ処理装置（コンピュータ） ２ 記憶装置（ハードディスク） １１ ピンアサイン読み込み手段 １２ 論理ネットリスト読み込み手段 １３ 電源レベルチェック手段 ２１ ＬＳＩピンアサイン ２２ ＬＳＩ論理ネットリスト ２３ Ｉ／Ｏバッファブロックライブラリ ２４ 照合結果
システムの実施形態の構成を示すブロック図である。 【図２】本発明の実施形態の動作例を示すフローチャー
トである。 【図３】図２のフローチャートの部分処理手順１であ
る。 【図４】図２のフローチャートの部分処理手順２であ
る。 【図５】図２のフローチャートの部分処理手順３であ
る。 【図６】動作の具体例を示すＬＳＩピンアサインの図表
である。 【図７】動作の具体例を示すＬＳＩ論理ネットリストで
ある。 【図８】動作の具体例を示すＩ／Ｏバッファブロックラ
イブラリである。 【図９】動作の具体例を示す内部テーブルイメージ図で
ある。 【図１０】動作の具体例を示す照合結果の構成例を表し
た図である。 【符号の説明】 １ データ処理装置（コンピュータ） ２ 記憶装置（ハードディスク） １１ ピンアサイン読み込み手段 １２ 論理ネットリスト読み込み手段 １３ 電源レベルチェック手段 ２１ ＬＳＩピンアサイン ２２ ＬＳＩ論理ネットリスト ２３ Ｉ／Ｏバッファブロックライブラリ ２４ 照合結果
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 17/50 664
G06F 17/50 666
G01R 31/28
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 各ＬＳＩ外部端子それぞれについての、
Ｉ／Ｏネット名および当該端子に下地Ｉ／Ｏ領域から供
給される供給電源レベルを示すＬＳＩピンアサインと、
物理設計前のＬＳＩ論理ネットリストと、各Ｉ／Ｏバッ
ファの動作特性を示すＩ／Ｏバッファブロックライブラ
リと、照合結果とを記憶する記憶装置と、 前記記憶装置から前記ＬＳＩピンアサインを読み込み、
各端子のＩ／Ｏネット名及び下地Ｉ／Ｏ領域から供給さ
れる供給電源レベルを内部テーブルにセットするピンア
サイン読み込み手段、前記記憶装置に予め設定されたＬ
ＳＩ論理ネットリストを読み込み、前記ピンアサイン読
み込み手段によりセットされた前記内部テーブルのＩ／
Ｏネット名を基に、ネットリストのＩ／Ｏインタフェー
ス部で用いられているＩ／Ｏバッファの種類を特定し、
Ｉ／Ｏバッファブロックライブラリを参照して前記Ｉ／
Ｏバッファの動作電源レベルを検索して該動作電源レベ
ルを前記内部テーブルにセットする論理ネットリスト読
み込み手段、および、前記内部テーブルを参照して、各
Ｉ／Ｏネット毎のＩ／Ｏバッファの動作電源レベルと当
該Ｉ／Ｏバッファへ供給される供給電源レベルとの整合
性をチェックして該結果を前記照合結果として前記記憶
装置へ出力する電源レベルチェック手段、を含むデータ
処理装置と、 を有して構成されたことを特徴とするＩ／Ｏバッファ動
作電源自動チェックシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35358298A JP3529290B2 (ja) | 1998-12-11 | 1998-12-11 | Ｉ／ｏバッファ動作電源自動チェックシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35358298A JP3529290B2 (ja) | 1998-12-11 | 1998-12-11 | Ｉ／ｏバッファ動作電源自動チェックシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000181942A JP2000181942A (ja) | 2000-06-30 |
| JP3529290B2 true JP3529290B2 (ja) | 2004-05-24 |
Family
ID=18431821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35358298A Expired - Lifetime JP3529290B2 (ja) | 1998-12-11 | 1998-12-11 | Ｉ／ｏバッファ動作電源自動チェックシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3529290B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003058593A (ja) * | 2001-08-15 | 2003-02-28 | Ricoh Co Ltd | ネットリスト作成装置及びプログラム |
| JP2004013851A (ja) * | 2002-06-11 | 2004-01-15 | Toshiba Information Systems (Japan) Corp | Ｌｓｉ設計支援システムおよびプログラム |
| JP4544118B2 (ja) * | 2005-09-27 | 2010-09-15 | 日本電気株式会社 | 回路検証システムと方法、及びプログラム |
| JP4780587B2 (ja) * | 2006-05-15 | 2011-09-28 | 株式会社アドバンテスト | 検証プログラム、検証装置及び検証方法 |
| US8176457B2 (en) | 2006-12-04 | 2012-05-08 | Fujitsu Limited | Apparatus and method updating diagram of circuit based on pin swap performed in package design with respect to PLD |
| EP1930825A3 (en) * | 2006-12-04 | 2011-06-29 | Fujitsu Limited | Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
| US8255844B2 (en) | 2006-12-04 | 2012-08-28 | Fujitsu Limited | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, printed-circuit-board manufacturing method, circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
| CN105677522B (zh) * | 2014-11-04 | 2019-06-28 | 国网山东省电力公司青岛供电公司 | 电网系统数据接口校验方法 |
-
1998
- 1998-12-11 JP JP35358298A patent/JP3529290B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000181942A (ja) | 2000-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6182245B1 (en) | Software test case client/server system and method | |
| US7747975B2 (en) | Timing violation debugging inside place and route tool | |
| US8312436B2 (en) | Automated software testing system | |
| US8533664B2 (en) | Method and system to automatically generate GUI object addressing queries | |
| US20100023898A1 (en) | Circuit design assisting apparatus, computer-readable medium storing circuit design assisting program, and circuit design assisting method | |
| JP2002533805A (ja) | データベース内にｐｌ／ｓｑｌ格納されたコードオブジェクトを実行する方法及び装置 | |
| CN110688349B (zh) | 一种文档整理方法、装置、终端及计算机可读存储介质 | |
| US6993470B2 (en) | Method of evaluating test cases in a simulation environment by harvesting | |
| US20050229045A1 (en) | Method and device for managing software error | |
| JP3529290B2 (ja) | Ｉ／ｏバッファ動作電源自動チェックシステム | |
| EP1626359A2 (en) | Methods and systems for electronic device modelling | |
| TW434478B (en) | Method for testing the integrity of software pre-installed in a computer hard disk | |
| JP2003141206A (ja) | Ｌｓｉテスト・データのタイミング検証方法およびｌｓｉテスト・データのタイミング検証プログラム | |
| US6532573B1 (en) | LSI verification method, LSI verification apparatus, and recording medium | |
| CN100428249C (zh) | 验证支持装置和验证支持方法 | |
| JPH11338686A (ja) | プログラム開発支援装置及びプログラム開発支援方法並びにプログラム開発支援プログラムを記録した記録媒体 | |
| JP5343644B2 (ja) | テスト項目表生成プログラム及びテスト項目表生成方法 | |
| US7665044B1 (en) | Method and system for the condensed macro library creation | |
| JP2940207B2 (ja) | 圧縮パターン生成方式 | |
| JPH0581110A (ja) | インデクスフアイルの整合性自動検証方式 | |
| JP3259397B2 (ja) | テスタとデバイスボードの結線方法 | |
| JPS6014324A (ja) | 連想記憶装置 | |
| CN117174259A (zh) | 医疗影像原始数据的获取方法及系统 | |
| JPH05134896A (ja) | プログラムテストデータ自動作成装置 | |
| JP2625361B2 (ja) | 論理回路分割結果照合装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040224 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 9 |