JP3259397B2 - テスタとデバイスボードの結線方法 - Google Patents
テスタとデバイスボードの結線方法Info
- Publication number
- JP3259397B2 JP3259397B2 JP02380893A JP2380893A JP3259397B2 JP 3259397 B2 JP3259397 B2 JP 3259397B2 JP 02380893 A JP02380893 A JP 02380893A JP 2380893 A JP2380893 A JP 2380893A JP 3259397 B2 JP3259397 B2 JP 3259397B2
- Authority
- JP
- Japan
- Prior art keywords
- tester
- resources
- resource
- measured
- measured point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、テスタ（測定装置）と
デバイスボードの結線方法に関し、特に、半導体集積回
路（ＩＣ）の如き多端子装置の特性の測定の際にその周
辺回路として用いられるデバイスボードとテスタとを結
線する結線方法に関する。
デバイスボードの結線方法に関し、特に、半導体集積回
路（ＩＣ）の如き多端子装置の特性の測定の際にその周
辺回路として用いられるデバイスボードとテスタとを結
線する結線方法に関する。
【０００２】
【従来の技術】多端子装置である例えばＩＣの特性の測
定は、専用のテスタを用いて行われるが、このテスタの
特性や仕様にはメーカ間での統一性がなく、各メーカ毎
に特性や仕様が異なっている。そのため、ＩＣの特性の
測定に際しては、使用するテスタの特性や仕様に適合し
た周辺回路（以下、デバイスボードと称する）を設計
し、このデバイスボードをテスタとの間に介在させるこ
とによってＩＣの特性測定を可能としている。
定は、専用のテスタを用いて行われるが、このテスタの
特性や仕様にはメーカ間での統一性がなく、各メーカ毎
に特性や仕様が異なっている。そのため、ＩＣの特性の
測定に際しては、使用するテスタの特性や仕様に適合し
た周辺回路（以下、デバイスボードと称する）を設計
し、このデバイスボードをテスタとの間に介在させるこ
とによってＩＣの特性測定を可能としている。
【０００３】
【発明が解決しようとする課題】ところで、従来、テス
タとデバイスボードの結線に際しては、デバイスボード
の設計を専門に行うテストエンジニアが、デバイスボー
ドを設計する際に、使用されるテスタの仕様を基にし
て、測定項目を全て満足できるようにデバイスボードの
被測定点とテスタリソース（資源）を結線する方法を採
っていた。しかしながら、回路設計には専門の知識が要
求される上、多くの工数を必要とし、また出来上がった
回路にはテストエンジニアの個性が表れるため、配線ル
ールに統一性がなく、後々のメンテナンス性が悪いとい
う問題があった。さらに、必ずしもテストエンジニアが
最も合理的な結線を行うとは限らないため、結線の仕方
によってはテスタリソースが無駄になるという問題もあ
った。
タとデバイスボードの結線に際しては、デバイスボード
の設計を専門に行うテストエンジニアが、デバイスボー
ドを設計する際に、使用されるテスタの仕様を基にし
て、測定項目を全て満足できるようにデバイスボードの
被測定点とテスタリソース（資源）を結線する方法を採
っていた。しかしながら、回路設計には専門の知識が要
求される上、多くの工数を必要とし、また出来上がった
回路にはテストエンジニアの個性が表れるため、配線ル
ールに統一性がなく、後々のメンテナンス性が悪いとい
う問題があった。さらに、必ずしもテストエンジニアが
最も合理的な結線を行うとは限らないため、結線の仕方
によってはテスタリソースが無駄になるという問題もあ
った。
【０００４】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、回路設計工数を大幅
に短縮できるとともに、完成した回路のメンテナンス性
に優れ、テスタリソースを合理的に使用可能としたテス
タとデバイスボードの結線方法を提供することにある。
であり、その目的とするところは、回路設計工数を大幅
に短縮できるとともに、完成した回路のメンテナンス性
に優れ、テスタリソースを合理的に使用可能としたテス
タとデバイスボードの結線方法を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明による結線方法では、デバイスボードの被測
定点の数ｎとテスタリソースの数Ｍをデータベースから
読み込み、被測定点の数ｎとリソースの数Ｍとを比較
し、その比較結果に応じてテスタとデバイスボードの結
線を行うようにしている。そして、その比較結果がｎ≦
Ｍのときは、各々の被測定点にリソースを１つずつ直接
結線したネットリストを作成し、また比較結果がｎ＞Ｍ
のときは、全測定を満足するために必要なリソースの最
低限の数Ｎを求めるとともに、そのＮ個のリソースが分
担すべき設定値を求め、Ｎ個のリソースと被測定点を測
定条件を満足するようにリレーを用いて結線する。
に、本発明による結線方法では、デバイスボードの被測
定点の数ｎとテスタリソースの数Ｍをデータベースから
読み込み、被測定点の数ｎとリソースの数Ｍとを比較
し、その比較結果に応じてテスタとデバイスボードの結
線を行うようにしている。そして、その比較結果がｎ≦
Ｍのときは、各々の被測定点にリソースを１つずつ直接
結線したネットリストを作成し、また比較結果がｎ＞Ｍ
のときは、全測定を満足するために必要なリソースの最
低限の数Ｎを求めるとともに、そのＮ個のリソースが分
担すべき設定値を求め、Ｎ個のリソースと被測定点を測
定条件を満足するようにリレーを用いて結線する。
【０００６】
【作用】デバイスボードの回路とその被測定点のテスト
毎の設定、及びテスタ毎の持つ各々のリソースの数か
ら、被測定点とテスタリソースを直結もしくはリレーを
介して接続したネットリストを自動的に作成する。そし
て、使用されるテスタリソースとリレーの測定毎の設定
を自動的に作成してファイルに格納する。
毎の設定、及びテスタ毎の持つ各々のリソースの数か
ら、被測定点とテスタリソースを直結もしくはリレーを
介して接続したネットリストを自動的に作成する。そし
て、使用されるテスタリソースとリレーの測定毎の設定
を自動的に作成してファイルに格納する。
【０００７】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図４は、本発明に係るデバイスボード回路
設計装置の一例を示すシステム概念図である。図４にお
いて、キーボード等の入力部１からは、オペレータによ
ってデバイスボード回路に関するデータ及びテスト毎の
設定条件に関するデータが入力され、これらデータは入
出力装置２を通して記憶装置３の所定の領域に回路デー
タベース４及び設定条件ベース５として格納される。記
憶装置３には、テスタの機能仕様が記述されたテスタ仕
様ベース６が予め格納されている。
に説明する。図４は、本発明に係るデバイスボード回路
設計装置の一例を示すシステム概念図である。図４にお
いて、キーボード等の入力部１からは、オペレータによ
ってデバイスボード回路に関するデータ及びテスト毎の
設定条件に関するデータが入力され、これらデータは入
出力装置２を通して記憶装置３の所定の領域に回路デー
タベース４及び設定条件ベース５として格納される。記
憶装置３には、テスタの機能仕様が記述されたテスタ仕
様ベース６が予め格納されている。
【０００８】回路データベース４、設定条件ベース５及
びテスタ仕様ベース６の各々のデータは、デバイスボー
ド回路の回路合成に必要な情報として回路合成部７に供
給される。回路合成部７は、マイクロコンピュータによ
って構成され、回路データベース４、設定条件ベース５
及びテスタ仕様ベース６の各データに基づいてデバイス
ボード回路の回路合成の処理を行い、合成したデバイス
ボード回路に関するデータ及びテスト毎の設定条件に関
するデータを記憶装置３の所定の領域に合成後の回路デ
ータベース８及び設定条件ベース９として記録する。こ
のとき、回路合成部７によってテスタの仕様を越えて付
加されたテスタリソースは、オペレータが識別可能なよ
うに入出力装置２を通してディスプレイ１０に表示され
る。
びテスタ仕様ベース６の各々のデータは、デバイスボー
ド回路の回路合成に必要な情報として回路合成部７に供
給される。回路合成部７は、マイクロコンピュータによ
って構成され、回路データベース４、設定条件ベース５
及びテスタ仕様ベース６の各データに基づいてデバイス
ボード回路の回路合成の処理を行い、合成したデバイス
ボード回路に関するデータ及びテスト毎の設定条件に関
するデータを記憶装置３の所定の領域に合成後の回路デ
ータベース８及び設定条件ベース９として記録する。こ
のとき、回路合成部７によってテスタの仕様を越えて付
加されたテスタリソースは、オペレータが識別可能なよ
うに入出力装置２を通してディスプレイ１０に表示され
る。
【０００９】次に、合成回路部７によって実行される本
発明による結線方法のアルゴリズムにつき、図１〜図３
のフローチャートにしたがって説明する。先ず、デバイ
スボードの回路からテスタリソースに接続されるべき被
測定点の個数ｎをデータベースから読み込み（ステップ
Ｓ１）、さらにテスタの機能仕様が記述されたデータベ
ースからテスタリソースの個数Ｍを読み込み（ステップ
Ｓ２）、続いて被測定点の個数ｎがテスタリソースの個
数Ｍよりも大であるか否かを判断する（ステップＳ
３）。ｎ≦Ｍであれば、デバイスボードの各被測定点の
テスタリソースを１つずつ直接接続し（ステップＳ
４）、続いて被測定点の設定されるべき状態をデータベ
ースから読み取り、その値を各接続点に直結されている
データリソースの設定値とし（ステップＳ５）、一連の
結線処理を終了する。
発明による結線方法のアルゴリズムにつき、図１〜図３
のフローチャートにしたがって説明する。先ず、デバイ
スボードの回路からテスタリソースに接続されるべき被
測定点の個数ｎをデータベースから読み込み（ステップ
Ｓ１）、さらにテスタの機能仕様が記述されたデータベ
ースからテスタリソースの個数Ｍを読み込み（ステップ
Ｓ２）、続いて被測定点の個数ｎがテスタリソースの個
数Ｍよりも大であるか否かを判断する（ステップＳ
３）。ｎ≦Ｍであれば、デバイスボードの各被測定点の
テスタリソースを１つずつ直接接続し（ステップＳ
４）、続いて被測定点の設定されるべき状態をデータベ
ースから読み取り、その値を各接続点に直結されている
データリソースの設定値とし（ステップＳ５）、一連の
結線処理を終了する。
【００１０】ここで、デバイスボードの被測定点の個数
ｎを５、テスタリソースの個数Ｍを６とした場合を例に
とって説明する。なお、図５に、被測定点の設定条件の
一例を示す。本例の場合は、デバイスボードの被測定点
の個数ｎ（＝５）が、テスタリソースの個数Ｍ（＝６）
よりも小さいため、図６に示すように、テスタリソース
（電圧リソース）Ｖ1 〜Ｖ5 を直接デバイスボードの被
測定点Ｌ1 〜Ｌ5 に結線し、テスタリソースの設定を行
うことになる。なお、図７に、テスタリソースの設定条
件を示す。
ｎを５、テスタリソースの個数Ｍを６とした場合を例に
とって説明する。なお、図５に、被測定点の設定条件の
一例を示す。本例の場合は、デバイスボードの被測定点
の個数ｎ（＝５）が、テスタリソースの個数Ｍ（＝６）
よりも小さいため、図６に示すように、テスタリソース
（電圧リソース）Ｖ1 〜Ｖ5 を直接デバイスボードの被
測定点Ｌ1 〜Ｌ5 に結線し、テスタリソースの設定を行
うことになる。なお、図７に、テスタリソースの設定条
件を示す。
【００１１】ステップＳ３において、ｎ＞Ｍであれば、
デバイスボードとテスタリソースの各被測定点の測定項
目毎の設定条件を読み込む（ステップＳ６）。そして、
複数の異なる被測定点が全測定項目を通じて全く同じ設
定条件になることがあるかを判断し（ステップＳ７）、
同じ設定条件になることがあれば、それらの被測定点を
１つの被測定点に集約する（ステップＳ８）。ここで、
デバイスボードの被測定点の個数ｎを６、テスタリソー
スの個数Ｍを３とした場合を例にとって説明する。な
お、図８に、被測定点の設定条件の一例を示す。本例の
場合は、図８から明らかなように、６個の被測定点Ｌ1
〜Ｌ6 の中に項目Ｔ１〜Ｔ４で全く同じ設定となるもの
がないため、被測定点Ｌ1 〜Ｌ6 の中の複数の被測定点
を１つに集約する処理は行わない。
デバイスボードとテスタリソースの各被測定点の測定項
目毎の設定条件を読み込む（ステップＳ６）。そして、
複数の異なる被測定点が全測定項目を通じて全く同じ設
定条件になることがあるかを判断し（ステップＳ７）、
同じ設定条件になることがあれば、それらの被測定点を
１つの被測定点に集約する（ステップＳ８）。ここで、
デバイスボードの被測定点の個数ｎを６、テスタリソー
スの個数Ｍを３とした場合を例にとって説明する。な
お、図８に、被測定点の設定条件の一例を示す。本例の
場合は、図８から明らかなように、６個の被測定点Ｌ1
〜Ｌ6 の中に項目Ｔ１〜Ｔ４で全く同じ設定となるもの
がないため、被測定点Ｌ1 〜Ｌ6 の中の複数の被測定点
を１つに集約する処理は行わない。
【００１２】ステップＳ７又はステップＳ８の処理の終
了後、全測定項目で使用される設定ａを全て抽出し、そ
の集合をＡとする（ステップＳ９）。本例の場合には、
全測定項目で使用される設定は（１Ｖ，２Ｖ，３Ｖ，４
Ｖ，５Ｖ，７Ｖ，８Ｖ）の７つであるため、集合Ａには
上記の７つが設定される。次に、必要最小限のテスタリ
ソースの個数Ｎを０にし（ステップＳ１０）、Ｅを空集
合とし（ステップＳ１１）、続いて集合Ａから集合Ｅを
引いた集合をＦとする（ステップＳ１２）。なお、１回
目の処理では、集合Ｅが空集合なので、集合Ｆは集合Ａ
となる。
了後、全測定項目で使用される設定ａを全て抽出し、そ
の集合をＡとする（ステップＳ９）。本例の場合には、
全測定項目で使用される設定は（１Ｖ，２Ｖ，３Ｖ，４
Ｖ，５Ｖ，７Ｖ，８Ｖ）の７つであるため、集合Ａには
上記の７つが設定される。次に、必要最小限のテスタリ
ソースの個数Ｎを０にし（ステップＳ１０）、Ｅを空集
合とし（ステップＳ１１）、続いて集合Ａから集合Ｅを
引いた集合をＦとする（ステップＳ１２）。なお、１回
目の処理では、集合Ｅが空集合なので、集合Ｆは集合Ａ
となる。
【００１３】次に、Ｆは空集合であるかを判断し（ステ
ップＳ１３）、空集合でなければ、必要最小限のテスタ
リソースの個数Ｎを１個だけ増やし（ステップＳ１
４）、集合Ｆに含まれる１つの要素ａを抽出し（ステッ
プＳ１５）、さらに全測定項目を通じてある設定ａと同
時に使用される設定ａ以外の設定を全て抽出し、その集
合をＢとする（ステップＳ１６）。続いて、集合Ａから
集合Ｂを引いたものを集合Ｃとし（ステップＳ１７）、
この集合Ｃに含まれる要素のうち、設定ａと同じ被測定
点に接続される設定の集合をＤし（ステップＳ１８）、
集合Ｄの要素は設定ａだけか否かを判断する（ステップ
Ｓ１９）。
ップＳ１３）、空集合でなければ、必要最小限のテスタ
リソースの個数Ｎを１個だけ増やし（ステップＳ１
４）、集合Ｆに含まれる１つの要素ａを抽出し（ステッ
プＳ１５）、さらに全測定項目を通じてある設定ａと同
時に使用される設定ａ以外の設定を全て抽出し、その集
合をＢとする（ステップＳ１６）。続いて、集合Ａから
集合Ｂを引いたものを集合Ｃとし（ステップＳ１７）、
この集合Ｃに含まれる要素のうち、設定ａと同じ被測定
点に接続される設定の集合をＤし（ステップＳ１８）、
集合Ｄの要素は設定ａだけか否かを判断する（ステップ
Ｓ１９）。
【００１４】ステップＳ１９において、設定ａだけであ
れば、集合Ｃを集合Ｄとし（ステップＳ２０）、しかる
後に、また設定ａでなければそのまま、集合Ｄに含まれ
る設定を使用する被測定点の全てと１つのテスタリソー
スをリレーを介して接続する（ステップＳ２１）。そし
て、各被測定点の全測定項目での設定条件から、テスタ
リソースの設定条件とリレーの設定条件を決定し、デー
タベースに記録し（ステップＳ２２）、続いて必要最小
限のテスタリソースの個数Ｎが、データベースから読み
込んだテスタリソースの個数Ｍよりも大であるか否かを
判断する（ステップＳ２３）。
れば、集合Ｃを集合Ｄとし（ステップＳ２０）、しかる
後に、また設定ａでなければそのまま、集合Ｄに含まれ
る設定を使用する被測定点の全てと１つのテスタリソー
スをリレーを介して接続する（ステップＳ２１）。そし
て、各被測定点の全測定項目での設定条件から、テスタ
リソースの設定条件とリレーの設定条件を決定し、デー
タベースに記録し（ステップＳ２２）、続いて必要最小
限のテスタリソースの個数Ｎが、データベースから読み
込んだテスタリソースの個数Ｍよりも大であるか否かを
判断する（ステップＳ２３）。
【００１５】ステップＳ２３において、Ｎ≦Ｍであれ
ば、新たに仮のテスタリソースを自動的に生成し（ステ
ップＳ２４）、続いてテスタリソースに画面表示時の識
別情報を付加し（ステップＳ２５）、しかる後に、また
Ｎ＞Ｍであればそのまま、集合Ｅに集合Ｄを足す（ステ
ップＳ２６）。そして、ステップＳ１２に戻って上述し
た処理を繰り返す。
ば、新たに仮のテスタリソースを自動的に生成し（ステ
ップＳ２４）、続いてテスタリソースに画面表示時の識
別情報を付加し（ステップＳ２５）、しかる後に、また
Ｎ＞Ｍであればそのまま、集合Ｅに集合Ｄを足す（ステ
ップＳ２６）。そして、ステップＳ１２に戻って上述し
た処理を繰り返す。
【００１６】ここで、ステップＳ１５の処理において、
要素ａを（１Ｖ，２Ｖ，３Ｖ，４Ｖ，５Ｖ，７Ｖ，８
Ｖ）の順に選択した場合を考える。 １Ｖのときは、集合Ｄは１Ｖのみになり、テスタリソ
ースの１つを１Ｖで使用する。 ２Ｖのときも、集合Ｄは２Ｖのみになり、テスタリソ
ースの１つを２Ｖで使用する。 ３Ｖのときは、集合Ｄは３Ｖ，４Ｖ，５Ｖの３つにな
り、テスタリソースの１つを（３Ｖ，４Ｖ，５Ｖ）と設
定を変えながら使用する。
要素ａを（１Ｖ，２Ｖ，３Ｖ，４Ｖ，５Ｖ，７Ｖ，８
Ｖ）の順に選択した場合を考える。 １Ｖのときは、集合Ｄは１Ｖのみになり、テスタリソ
ースの１つを１Ｖで使用する。 ２Ｖのときも、集合Ｄは２Ｖのみになり、テスタリソ
ースの１つを２Ｖで使用する。 ３Ｖのときは、集合Ｄは３Ｖ，４Ｖ，５Ｖの３つにな
り、テスタリソースの１つを（３Ｖ，４Ｖ，５Ｖ）と設
定を変えながら使用する。
【００１７】４，５Ｖのときは、既に集合Ｆに含まれ
ていないので処理しない。 ７Ｖのときは、集合Ｄは７Ｖ，８Ｖの２つになり、テ
スタリソースの１つを（７Ｖ，８Ｖ）と設定を変えなが
ら使用する。 但し、既にテスタリソースの個数Ｍ（＝３）を越えた数
Ｎ（＝４）にあたるため、ステップＳ２４及びステップ
Ｓ２５において、便宜上、新たに仮のテスタリソースを
作成し、後でオペレータが判別できるように、このテス
タリソースに識別情報を付加する処理が行われる。
ていないので処理しない。 ７Ｖのときは、集合Ｄは７Ｖ，８Ｖの２つになり、テ
スタリソースの１つを（７Ｖ，８Ｖ）と設定を変えなが
ら使用する。 但し、既にテスタリソースの個数Ｍ（＝３）を越えた数
Ｎ（＝４）にあたるため、ステップＳ２４及びステップ
Ｓ２５において、便宜上、新たに仮のテスタリソースを
作成し、後でオペレータが判別できるように、このテス
タリソースに識別情報を付加する処理が行われる。
【００１８】以上の処理により、必要最小限のテスタリ
ソースの数ＮはＮ＝４でそれぞれ、図９に示すようにデ
バイスボードと接続され、設定条件が図１０に示すよう
に定まる。なお、図９において、Ｒ1 〜Ｒ12はリレーで
ある。また、図１０において、（ａ）はリレーの設定条
件、（ｂ）は電圧リソースの設定条件をそれぞれ示して
いる。
ソースの数ＮはＮ＝４でそれぞれ、図９に示すようにデ
バイスボードと接続され、設定条件が図１０に示すよう
に定まる。なお、図９において、Ｒ1 〜Ｒ12はリレーで
ある。また、図１０において、（ａ）はリレーの設定条
件、（ｂ）は電圧リソースの設定条件をそれぞれ示して
いる。
【００１９】ステップＳ１３において、Ｆが空集合であ
れば、各テスタリソースが何個の被測定点に結線された
かを読み取り（ステップＳ２７）、続いて１つの被測定
点にだけ接続されているテスタリソースがあるかを判断
する（ステップＳ２８）。本例では、図９から明らかな
ように、テスタリソースＶ1 にはＬ1 〜Ｌ6 の６個、テ
スタリソースＶ2 にはＬ1 〜Ｌ3 の３個、テスタリソー
スＶ3 にはＬ4 の１個、テスタリソースＶ4 にはＬ5 ，
Ｌ6 の２個がそれぞれ接続されている。したがって、テ
スタリソースＶ3 が１個だけ被測定点Ｌ4 に接続されて
いることがわかる。
れば、各テスタリソースが何個の被測定点に結線された
かを読み取り（ステップＳ２７）、続いて１つの被測定
点にだけ接続されているテスタリソースがあるかを判断
する（ステップＳ２８）。本例では、図９から明らかな
ように、テスタリソースＶ1 にはＬ1 〜Ｌ6 の６個、テ
スタリソースＶ2 にはＬ1 〜Ｌ3 の３個、テスタリソー
スＶ3 にはＬ4 の１個、テスタリソースＶ4 にはＬ5 ，
Ｌ6 の２個がそれぞれ接続されている。したがって、テ
スタリソースＶ3 が１個だけ被測定点Ｌ4 に接続されて
いることがわかる。
【００２０】このように、１つの被測定点にだけ接続さ
れているテスタリソースがあれば、該当する被測定点と
テスタリソースを直結し、それ以外のテスタリソースと
の結線を全て消去する（ステップＳ２９）。すなわち、
本例の場合には、テスタリソースＶ3 と被測定点Ｌ4 を
直結してリレーＲ8 を消去し、被測定点Ｌ4 とテスタリ
ソースＶ1 の間を非接続とするためリレーＲ7 を消去す
る。図１１に、テスタリソースＶ3 と被測定点Ｌ4 を直
結した回路を示す。
れているテスタリソースがあれば、該当する被測定点と
テスタリソースを直結し、それ以外のテスタリソースと
の結線を全て消去する（ステップＳ２９）。すなわち、
本例の場合には、テスタリソースＶ3 と被測定点Ｌ4 を
直結してリレーＲ8 を消去し、被測定点Ｌ4 とテスタリ
ソースＶ1 の間を非接続とするためリレーＲ7 を消去す
る。図１１に、テスタリソースＶ3 と被測定点Ｌ4 を直
結した回路を示す。
【００２１】次に、該当する被測定点の設定されるべき
状態をデータベースから読み取り、その値を直結される
テスタリソースの設定値とし（ステップＳ３０）、次い
で該当する被測定点との接続を消去されたテスタリソー
スの設定条件を再度設定し直す（ステップＳ３１）。図
１２に、図１１の回路のためのリレーの設定条件（ａ）
とテスタリソースの設定条件（ｂ）をそれぞれ示す。次
に、使用されていないテスタリソースがあるか否かを判
断し（ステップＳ３２）、使用されていないテスタリソ
ースがなければ、そのまま一連の結線処理を終了する。
状態をデータベースから読み取り、その値を直結される
テスタリソースの設定値とし（ステップＳ３０）、次い
で該当する被測定点との接続を消去されたテスタリソー
スの設定条件を再度設定し直す（ステップＳ３１）。図
１２に、図１１の回路のためのリレーの設定条件（ａ）
とテスタリソースの設定条件（ｂ）をそれぞれ示す。次
に、使用されていないテスタリソースがあるか否かを判
断し（ステップＳ３２）、使用されていないテスタリソ
ースがなければ、そのまま一連の結線処理を終了する。
【００２２】一方、使用されていないテスタリソースが
あれば、余っているテスタリソースをリレーが多く接続
されている被測定点に直接接続する（ステップＳ３
３）。ここでは、テスタリソースの個数Ｍが５であると
仮定して説明すると、Ｍ＝５であるから、テスタリソー
スＶ5 が余っていることになる。ここで、図１１の回路
から明らかなように、被測定点Ｌ1 〜Ｌ3 ，Ｌ5 ，Ｌ6
の全てにおいてリレーが２個ずつ付いているので、便宜
上、被測定点Ｌ1 をテスタリソースＶ5 と直接結線し、
さらに被測定点Ｌ1 とテスタリソースＶ1 ，Ｖ2の間の
リレーを消去する。図１３に、Ｍ＝５の場合にテスタリ
ソースＶ5 と被測定点Ｌ1 を直結した回路を示す。
あれば、余っているテスタリソースをリレーが多く接続
されている被測定点に直接接続する（ステップＳ３
３）。ここでは、テスタリソースの個数Ｍが５であると
仮定して説明すると、Ｍ＝５であるから、テスタリソー
スＶ5 が余っていることになる。ここで、図１１の回路
から明らかなように、被測定点Ｌ1 〜Ｌ3 ，Ｌ5 ，Ｌ6
の全てにおいてリレーが２個ずつ付いているので、便宜
上、被測定点Ｌ1 をテスタリソースＶ5 と直接結線し、
さらに被測定点Ｌ1 とテスタリソースＶ1 ，Ｖ2の間の
リレーを消去する。図１３に、Ｍ＝５の場合にテスタリ
ソースＶ5 と被測定点Ｌ1 を直結した回路を示す。
【００２３】次に、該当する被測定点の設定されるべき
状態をデータベースから読み取り、その値を直結される
テスタリソースの設定値とし（ステップＳ３４）、次い
で該当する被測定点との接続を消去されたテスタリソー
スの設定条件を再度設定し直し（ステップＳ３５）、一
連の結線処理を終了する。図１３の回路によるリレーＲ
3 〜Ｒ12及びテスタリソースＶ1 〜Ｖ5 の設定を求める
と、図１４に示すようになる。図１４において、（ａ）
はリレーの設定条件を、（ｂ）はテスタリソースの設定
条件をそれぞれ示している。
状態をデータベースから読み取り、その値を直結される
テスタリソースの設定値とし（ステップＳ３４）、次い
で該当する被測定点との接続を消去されたテスタリソー
スの設定条件を再度設定し直し（ステップＳ３５）、一
連の結線処理を終了する。図１３の回路によるリレーＲ
3 〜Ｒ12及びテスタリソースＶ1 〜Ｖ5 の設定を求める
と、図１４に示すようになる。図１４において、（ａ）
はリレーの設定条件を、（ｂ）はテスタリソースの設定
条件をそれぞれ示している。
【００２４】なお、上記実施例では、ＩＣの特性測定に
適用した場合について説明したが、これに限定されるも
のではなく、本発明は、ＩＣ以外にも多端子装置全般の
特性測定に適用し得るものである。
適用した場合について説明したが、これに限定されるも
のではなく、本発明は、ＩＣ以外にも多端子装置全般の
特性測定に適用し得るものである。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
デバイスボードの回路とその被測定点のテスト毎の設
定、及びテスタ毎の持つ各々のリソースの数から、被測
定点とテスタリソースを直結もしくはリレーを介して接
続したネットリストを自動的に作成するとともに、使用
されるテスタリソースとリレーの測定毎の設定を自動的
に作成してファイルに格納するようにしたことにより、
デバイスボードの回路設計をコンピュータで自動化でき
るため、テスタの専門知識が必要ないとともに、回路設
計工数を大幅に短縮でき、しかも完成した回路は一定の
ルールにしたがって作成されるためメンテナンスが容易
でかつテスタのリソースとリレーを合理的に使用した回
路を作成できることになる。
デバイスボードの回路とその被測定点のテスト毎の設
定、及びテスタ毎の持つ各々のリソースの数から、被測
定点とテスタリソースを直結もしくはリレーを介して接
続したネットリストを自動的に作成するとともに、使用
されるテスタリソースとリレーの測定毎の設定を自動的
に作成してファイルに格納するようにしたことにより、
デバイスボードの回路設計をコンピュータで自動化でき
るため、テスタの専門知識が必要ないとともに、回路設
計工数を大幅に短縮でき、しかも完成した回路は一定の
ルールにしたがって作成されるためメンテナンスが容易
でかつテスタのリソースとリレーを合理的に使用した回
路を作成できることになる。
【図１】本発明による結線方法におけるアルゴリズムを
示すフローチャート（その１）である。
示すフローチャート（その１）である。
【図２】本発明による結線方法におけるアルゴリズムを
示すフローチャート（その２）である。
示すフローチャート（その２）である。
【図３】本発明による結線方法におけるアルゴリズムを
示すフローチャート（その３）である。
示すフローチャート（その３）である。
【図４】本発明に係るデバイスボード回路設計装置のシ
ステム概念図である。
ステム概念図である。
【図５】被測定点の設定条件を示す図である。
【図６】ｎ＝５，Ｍ＝６の場合の結線図である。
【図７】テスタリソースの設定条件を示す図である。
【図８】被測定点（Ｌ1 〜Ｌ6)の設定条件を示す図であ
る。
る。
【図９】ｎ＝６，Ｎ＝４の場合の結線図である。
【図１０】図９の回路のためのリレー（ａ）及び電圧リ
ソース（ｂ）の各設定条件を示す図である。
ソース（ｂ）の各設定条件を示す図である。
【図１１】電圧リソースＶ3 と被測定点Ｌ4 を直結した
場合の結線図である。
場合の結線図である。
【図１２】図１１の回路のためのリレー（ａ）及びリソ
ース（ｂ）の各設定条件を示す図である。
ース（ｂ）の各設定条件を示す図である。
【図１３】Ｍ＝５の場合の結線図である。
【図１４】図１３の回路によるリレー（ａ）及びテスタ
リソース（ｂ）の各設定条件を示す図である。
リソース（ｂ）の各設定条件を示す図である。
１ 入力部 ２ 入出力装置 ３ 記憶装置 ７ 回路合成部 １０ ディスプレイ
Claims (3)
- 【請求項１】 多端子装置の特性を測定するテスタと、
前記多端子装置と前記テスタとの間に介在するデバイス
ボードとを結線する結線方法であって、 前記デバイスボードの被測定点の数ｎと前記テスタのリ
ソースの数Ｍをデータベースから読み込み、 被測定点の数ｎとリソースの数Ｍとを比較し、その比較
結果がｎ≦Ｍのとき、各々の被測定点にリソースを１つ
ずつ直接結線したネットリストを作成し、各測定項目で
の各々の被測定点の設定値をそのままリソースの設定値
とし、 前記比較結果がｎ＞Ｍのとき、全測定を満足するために
必要なリソースの最低限の数Ｎを求めるとともに、その
Ｎ個のリソースが分担すべき設定値を求め、 Ｎ個のリソースと被測定点を測定条件を満足するように
リレーを用いて結線する とともに、各リソースとリレー
の測定項目毎の設定条件を求め、Ｎ＞Ｍとなった場合は、最後の（Ｎ−Ｍ＋１）個のリソ
ースに識別情報を付加する ことを特徴とする結線方法。 - 【請求項２】 各リソースが何個の被測定点に結線され
たかを読み取り、 あるリソースが１個だけ被測定点に接続されている場
合、そのリソースと被測定点を直接結線してその被測定
点の設定を全てその１個のリソースに任せる ことを特徴
とする請求項１記載の結線方法。 - 【請求項３】 各リソースが何個の被測定点に結線され
たかを読み取り、 使用されていないリソースがある場合、余ったリソース
をリレーの最も多く付加されている被測定点に順次結線
し、その被測定点の設定を全てそのリソースに任せる こ
とを特徴とする請求項１記載の結線方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02380893A JP3259397B2 (ja) | 1993-01-19 | 1993-01-19 | テスタとデバイスボードの結線方法 |
| KR1019940000836A KR100317727B1 (ko) | 1993-01-19 | 1994-01-18 | 디바이스의 자동 측정방법 및 측정장치 |
| US08/183,358 US5414639A (en) | 1993-01-19 | 1994-01-19 | Automatic testing method and testing apparatus for devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02380893A JP3259397B2 (ja) | 1993-01-19 | 1993-01-19 | テスタとデバイスボードの結線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06213965A JPH06213965A (ja) | 1994-08-05 |
| JP3259397B2 true JP3259397B2 (ja) | 2002-02-25 |
Family
ID=12120633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02380893A Expired - Fee Related JP3259397B2 (ja) | 1993-01-19 | 1993-01-19 | テスタとデバイスボードの結線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3259397B2 (ja) |
-
1993
- 1993-01-19 JP JP02380893A patent/JP3259397B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06213965A (ja) | 1994-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7191112B2 (en) | Multiple test bench optimizer | |
| US7134096B2 (en) | System and method for design, procurement and manufacturing collaboration | |
| US5418889A (en) | System for generating knowledge base in which sets of common causal relation knowledge are generated | |
| JP3174182B2 (ja) | モデルのパターンマッチングに基づくプリント回路基板のための機能テストの生成方法 | |
| JP2002535684A (ja) | 集積回路のリアルバージョンテストとシミュレートバージョンテストを行うシステム | |
| US20060259891A1 (en) | System and method of generating an auto-wiring script | |
| US6170079B1 (en) | Power supply circuit diagram design system | |
| US6389381B1 (en) | Method and apparatus for calculating delay times in semiconductor circuit | |
| JP3529290B2 (ja) | Ｉ／ｏバッファ動作電源自動チェックシステム | |
| JP3259397B2 (ja) | テスタとデバイスボードの結線方法 | |
| US7243314B2 (en) | Window operation interface for graphically revising electrical constraint set and method of using the same | |
| US7962796B2 (en) | State testing device and methods thereof | |
| US5414639A (en) | Automatic testing method and testing apparatus for devices | |
| US20030136840A1 (en) | Method and system for managing integrated circuit test programs using bar codes | |
| US5901154A (en) | Method for producing test program for semiconductor device | |
| JP2518155B2 (ja) | 部品情報システム | |
| JPH06265596A (ja) | 多機能デバイス試験方法 | |
| JP2002040102A (ja) | Ｉｃテスタ、その付加機能設定方法及び記憶媒体 | |
| US7185297B2 (en) | Method of diagnosing circuit layout and computer system for performing the same | |
| JPH06215058A (ja) | 多端子装置の測定回路設計装置 | |
| JPH07260888A (ja) | 製品の試験順序決定方法および装置 | |
| JP2000113024A (ja) | ネットリスト生成方法及びネットリスト生成装置 | |
| JPH09198368A (ja) | シミュレーション装置及びその方法 | |
| JP3537217B2 (ja) | 電子回路設計シミュレーション・テスト装置 | |
| JP2000113009A (ja) | 設計支援装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |