CN101196951A - 电路设计支持装置、方法、计算机产品及印刷电路板制造方法 - Google Patents

Abstract

本发明提供了电路设计支持装置、方法、计算机产品及印刷电路板制造方法。包括在电路设计CAD装置中的FPGA信息管理单元获取由FPGA设计CAD装置创建的诸如管脚分配信息和属性信息的FPGA信息。关于FPGA的情况，当执行DRC时，DRC单元通过参照由FPGA信息管理单元从FPGA设计CAD装置获取并且存储在FPGA信息存储单元中的FPGA信息，来检查管脚的属性等。

Description

电路设计支持装置、方法、计算机产品及印刷电路板制造方法

技术领域

本发明涉及一种对设计将可编程逻辑器件(PLD)用作部件的电路进行支持(支援)的技术。

背景技术

传统电路设计CAD装置通过参照部件库对由电路设计者设计的电路图进行设计规则检查。在这种情况下，作为设计规则检查，例如描述了以下检查：输入/输出属性检查，其通过使用各管脚相对于各个线网(net)的输入/输出属性来检查输出管脚的数量是否为1；差动信号检查，其用于检查包括在一个线网中的所有管脚是否具有相同的差动属性；以及电源电压检查，其用于检查电源管脚的电压值是否与线网的电源电压相同。

此外，日本专利申请特开平4-246778公开了这样一种技术，当要布置半导体集成电路的输入/输出管脚时，在使用逻辑连接信息、封装信息以及库信息进行了物理检查和电气检查之后，布置这些输入/输出管脚。

然而，当电路设计支持装置对将诸如FPGA(场可编程门阵列)的PLD用作部件的电路图进行设计规则检查时，关于PLD的准确信息没有登记在供电路设计支持装置参照的部件库中。因此，无法准确地执行设计规则检查。

即，在部件库中，PLD的管脚属性(输入/输出属性、差动属性、电源电压等)不是在写入程序之后获得的属性。因此，无法执行输入/输出属性检查、差动信号检查以及电源电压检查。

发明内容

本发明的目的是至少部分地解决传统技术中的问题。

根据本发明的一方面，提供了一种电路设计支持装置，该电路设计支持装置支持设计将PLD用作部件的电路，该电路设计支持装置包括：PLD信息接收单元，其接收PLD信息，该PLD信息是通过针对PLD使用PLD设计CAD而创建的设计信息；和DRC单元，其通过使用所述PLD信息执行设计规则检查。

根据本发明的另一方面，提供了一种支持设计将PLD用作部件的电路的方法，该方法包括以下步骤：接收PLD信息，该PLD信息是通过针对PLD使用PLD设计CAD而创建的设计信息；以及通过使用所述PLD信息执行设计规则检查。

根据本发明的又一方面，提供了一种印刷电路板的制造方法，该方法被支持设计将PLD用作部件的电路的电路设计支持装置所采用，所述方法包括以下步骤：接收PLD信息，该PLD信息是通过针对PLD使用PLD设计CAD而创建的设计信息；以及通过使用所述PLD信息执行设计规则检查。

根据本发明的再一方面，提供了一种计算机可读记录介质，该计算机可读记录介质在其中存储有使计算机执行以上方法的计算机程序。

通过结合附图阅读对本发明当前优选的实施方式的以下详细描述，将会更好地理解本发明的以上和其他目的、特征、优点以及技术和工业重要性。

附图说明

图1是用于解释根据本发明第一实施方式的FPGA协调设计的概念的说明图；

图2是根据第一实施方式的FPGA协调设计系统的功能框图；

图3是用于解释电路设计的说明图；

图4A和图4B是用于解释FPGA的符号库的说明图；

图5是存储在FPGA信息存储单元中的FPGA信息的示例的图；

图6是存储在符号库存储单元中的符号库的示例的图；

图7是管脚交换的示例的图；

图8是如何将管脚交换反映在电路图中的示例的图；

图9是存储在约束条件存储单元中的约束条件的示例的图；

图10是存储在改变历史存储单元中的改变历史的示例的图；

图11是由历史输出单元输出到FPGA设计CAD装置的通知信息的示例的图；

图12是通知信息的输出格式的图；

图13是由电路设计CAD装置执行的用于创建符号库的处理和用于布置符号的处理的流程图；

图14是由DRC单元执行的用于检查输入/输出属性的处理的流程图；

图15是由DRC单元执行的用于检查差动信号的处理的流程图；

图16是由DRC单元执行的用于检查电源电压的处理的流程图；

图17是由管脚交换处理单元执行的管脚交换处理的流程图；

图18是由历史输出单元执行的用于输出改变历史的处理的流程图；

图19是用于解释根据本发明第二实施方式的FPGA协调设计的概念的说明图；

图20是根据第二实施方式的FPGA协调设计系统的功能框图；

图21是由线网列表获取单元获取的线网列表的示例的图；

图22是由线网列表转换单元输出的线网列表的示例的图；

图23是由临时库创建单元创建的临时库的示例的图；

图24是由临时库创建装置执行的输出用于封装设计CAD的信息的处理的流程图；

图25是由临时库创建装置执行的用于反映封装的考虑结果的处理的流程图；以及

图26是执行根据第一实施方式的电路设计CAD程序的计算机的功能框图。

具体实施方式

下面参照附图详细解释根据本发明的示例性实施方式。另外，在这些实施方式中主要解释将本发明应用于FPGA的情况。

首先，对根据本发明的第一实施方式的FPGA协调设计的概念进行解释。图1是用于解释根据第一实施方式的FPGA协调设计的概念的说明图。如该图所示，在根据第一实施方式的FPGA协调设计中，用于支持FPGA设计的FPGA设计CAD装置10、用于支持印刷电路板的封装设计的封装设计CAD装置20、以及作为支持电路设计的电路设计支持装置的电路设计CAD装置100彼此协作以支持设计者。

具体地讲，电路设计CAD装置100接收由FPGA设计CAD装置10创建的诸如管脚布局的FPGA信息，并且创建符号库。当创建FPGA的符号库时，如果要创建符号库的FPGA被布置在电路图中，即，如果由于FPGA的改变而新创建了符号库，则电路设计CAD装置100尽可能地利用诸如部分分配和符号管脚的布局的关于现有符号的信息来创建符号库。

如上所述，电路设计CAD装置100通过使用FPGA信息创建FPGA的符号库，从而电路设计者不需要创建FPGA的符号库。因此，能够减小电路设计者的工作量。另外，当由于FPGA的改变而新创建符号库时，电路设计CAD装置100尽可能地利用关于现有符号的信息来创建符号库。因此，可以减少对电路图的改动，并且由此可以提高电路设计的效率。

此外，当执行DRC(设计规则检查)时，电路设计CAD装置100通过参照由FPGA设计CAD装置10创建的诸如管脚输入/输出属性的FPGA信息来执行DRC。例如，电路设计CAD装置100通过参照FPGA针对各线网的管脚输入/输出属性来检查输出管脚的数量。这样，电路设计CAD装置100通过参照诸如管脚输入/输出属性的FPGA信息来执行DRC，并且由此能够更准确地执行DRC。

此外，当在封装设计中发生管脚交换时，电路设计CAD装置100从封装设计CAD装置20获取管脚交换信息，并且将管脚交换反映在符号库、电路图等中。此外，电路设计CAD装置100将封装设计中的管脚交换反映在诸如管脚之间的线长度的约束条件中。这样，电路设计CAD装置100还将封装设计中的管脚交换反映在约束条件中，并且由此，可以消除电路设计信息和封装设计信息的不一致。

此外，电路设计CAD装置100记录封装设计中的管脚交换的历史，并且将管脚交换的历史信息提供到FPGA设计CAD装置10。这样，电路设计CAD装置100记录封装设计中的管脚交换的历史，并且将管脚交换的历史信息提供到FPGA设计CAD装置10，并且由此可以确保FPGA设计、电路设计和封装设计之间的一致性。

接下来，对根据第一实施方式的FPGA协调设计系统的结构进行解释。图2是根据第一实施方式的FPGA协调设计系统的功能框图。如该图所示，该FPGA协调设计系统包括FPGA设计CAD装置10、封装设计CAD装置20以及电路设计CAD装置100。

电路设计CAD装置100与FPGA设计CAD装置10和封装设计CAD装置20协作地支持将FPGA用作部件的电路设计。图3是用于解释电路设计的说明图。如该图所示，电路设计者将被登记为与部件相关联的符号库的符号布置在电路图中，并且将符号管脚彼此连接，从而设计电路。

然而，在FPGA的情况下，如果在将程序写入FPGA上之前符号被登记为符号库，则由于管脚可用于输入或者输出，所以管脚被定义为输入/输出管脚。因此，当使用登记的符号库时，用于输入的管脚位于右侧，相反，用于输出的管脚位于左侧，或者如图4A所示没有顺序地布置总线，并且由此电路图变复杂。

因此，每当写入程序时需要创建符号库。结果，在这种情况下，每当写入程序时，电路设计CAD装置100创建FPGA的符号库。如图4B所示，通过每当写入程序时创建FPGA的符号库，可将用于输入的管脚布置在左侧，并且还能够顺序地布置总线。

返回对图2的说明，电路设计CAD装置100包括：FPGA信息管理单元110、FPGA信息存储单元115、库创建单元120、符号库存储单元125、电路图反映单元130、电路图存储单元135、DRC单元140、管脚交换处理单元150、约束条件存储单元155、历史输出单元160、以及改变历史存储单元165。

FPGA信息管理单元110是用于管理FPGA信息的处理单元。FPGA信息管理单元110从由FPGA设计CAD装置10输出的文件中获取FPGA信息(诸如物理管脚和逻辑管脚之间的对应关系、管脚输入/输出属性、电压值、以及架(bank)编号)，并且将获取的FPGA信息存储在FPGA信息存储单元115中。

在这种情况下，在FPGA信息管理单元110首先将FPGA信息存储在FPGA信息存储单元115中之后，当FPGA信息管理单元110获取FPGA信息并且将获取的FPGA信息重新存储在FPGA信息存储单元115中时，FPGA信息管理单元110还将指示FPGA信息的改变的改变历史存储在改变历史存储单元165中。

FPGA信息存储单元115是在FPGA信息管理单元110的控制下将FPGA信息存储在其中的存储单元。图5是存储在FPGA信息存储单元115中的FPGA信息的示例的图。如该图所示，FPGA信息存储单元115在其中存储关于每个管脚的物理管脚名称、逻辑管脚名称、输入/输出属性、架编号、交换组编号、差动属性、以及电源电压。

库创建单元120是利用存储在FPGA信息存储单元115中的FPGA信息来创建FPGA的符号库的处理单元，并且将所创建的符号库存储在符号库存储单元125中。库创建单元120包括部分划分单元121和符号创建单元122。部分划分单元121将电路图划分成多个部分。符号创建单元122创建由部分划分单元121划分出的各个部分的符号。

部分划分单元121基于用户通过GUI指定的部分划分规则将电路图划分成多个部分。作为该部分划分，按照每个架编号、每个架组、每个逻辑管脚名称等，将电路图划分成多个部分。此外，部分划分单元121基于输入/输出属性确定符号上的最右侧管脚和最左侧管脚的位置，并且通过按管脚属性进行排序来确定管脚的顺序。此外，部分划分单元121经由GUI从用户接收用于在多个部分之间置换管脚的规定，并且置换管脚。

此外，当创建符号库时，库创建单元120检查要创建符号的FPGA的符号是否布置在电路图中。如果该符号布置在电路图中，则库创建单元120通过参照关于布置的符号的信息来创建符号库。

具体地讲，库创建单元120通过将逻辑管脚名称作为键来参考现有符号库，来执行部分分配。此外，库创建单元120创建这样的符号库，在该符号库中将符号管脚布置在与先前管脚在现有符号库中所处的位置相同的位置。即，库创建单元120将具有包括在现有符号中的逻辑管脚名称的管脚分配到与先前管脚在现有部分中所处的位置相同的部分的相同位置上，并且将具有没有包括在现有符号中的逻辑管脚名称的管脚分配到与具有相同物理管脚名称的先前管脚所处的部分相同的部分。此外，库创建单元120将具有与在现有符号中使用的逻辑管脚名称不同的逻辑管脚名称的管脚布置在符号库上的未占用位置。如果在符号库上不存在未占用位置，则库创建单元120沿向下的方向扩展符号库的大小，并且在扩展的位置布置管脚。

当要创建符号的FPGA的符号布置在电路图中时，库创建单元120通过参照关于布置的符号的信息来创建符号库，并且由此可以使由于FPGA设计的改变所导致的电路图改动最小化。

符号库存储单元125是在其中存储FPGA的符号库的存储单元。图6是存储在符号库存储单元125中的符号库的示例的图。如该图所示，符号库存储单元125在其中存储有：关于库名称、创建日期/时间、版本、占用区域、图形表数量以及符号管脚数量的信息、关于形成符号的各图形的信息、以及关于各管脚的信息。

电路图反映单元130是一处理单元，如果其中由库创建单元120创建符号库的FPGA的符号被布置在电路图中，则该处理单元用新创建的符号来替换布置的符号。如果一线被连接到具有与在替换之前使用的先前逻辑管脚名称不同的逻辑管脚名称的管脚，则电路图反映单元130切断该线。

如果一线被连接到具有与替换之前使用的先前逻辑管脚名称不同的逻辑管脚名称的管脚，则电路图反映单元130切断该线，并且由此可以减小遗漏由于FPGA设计的改变所导致的电路图改动。

电路图存储单元135是一存储单元，用于存储关于在其中布置部件的电路图的信息。如果其中由库创建单元120创建符号库的FPGA的符号被布置在电路图中，则电路图存储单元135由电路图反映单元130进行更新。

DRC单元140是用于执行DRC的处理单元。除了存储在部件库30中的信息之外，DRC单元140还通过参照由FPGA信息管理单元110管理的FPGA信息来执行DRC。具体地讲，DRC单元140检查输入/输出属性、差动信号、电源电压等。DRC单元140通过参照FPGA信息来执行DRC，并且由此能够准确地执行与FPGA相关联的DRC。

管脚交换处理单元150是一处理单元，该处理单元接收由封装设计CAD装置20输出的管脚交换信息，并且将在封装设计中执行的管脚交换反映在FPGA信息、符号库以及电路图中。在FPGA中，可以通过写入程序来改变部件内部的操作，从而在封装设计阶段执行FPGA部件的管脚替换(管脚交换)以使管脚分配容易。因此，管脚交换处理单元150执行将封装设计中的管脚交换反映在电路设计中的处理。

图7是管脚交换的示例的图。如该图所示，当在FPGA和其他部件之间进行连接的线交叉时，能够通过FPGA的管脚交换来消除这些线的交叉。图8是如何将管脚交换反映在电路图中的示例的图。如该图所示，在该电路图中，在分别具有物理管脚名称“D1”、“E1”、“F1”以及“G1”的符号中改变了管脚布局。

管脚交换处理单元150还在诸如管脚之间的线距离长度的约束条件中反映封装设计中的管脚交换。管脚交换处理单元150还将封装设计中的管脚交换反映在约束条件下中，并且由此可以确保设计信息在电路设计和封装设计之间的一致性。

此外，管脚交换处理单元150指示FPGA信息管理单元110存储由于管脚交换而导致的FPGA信息的改变历史。然后，FPGA信息管理单元110将该改变历史存储在改变历史存储单元165中。

约束条件存储单元155是在其中存储诸如管脚之间的线的长度的关于电路设计的约束条件的存储单元。图9是存储在约束条件存储单元155中的约束条件的示例的图。如该图所示，约束条件存储单元155在其中存储关于管脚之间的线距离长度的约束条件。例如，存储为约束条件的为：部件“IC1”的物理管脚名称为“G1”的管脚与部件“I12”的物理管脚名称为“2”的管脚之间的线的长度为50mm或以下。

历史输出单元160是一处理单元，该处理单元将在反映由管脚交换处理单元150执行的管脚交换的处理中改变的FPGA信息的改变历史作为通知信息输出到能够输入到FPGA设计CAD装置10的形式的文件。

改变历史存储单元165是在其中存储由FPGA信息管理单元110管理的FPGA信息的改变历史的存储单元。图10是存储在改变历史存储单元165中的改变历史的示例的图。如该图所示，每当执行管脚交换处理时，改变历史存储单元165在其中存储关于处理日期/时间和交换的管脚的信息。此外，每当历史输出单元160输出改变历史以及每当FPGA信息管理单元110从FPGA设计CAD装置10获取FPGA信息时，改变历史存储单元165在其中存储处理的日期/时间。

图11是由历史输出单元160输出到FPGA设计CAD装置10的通知信息的示例的图。如该图所示，针对各个交换的管脚，历史输出单元160输出物理管脚名称和管脚交换之后的改变的逻辑管脚名称作为通知信息。图12是该通知信息的输出格式的图。

这样，改变历史存储单元165在其中存储FPGA信息的改变历史，并且历史输出单元160将该改变历史作为通知信息输出到能够输入到FPGA设计CAD装置10的形式的文件。因此，可以确保设计信息在封装设计、电路设计和FPGA设计之间的一致性。

然后，对由电路设计CAD装置100执行的创建符号库的处理过程以及布置符号的处理进行解释。图13是由电路设计CAD装置100执行的创建符号库的处理过程以及布置符号的处理的流程图。

如该图所示，在电路设计CAD装置100中，FPGA信息管理单元110从由FPGA设计CAD装置10输出的文件中获取诸如管脚分配信息和属性信息的FPGA信息，并且将获取的FPGA信息存储在FPGA信息存储单元115中(步骤S101)。

然后，库创建单元120确定与由FPGA信息管理单元110获取的FPGA信息相对应的符号是否被布置在电路图中(步骤S102)。如果该符号没有布置在电路图中，则库创建单元120通过使用由用户指定的部分划分规则将电路图划分成多个部分(步骤S103)，并且根据例如通过基于输入/输出属性将管脚分配到右侧或左侧来创建符号的预定规则，来确定符号管脚的位置(步骤S104)。

如果该符号被布置在电路图中，则库创建单元120通过参照先前执行的部分分配将与先前管脚具有相同的逻辑管脚名称的管脚分配到与该先前管脚所处的部分相同的部分(步骤S105)。如果管脚具有未被先前管脚使用的逻辑管脚名称，则库创建单元120将该管脚分配到与具有相同物理管脚名称的先前管脚所处的部分相同的部分(步骤S106)。然后，将与先前管脚具有相同的逻辑管脚名称的管脚布置在与该先前管脚所处的位置相同的位置(步骤S107)，并且将具有未被先前管脚使用的逻辑管脚名称的管脚布置在符号上的未占用位置(步骤S108)。

库创建单元120经由GUI从用户接收用于改变部分分配或管脚位置的规定。如果指定了这些改变，则库创建单元120通过改变部分分配或管脚位置来创建符号库(步骤S109)，并且将创建的符号库存储在符号库存储单元125中(步骤S110)。

然后，电路图反映单元130确定其中由库创建单元120创建了符号库的FPGA的先前符号是否被布置在电路图中(步骤S111)。如果该先前符号被布置在电路图中，则电路图反映单元130用新创建的符号替换布置的符号(步骤S112)。如果一线被连接到具有与之前使用的先前逻辑管脚名称不同的逻辑管脚名称的要布置的管脚，则电路图反映单元130切断该线(步骤S113)。

然后，通过由用户指定的部件输入功能将创建的符号布置在电路图中(步骤S114)。

这样，如果与由FPGA信息管理单元110获取的FPGA信息相对应的符号被布置在电路图中，则库创建单元120通过参照先前创建的符号库来创建符号库，并且电路图反映单元130用其中新创建了符号库的符号来替换布置的符号。因此，可以使由于FPGA设计的改变而导致的电路图改动最小化。

另外，在这种情况下，如果要创建符号库的FPGA被布置在电路图中，则库创建单元120参照先前创建的符号库。另选的是，如果要创建符号库的FPGA的符号库存储在符号库存储单元125中，则库创建单元120可以参照先前创建的符号库。

然后，对由DRC单元140执行的用于检查输入/输出属性的处理进行解释。图14是由DRC单元140执行的用于检查输入/输出属性的处理的处理过程的流程图。

如该图所示，DRC单元140关注一个连接组中的任一线网，并且获得与包括在所关注线网中的所有管脚有关的信息(S201)。然后，DRC单元140关注获得了其信息的任一管脚(步骤S202)，并且确定所关注管脚是否用于FPGA部件(步骤S203)。

结果，如果所关注管脚用于FPGA部件，则通过参照存储在FPGA信息存储单元115中的FPGA信息来检查该管脚的输入/输出属性(步骤S204)。如果所关注管脚不是用于FPGA部件，则通过参照部件库30来检查该管脚的输入/输出属性(步骤S205)。然后，确定是否检查了所有管脚的输入/输出属性(步骤S206)。如果存在未检查的任何管脚，则系统控制返回到步骤S202，并且关注未检查的管脚以检查其输入/输出属性。

如果检查了所有管脚的输入/输出属性，则确定所关注线网是否包括两个或更多个输出管脚(步骤S207)。如果包括两个或更多个输出管脚，则向用户通知指示该线网连接在输出管脚之间的错误(步骤S208)。另外，确定所关注线网是否包括任何输出管脚(步骤S209)。如果不包括任何输出管脚，则向用户通知指示在所关注线网中不存在输出管脚的错误(步骤S210)。如果仅有一个管脚是输出管脚，则向用户通知所关注线网处于正常状态下(步骤S211)。

然后，针对所有线网确定是否检查了输出管脚的数量(步骤S212)。如果存在未检查输出管脚数量的任何线网，则系统控制返回到步骤S201，并且关注未检查输出管脚数量的线网以检查输出管脚的数量。如果针对所有线网都确定检查了输出管脚的数量，则检查输入/输出属性的处理终止。

这样，关于FPGA部件，DRC单元140通过参照FPGA信息来检查管脚的输入/输出属性，并且由此可以准确地检查包括FPGA的电路的输入/输出属性。

然后，对由DRC单元140执行的用于检查差动信号的处理进行解释。图15是由DRC单元140执行的检查差动信号的处理的处理过程的流程图。

如该图所示，DRC单元140关注任一线网，并且获得与包括在所关注线网中的所有管脚有关的信息(步骤S301)。将表示差动属性为正的管脚的数量的正管脚数量以及表示差动属性为负的管脚的数量的负管脚数量清零(步骤S302)。然后，关注获得了其信息的任一管脚(步骤S303)，并且确定所关注管脚是否用于FPGA部件(步骤S304)。

结果，如果所关注管脚用于FPGA部件，则通过参照存储在FPGA信息存储单元115中的FPGA信息来检查该管脚的差动属性(步骤S305)。如果所关注管脚不是用于FPGA部件，则通过参照部件库30来检查该管脚的差动属性(步骤S306)。然后，如果差动属性为正，则将正管脚数量增加“1”，或者如果差动属性为负，则将负管脚数量增加“1”(步骤S307)。

确定是否检查了所有管脚的差动属性(步骤S308)。如果存在未检查差动属性的任何管脚，则系统控制返回到步骤S303，并且关注未检查差动属性的管脚以检查其差动属性。

如果检查了所有管脚的差动属性，则确定正管脚数量是否是正量并且负管脚数量是否也是正量，即，具有正属性的管脚和具有负属性的管脚是否都存在于所关注线网中(步骤S309)。如果正管脚数量是正量并且负管脚数量也是正量，则向用户通知指示具有正属性的管脚连接到具有负属性的管脚的错误(步骤S310)。如果正管脚数量或负管脚数量中的任一个是正量，则向用户通知所关注线网处于正常状态(步骤S311)。

然后，针对所有线网确定是否检查了差动信号(步骤S312)。如果存在未检查差动信号的任何线网，则系统控制返回到步骤S301，并且关注未检查差动信号的线网以检查其差动信号。如果针对所有线网都确定检查了差动信号，则检查差动信号的处理终止。

这样，关于FPGA部件，DRC单元140通过参照FPGA信息来检查管脚的差动属性，并且由此可以准确地检查包括FPGA的电路中的差动信号。

然后，对由DRC单元140执行的用于检查电源电压的处理进行解释。图16是由DRC单元140执行的检查电源电压的处理的处理过程的流程图。

如该图所示，DRC单元140关注任一部件(步骤S401)，并且还关注包括在所关注部件中的任一管脚(步骤S402)。然后，确定所关注管脚是否是电源管脚(步骤S403)。如果所关注管脚不是电源管脚，则系统控制进行到步骤S410。

如果所关注管脚是电源管脚，则确定所关注管脚是否用于FPGA部件(步骤S404)。如果所关注管脚用于FPGA部件，则通过参照存储在FPGA信息存储单元115中的FPGA信息来检查该管脚的电源电压(步骤S405)。如果所关注管脚不是用于FPGA部件，则通过参照部件库30来检查该管脚的电源电压(步骤S406)。然后，对所关注管脚连接至其的线网的电压值进行检查(步骤S407)，并且确定该电压值是否与该管脚的电源电压相同(步骤S408)。如果该电压值与该管脚的电源电压不相同，则向用户通知所述电源电压与该电压值不同(步骤S409)。

然后，确定是否检查了所有管脚(步骤S410)。如果存在未检查的任何管脚，则系统控制返回到步骤S402，并且关注未检查的管脚以检查电源管脚的电压值。

如果检查了所有管脚，则针对所有部件确定是否检查了电源电压(步骤S411)。如果存在未检查电源电压的任何部件，则系统控制返回到步骤S401，并且关注未检查电源电压的部件以检查电源电压。如果针对所有部件都确定检查了电源电压，则检查电源电压的处理终止。

这样，关于FPGA部件，DRC单元140通过参照FPGA信息来检查电源管脚的电压值，并且由此可以准确地检查包括FPGA的电路中的电源电压。

然后，对由管脚交换处理单元150执行的管脚交换处理进行解释。图17是由管脚交换处理单元150执行的管脚交换处理的处理过程的流程图。

如该图所示，管脚交换处理单元150获取由封装设计CAD装置20创建的管脚交换信息(步骤S501)，并且替换在其中执行管脚交换的FPGA的符号库的物理管脚名称(步骤S502)。

然后，将在其中执行了管脚交换的FPGA的FPGA信息中包括的逻辑管脚名称以及逻辑相关属性进行替换(步骤S503)，并且将电路图中的符号更新为其中替换了逻辑管脚名称和逻辑相关属性的符号(步骤S504)。关于具有约束条件的管脚，每当执行管脚交换时替换约束条件(步骤S505)。

这样，关于具有约束条件的管脚，每当执行管脚交换时，管脚交换处理单元150替换约束条件，并且由此能够将封装设计CAD中的管脚交换准确地反映在关于电路设计的信息中。

然后，对由历史输出单元160执行的用于输出改变历史的处理进行解释。图18是由历史输出单元160执行的输出改变历史的处理的处理过程的流程图。如该图所示，在从存储在改变历史存储单元165中的改变历史中获取最新的FPGA信息之后，历史输出单元160对输出要通知FPGA设计CAD装置10的通知信息的最后处理进行搜索(步骤S601)。

然后，对要在从输出通知信息的最后处理直到现在为止的期间内执行管脚交换的管脚进行标记(步骤S602)。输出被标记管脚的最新属性作为要通知给FPGA设计CAD装置10的通知信息(步骤S603)。

即，在FPGA信息管理单元110从FPGA设计CAD装置10获取FPGA信息并且更新了存储在FPGA信息存储单元115中的FPGA信息之后，历史输出单元160输出要执行管脚交换的管脚的尚未通知的最新属性，作为通知信息。

这样，历史输出单元160通过使用存储在改变历史存储单元165中的改变历史，将要执行管脚交换的管脚的最新属性作为通知信息输出到FPGA设计CAD装置10，并且由此可将封装设计中的管脚交换反映在FPGA设计信息中。

此外，在FPGA信息管理单元110从FPGA设计CAD装置10获取FPGA信息并且更新了存储在FPGA信息存储单元115中的FPGA信息之后，仅将要执行管脚交换的管脚的尚未通知的最新属性作为通知信息输出。结果，可以避免输出浪费的通知信息或使通知信息重叠，并且由此可将封装设计中的管脚交换有效地反映在FPGA设计信息中。

如上所述，在第一实施方式中，包括在电路设计CAD装置100中的FPGA信息管理单元110获取由FPGA设计CAD装置10创建的诸如管脚分配信息和属性信息的FPGA信息，并且库创建单元120通过使用该FPGA信息来创建符号库。因此，电路设计者不需要创建FPGA的符号库，从而可以减小电路设计者的工作量。

此外，在创建符号库时，如果要创建符号库的FPGA被布置在电路图中，则库创建单元120设法尽可能不改变布置在电路图中的现有符号库的部分分配和管脚布局。另外，当电路图反映单元130将新创建了符号库的FPGA的符号布置在电路图中时，不改变现有布局地布置该符号。因此，可以使由于FPGA设计的改变而导致的电路图的改动最小化。

此外，在第一实施方式中，当包括在电路设计CAD装置100中的DRC单元140执行DRC时，关于FPGA，通过参照由FPGA信息管理单元110从FPGA设计CAD装置10获取并存储在FPGA信息存储单元115中的FPGA信息来检查管脚的属性等。因此，可以准确地执行DRC。

此外，在第一实施方式中，包括在电路设计CAD装置100中的管脚交换处理单元150从封装设计CAD装置20获取管脚交换信息，并且除了符号库、FPGA信息以及电路图之外，还将该管脚交换反映在约束条件中。因此，可以消除设计信息在电路设计和封装设计之间的不一致性。

此外，在第一实施方式中，包括在电路设计CAD装置100中的改变历史存储单元165在其中存储FPGA信息的改变历史，并且历史输出单元160基于存储在改变历史存储单元165中的改变历史将用于通知管脚交换的信息输出到FPGA设计CAD装置10。因此，可以确保设计信息在封装设计、电路设计和FPGA设计之间的一致性。

在第一实施方式中，考虑了这样的情况，在该情况下，基于通过使用FPGA部件来设计电路的结果，进行印刷电路板的封装设计。FPGA设计者和封装设计者都预先考虑期望的管脚分配会大大有助于缩短设计周期。因此，在本发明的第二实施方式中，解释了一种支持在FPGA设计者和封装设计者之间进行的协调设计的FPGA协调设计系统。

首先，对根据第二实施方式的FPGA协调设计的概念进行解释。图19是用于解释根据第二实施方式的FPGA协调设计的概念的说明图。如该图所示，在根据第二实施方式的FPGA协调设计中，作为协调设计支持装置的临时库创建装置200接收由FPGA设计CAD装置10创建的诸如管脚分配信息的FPGA管脚信息，并且创建FPGA的临时库。在这种情况下，临时库表示当封装设计CAD装置20执行管脚分配时所需的部件形状类型库，并且是针对FPGA的临时创建库。

临时库创建装置200从封装设计CAD装置20获取管脚交换信息，并且将获取的管脚交换信息反映在由其自身管理的FPGA信息中，并且还将该管脚交换信息通知给FPGA设计CAD装置10。

这样，在第二实施方式中，临时库创建装置200接收由FPGA设计CAD装置10创建的FPGA管脚信息，并且创建针对FPGA的临时部件形状类型库。因此，可以通过使用封装设计CAD装置20来考虑管脚分配。

然后，对根据第二实施方式的FPGA协调设计系统的结构进行解释。图20是根据第二实施方式的FPGA协调设计系统的结构的功能框图。如该图所示，该FPGA协调设计系统包括FPGA设计CAD装置10、封装设计CAD装置20以及临时库创建装置200。临时库创建装置200包括线网列表获取单元210、线网列表管理单元220、线网列表转换单元230、FPGA设计CAD接口单元240、FPGA管脚信息管理单元250、临时库创建单元260、以及管脚交换处理单元270。

线网列表获取单元210是获取由用户创建的线网列表并将该线网列表传送到线网列表管理单元220的处理单元。图21是由线网列表获取单元210获取的线网列表的示例的图。

如该图所示，线网列表包括：对部件进行定义的部件定义单元，以及对线网进行定义的线网定义单元。在部件定义单元中，针对用于考虑的部件，描述部件名称和部件库名称。然而，关于FPGA部件，不存在部件库，从而将模块名称(用于区分FPGA的名称)描述为跟在“FPGA/”之后。

在线网定义单元中，针对各个线网，描述线网名称和连接到该线网的部件管脚。在这种情况下，以“(部件名称).(部件管脚名称)”的形式来描述部件管脚。另外，关于FPGA部件，将逻辑管脚名称或物理管脚名称描述为管脚名称(物理管脚名称用“％”标记)。

线网列表管理单元220是在其中存储并管理由线网列表获取单元210获取的线网列表的管理单元。当接收到用户经由GUI输入的线网列表的改变时，线网列表管理单元220改变线网列表。

线网列表转换单元230是用于将由线网列表管理单元220管理的线网列表转换成能够输入到封装设计CAD装置20的格式。当转换线网列表时，线网列表转换单元230参照由FPGA管脚信息管理单元250管理的FPGA信息。

图22是由线网列表转换单元230输出的线网列表的示例的图。如该图所示，线网列表包括针对各管脚的部件名称、库名称、部件端子编号、管脚名称、线网名称、交换组编号以及差动类型。在这种情况下，部件端子编号是分配给各管脚的连续编号。

FPGA设计CAD接口单元240是针对FPGA设计CAD装置10的接口。具体地讲，FPGA设计CAD接口单元240从FPGA设计CAD装置10获取FPGA管脚信息，并且将管脚交换信息提供给FPGA设计CAD装置10。

FPGA管脚信息管理单元250是在其中存储并管理由FPGA设计CAD接口单元240获取的FPGA管脚信息的管理单元。此外，当经由GUI从用户接收到用于改变管脚间隔或FPGA管脚信息的指令时，FPGA管脚信息管理单元250改变FPGA信息。

临时库创建单元260是针对FPGA部件使用由FPGA管脚信息管理单元250管理的FPGA管脚信息来创建临时库(即，临时部件形状类型库)的处理单元。

图23是由临时库创建单元260创建的临时库的示例的图。如该图所示，在临时库中，描述了关于各个管脚的平台(land)形状类型库名称、X坐标、Y坐标、角度以及管脚名称。另外，关于平台形状类型库名称，使用当从用户接收到指令时存储在FPGA管脚信息管理单元250中的信息。

此外，在临时库中，还描述了表示部件大小的区域。在设计封装设计时，使用关于该区域的信息来计算部件之间的距离。另外，由临时库创建单元260基于管脚间隔来计算部件的大小。

临时库创建单元260基于FPGA管脚信息来创建临时库，并且由此可以考虑封装设计CAD中的管脚分配。

管脚交换处理单元270是用于从封装设计CAD装置20获取管脚交换信息并指示FPGA管脚信息管理单元250改变FPGA管脚信息的处理单元。FPGA管脚信息管理单元250改变FPGA管脚信息，并且还指示FPGA设计CAD接口单元240将管脚交换信息通知给FPGA设计CAD装置10。此外，管脚交换处理单元270基于管脚交换信息指示线网列表管理单元220改变线网列表。

然后，对由临时库创建装置200执行的输出用于封装设计CAD的信息的处理进行解释。图24是由临时库创建装置200执行的输出用于封装设计CAD的信息的处理的处理过程的流程图。

如该图所示，在临时库创建装置200中，FPGA设计CAD接口单元240获取由FPGA设计CAD装置10创建的管脚分配信息，并且将该管脚分配信息传送到FPGA管脚信息管理单元250，然后FPGA管脚信息管理单元250创建FPGA管脚信息(步骤S701)。

此外，线网列表获取单元210获取线网列表(步骤S702)，并且将该线网列表传送到线网列表管理单元220。当从用户接收到用于改变线网列表等的指令时，线网列表管理单元220改变由其自身管理的线网列表。当从用户接收到管脚间隔等的规定时(步骤S703)，FPGA管脚信息管理单元250改变由其自身管理的FPGA管脚信息。

然后，临时库创建单元260从FPGA管脚信息中获取管脚的坐标并且创建临时部件形状类型库(步骤S704)，并且线网列表转换单元230对线网列表进行转换(步骤S705)。然后，线网列表转换单元230将经转换的线网列表输出到一文件，并且临时库创建单元260将创建的临时库输出到该文件(步骤S706)。

这样，临时库创建装置200创建了临时库，并且由此可以通过使用封装设计CAD装置20来考虑管脚分配。此外，当从用户接收到管脚间隔等的规定时，FPGA管脚信息管理单元250改变由其自身管理的FPGA管脚信息。因此，用户能够考虑多种管脚间隔的管脚分配。

然后，对由临时库创建装置200执行的用于反映封装的考虑结果的处理进行解释。图25是由临时库创建装置200执行的反映封装的考虑结果的处理的处理过程的流程图。

如该图所示，在临时库创建装置200中，管脚交换处理单元270获取封装设计CAD中的管脚交换信息(步骤S801)，并且替换线网列表中的包括要进行管脚交换的管脚的线网(步骤S802)。

然后，管脚交换处理单元270替换包括在FPGA信息中的逻辑管脚名称和逻辑属性(步骤S803)，并且FPGA设计CAD接口单元240将关于被替换管脚的信息输出到一文件(步骤S804)。

这样，管脚交换处理单元270获取封装设计CAD中的管脚交换信息，并且将该管脚交换反映在线网列表和FPGA管脚信息中。然后，FPGA设计CAD接口单元240将关于管脚交换的信息输出到所述文件。因此，可以将封装设计中的管脚交换反映在FPGA设计信息中。

如上所述，在第二实施方式中，FPGA设计CAD接口单元240获取由FPGA设计CAD装置10创建的管脚分配信息，并且FPGA管脚信息管理单元250管理由FPGA设计CAD接口单元240获取的管脚分配信息作为FPGA管脚信息，并且临时库创建单元260通过使用由FPGA管脚信息管理单元250管理的FPGA管脚信息来创建临时部件形状类型库，并且将能够被封装设计CAD装置20所读取的形式的临时部件形状类型库输出到所述文件。因此，可以通过使用封装设计CAD装置20来考虑早先的管脚分配，并且还可以缩短设计印刷电路板的周期。

分别在第一和第二实施方式中解释了电路设计CAD装置和临时库创建装置。另选的是，还可以通过采用软件来实现电路设计CAD装置和临时库创建装置的结构，从而实现分别与电路设计CAD装置和临时库创建装置具有相同的功能的电路设计CAD程序和临时库创建程序。因此，下面解释执行该电路设计CAD程序的计算机。另外，也可以由相似的计算机来执行临时库创建程序。

图26是执行根据第一实施方式的电路设计CAD程序的计算机300的功能框图。如该图所示，计算机300包括RAM 310、CPU 320、HDD 330、LAN接口340、输入/输出接口350、以及DVD驱动器360。

RAM 310是在其中存储计算机程序、执行该计算机程序的中间结果等的存储器。CPU 320是用于从RAM 310读取程序并且执行该程序的中央处理单元。HDD 330是在其中存储程序和数据的盘装置。LAN接口340是用于经由LAN将计算机300连接到其他计算机的接口。输入/输出接口350是用于将计算机300连接到诸如鼠标或键盘的输入装置以及显示装置的接口。DVD驱动器360是对DVD进行读取/写入的装置。

要由计算机300执行的电路设计CAD程序311被存储在DVD中，并且由DVD驱动器360从DVD读出，然后被安装在计算机300上。另选的是，电路设计CAD程序311例如被存储在经由LAN接口340连接到计算机300的其他计算机系统的数据库中，并且被从该数据库读出，然后被安装在计算机300上。然后，安装的电路设计CAD程序311被存储在HDD 330中，被RAM 310读出，然后被CPU 320执行。

在本实施方式中，解释了将FPGA用作部件的情况。然而，本发明不限于以上情况。本发明还可以应用于将PLD通常用作部件的情况。

根据本发明的一个方面，关于在PLD的情况，通过使用在写入程序之后获得的管脚属性来执行设计规则检查，并且因此能够准确地执行设计规则检查。

根据本发明的另一个方面，关于PLD的情况，通过使用在写入程序之后获得的输入/输出属性来执行输入/输出属性检查，并且由此能够准确地执行输入/输出属性检查。

根据本发明的又一个方面，关于PLD的情况，通过使用在写入程序之后获得的差动属性来执行差动信号检查，并且由此能够准确地执行差动信号检查。

根据本发明的又一个方面，关于PLD的情况，通过使用在写入程序之后获得的电源电压来执行电源电压检查，并且由此能够准确地执行电源电压检查。

尽管为了使公开完整和清楚已针对特定实施方式描述了本发明，但是所附权利要求并不因此受到限制，而是可以被解释为包括本领域技术人员可以想到的清楚地落入于此阐述的基本教导内的所有修改和另选结构。

Claims (13)

1.一种电路设计支持装置，该电路设计支持装置支持设计将PLD用作部件的电路，该电路设计支持装置包括：

PLD信息接收单元，其接收PLD信息，该PLD信息是通过针对PLD使用PLD设计CAD而创建的设计信息；和

DRC单元，其通过使用所述PLD信息执行设计规则检查。

2.如权利要求1所述的电路设计支持装置，其中，

所述PLD信息包括管脚的输入/输出属性，并且

所述DRC单元通过使用所述管脚的输入/输出属性来执行作为所述设计规则检查的输入/输出属性检查。

3.如权利要求1所述的电路设计支持装置，其中，

所述PLD信息包括管脚的差动属性，并且

所述DRC单元通过使用所述管脚的差动属性来执行作为所述设计规则检查的差动信号检查。

4.如权利要求1所述的电路设计支持装置，其中，

所述PLD信息包括管脚的电源电压，并且

所述DRC单元通过使用所述管脚的电源电压来执行作为所述设计规则检查的电源电压检查。

5.一种支持设计将PLD用作部件的电路的方法，该方法包括以下步骤：

接收步骤，接收PLD信息，该PLD信息是通过针对PLD使用PLD设计CAD而创建的设计信息；以及

执行步骤，通过使用所述PLD信息执行设计规则检查。

6.如权利要求5所述的方法，其中，

所述PLD信息包括管脚的输入/输出属性，并且

所述执行步骤包括通过使用所述管脚的输入/输出属性来执行作为所述设计规则检查的输入/输出属性检查。

7.如权利要求5所述的方法，其中，

所述PLD信息包括管脚的差动属性，并且

所述执行步骤包括通过使用所述管脚的差动属性来执行作为所述设计规则检查的差动信号检查。

8.如权利要求5所述的方法，其中，

所述PLD信息包括管脚的电源电压，并且

所述执行步骤包括通过使用所述管脚的电源电压来执行作为所述设计规则检查的电源电压检查。

9.一种计算机可读记录介质，该计算机可读记录介质在其中存储有计算机程序，所述计算机程序使计算机实现支持设计将PLD用作部件的电路的方法，所述计算机程序使计算机执行以下处理：

接收处理，接收PLD信息，该PLD信息是通过针对PLD使用PLD设计CAD而创建的设计信息；以及

执行处理，通过使用所述PLD信息执行设计规则检查。

10.如权利要求9所述的计算机可读记录介质，其中，

所述PLD信息包括管脚的输入/输出属性，并且

所述执行处理包括通过使用所述管脚的输入/输出属性来执行作为所述设计规则检查的输入/输出属性检查。

11.如权利要求9所述的计算机可读记录介质，其中，

所述PLD信息包括管脚的差动属性，并且

所述执行处理包括通过使用所述管脚的差动属性来执行作为所述设计规则检查的差动信号检查。

12.如权利要求9所述的计算机可读记录介质，其中，

所述PLD信息包括管脚的电源电压，并且

所述执行处理包括通过使用所述管脚的电源电压来执行作为所述设计规则检查的电源电压检查。

13.一种印刷电路板的制造方法，该方法被支持设计将PLD用作部件的电路的电路设计支持装置采用，所述方法包括以下步骤：

接收PLD信息，该PLD信息是通过针对PLD使用PLD设计CAD而创建的设计信息；以及

通过使用所述PLD信息执行设计规则检查。

Images