JP2011192705A - パッケージ基板の設計装置およびパッケージ基板の設計方法 - Google Patents

パッケージ基板の設計装置およびパッケージ基板の設計方法 Download PDF

Info

Publication number
JP2011192705A
JP2011192705A JP2010055572A JP2010055572A JP2011192705A JP 2011192705 A JP2011192705 A JP 2011192705A JP 2010055572 A JP2010055572 A JP 2010055572A JP 2010055572 A JP2010055572 A JP 2010055572A JP 2011192705 A JP2011192705 A JP 2011192705A
Authority
JP
Japan
Prior art keywords
wiring
net
wiring layer
layer
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010055572A
Other languages
English (en)
Inventor
Toyokazu Shibata
田 豊 和 柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010055572A priority Critical patent/JP2011192705A/ja
Priority to US12/887,314 priority patent/US20110225556A1/en
Publication of JP2011192705A publication Critical patent/JP2011192705A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】配線層が多い場合でも、自動でパッケージ基板のネットを生成可能なパッケージ基板の設計装置およびパッケージ基板の設計方法を提供する。
【解決手段】設計装置１００は、記憶部３２と、最上層配線部４１と、ネット生成部４２と、中間層配線部４３と、最下層配線部４４と、ネット情報生成部４５と、を備えている。設計装置１００は、配線層２１〜２４および絶縁層７１〜７３の配線パターン生成を１層ずつ行う。
【選択図】図３

Description

本発明は、複数の配線層からなるパッケージ基板にネットを生成するパッケージ基板の設計装置およびパッケージ基板の設計方法に関する。
通常、ＩＣチップはパッケージングされた状態でプリント基板（Printed Circuit Board：ＰＣＢ）上に実装される。ＩＣチップがマウントされるパッケージ基板の上部には、ＩＣチップの入出力端子と接続されるボンドフィンガが形成される。また、パッケージ基板の下部には、ＰＣＢに接続されるボールが形成される。そのため、パッケージ基板上部のボンドフィンガと、パッケージ基板下部のボールとを電気的に接続するネットを生成しなければならない。
短期間で製品を設計するためには、パッケージ基板のどのボールにＩＣチップのどの入出力端子を割り当てるのかを、早い段階で決定する必要がある。
特許文献１には、ボンドフィンガとボールとを接続する配線を１本ずつ自動的に接続する手法が開示されている。この手法では、すでに配線が形成された領域を配線不可領域とし、配線不可領域を避けて、その後の配線が生成される。しかしながら、近年では、ＩＣチップの入出力端子は数百ピン〜千ピンに達することもある。多数のボンドフィンガとボールとを接続するため、パッケージ基板の配線層は多くなり（例えば４層以上）、配線は非常に複雑になる。この場合、特許文献１の手法では、後に生成されるネットほど配線不可領域が大きくなるため、迂回が多くなったり、デザインルールを満たせなくなったりしてやり直しが多く発生するという問題がある。
そのため、配線層が多い場合は、手動でネットを生成せざるを得ず、パッケージの設計に長い時間を要してしまうのが現状である。
特開２００２−２６９１６５号公報
本発明は、配線層が多い場合でも、自動でパッケージ基板のネットを生成可能なパッケージ基板の設計装置およびパッケージ基板の設計方法を提供するものである。
本発明の一態様によれば、第１乃至第ｎ（ｎは３以上の整数）の配線層と、各配線層間に介挿される第１乃至第（ｎ−１）の絶縁層を有する絶縁体基板に、前記絶縁体基板の前記第１の配線層の上面に形成される複数の第１の端子と、前記絶縁体基板の前記第ｎの配線層の下面に形成される複数の第２の端子と、の間にネットを生成するパッケージ基板の設計装置であって、前記第１の配線層上の配線と前記第２の配線層上の配線を接続する複数の第１のビアを前記第１の絶縁層に生成するとともに、前記第１のビアと前記第１の端子とをそれぞれ接続する複数の第１の配線を前記第１の配線層に生成する第１の配線部と、前記第２の端子と第ｋ（ｋは１乃至（ｎ−２）の整数）のビアとをそれぞれ結ぶネットの交差数が所定数以下、または、最少となるように、前記ネットを生成するネット生成部と、所定のデザインルールを満たしつつ、前記第ｋのビアから前記ネットよって結ばれる前記第２の端子へ、前記第（ｋ＋１）の配線層の配線と前記第（ｋ＋２）の配線層上の配線とを接続する複数の第（ｋ＋１）のビアを前記第（ｋ＋１）の絶縁層に生成するとともに、前記第（ｋ＋１）のビアと前記第ｋのビアとをそれぞれ接続する複数の第（ｋ＋１）の配線を前記第（ｋ＋１）の配線層に生成する第２の配線部と、前記第（ｎ−１）のビアと前記第２の端子とをそれぞれ接続する第ｎの配線を前記第ｎの配線層に生成する第３の配線部と、を備えることを特徴とするパッケージ基板の設計装置が提供される。
また、本発明の一態様によれば、第１乃至第ｎ（ｎは３以上の整数）の配線層と、各配線層間に介挿される第１乃至第（ｎ−１）の絶縁層を有する絶縁体基板に、前記絶縁体基板の前記第１の配線層の上面に形成される複数の第１の端子と、前記絶縁体基板の前記第ｎの配線層の下面に形成される複数の第２の端子と、の間にネットを生成するパッケージ基板の設計方法であって、前記第１の配線層上の配線と前記第２の配線層上の配線を接続する複数の第１のビアを前記第１の絶縁層に生成するとともに、前記第１のビアと前記第１の端子とをそれぞれ接続する複数の第１の配線を前記第１の配線層に生成するステップと、前記第２の端子と第ｋ（ｋは１乃至（ｎ−２）の整数）のビアとをそれぞれ結ぶネットの交差数が所定数以下、または、最少となるように、前記ネットを生成するステップと、所定のデザインルールを満たしつつ、前記第ｋのビアから前記ネットよって結ばれる前記第２の端子へ、前記第（ｋ＋１）の配線層の配線と前記第（ｋ＋２）の配線層上の配線とを接続する複数の第（ｋ＋１）のビアを前記第（ｋ＋１）の絶縁層に生成するとともに、前記第（ｋ＋１）のビアと前記第ｋのビアとをそれぞれ接続する複数の第（ｋ＋１）の配線を前記第（ｋ＋１）の配線層に生成するステップと、前記第（ｎ−１）のビアと前記第２の端子とをそれぞれ接続する第ｎの配線を前記第ｎの配線層に生成するステップと、を備えることを特徴とするパッケージ基板の設計法が提供される。
本発明によれば、配線層が多い場合でも、自動でパッケージ基板のネットを生成できる。
ＰＢＧＡ１０の断面図。 本発明の一実施形態に係る基板の設計装置１００を含む設計システムの概略ブロック図。 設計装置１００の概略ブロック図。 図３の設計装置１００の処理動作の一例を示すフローチャート。 最上層配線部４１が生成する初期ネットの一例を示す図。 最上層配線部４１が生成する配線および第１のビアの一例を示す図。 交差数が所定値以下となるように生成されたラッツネストの一例を示す図。 中間層配線部４３が生成する配線およびビアの一例を示す図。 交差数が所定値以下となるように生成されたラッツネストの一例を示す図。 中間層配線部４３が生成する配線およびビアの一例を示す図。 最下層配線部４４が生成する配線の一例を示す図。 図１１の第１のパッケージ基板ネット情報を示す図。 図１１の第２のパッケージ基板ネット情報を示す図。
以下、本発明に係るパッケージ基板の設計装置およびパッケージ基板の設計方法の実施形態について、図面を参照しながら具体的に説明する。
まず、本発明により設計可能なパッケージの一種であるＰＢＧＡ（Plastic Ball Grid Array）の構成を説明する。
図１は、ＰＢＧＡ１０の断面図である。ＰＢＧＡ１０は、パッケージ基板（絶縁体基板）２と、ボンドフィンガ３と、ボール４と、ボンディングワイヤ５と、モールド樹脂６とを備えている。このパッケージ基板２上にＩＣチップ１がマウントされる。
パッケージ基板２は第１〜第４の配線層２１〜２４の間に第１〜第３の絶縁層７１〜７３をそれぞれ介挿して構成される。この第１〜第４の配線層２１〜２４には配線（不図示）が、第１〜第３の絶縁層７１〜７３にはビア（不図示）がそれぞれ形成され、配線およびビアによりボンドフィンガ３とボール４とを電気的に接続する。
ボンドフィンガ３はパッケージ基板２の上面に形成され、ボンディングワイヤ５によりＩＣチップ１の入出力端子と接続される。ボール４はパッケージ基板２の下面に形成される。ＰＢＧＡ１０は例えばＰＣＢ（不図示）上に実装され、ボール４は同じＰＣＢ上に実装される他の素子と接続される。また、ボール４はパッケージ基板２に形成される配線およびビアによりボンドフィンガ３と接続される。すなわち、ボール４は、ボンドフィンガ３を介して、ＩＣチップ１の入出力端子と電気的に接続される。また、モールド樹脂６は、ＩＣチップ１、パッケージ基板２、ボンドフィンガ３およびボンディングワイヤ５を封止し、これらを互いに絶縁する。
本実施形態に係る基板の設計装置は、図１の第１〜第４の配線層２１〜２４および第１〜第３の絶縁層７１〜７３に形成される、ボンドフィンガ（第１の端子）３とボール（第２の端子）４とを接続するネットおよび配線パターンを設計するものである。なお、ネットとは、２点間（例えばボンドフィンガ３のうちの１つとボール４のうちの１つ）の論理的な接続関係を意味し、必ずしも物理的な配線を意味するものではない。
以下では、図１に示す、４層の配線層２１〜２４および３層の絶縁層７１〜７３から構成されるパッケージ基板２の設計を行う例を示すが、配線層の数は３以上であればよい。例えば、６層または８層の配線層から構成されるパッケージ基板の設計を行うことも可能である。
図２は、本発明の一実施形態に係るパッケージ基板の設計装置（以下、設計装置）１００を含む設計システムの概略ブロック図である。図２の設計システムは、入力部３１と、記憶部３２および演算部３３を有する設計装置１００と、表示部３４と、出力部３５を備えている。
入力部３１はキーボードおよびマウス等であり、ボンドフィンガ３およびボール４の座標、パッケージ基板のデザインルールを入力する。デザインルールとは配線の最小線幅やビアの大きさ等の制約を規定するものである。記憶部３２は入力されるボンドフィンガ３の座標等を記憶する。演算部３３はパッケージ基板２のネットおよび配線パターンの設計を行う。記憶部３２および演算部３３は、例えば１台または複数台のコンピュータに内蔵される。表示部３４は例えば液晶ディスプレイであり、演算部３３により得られたネットや配線パターンを表示する。出力部３５は例えばプリンタであり、演算部３３により得られたネットや配線パターンを印刷する。
図３は、設計装置１００の概略ブロック図である。設計装置１００は、記憶部３２と、最上層配線部（第１の配線部）４１と、ネット生成部４２と、中間層配線部（第２の配線部）４３と、最下層配線部（第３の配線部）４４と、ネット情報生成部４５と、を備えている。
最上層配線部４１は、図１の第１の配線層２１に配線を、第１の絶縁層７１にビアをそれぞれ生成する。ネット生成部４２はボンドフィンガ３とビアとのネットを生成する。中間層配線部４３は、第２および第３の配線層２２，２３に配線を、第２および第３の絶縁層７２，７３にビアをそれぞれ生成する。最下層配線部４４は、第４の配線層２４に配線を生成する。ネット情報生成部４５は、ボンドフィンガ３とボール４との接続関係を示すネット情報を生成し、表示部３４および出力部３５に出力する。
図４は、図３の設計装置１００の処理動作の一例を示すフローチャートである。
まず、図２の入力部３１からボンドフィンガ３およびボール４の座標と（ステップＳ１）、パッケージ基板２のデザインルールと（ステップＳ２）がそれぞれ入力され、記憶部３２に記憶される。そして、パラメータｋが１に設定される（ステップＳ３）。なお、パラメータｋは配線層および絶縁層の番号を表す。
次に、最上層配線部４１はボンドフィンガ３とボール４との初期ネットを生成する（ステップＳ４）。図５は、最上層配線部４１が生成する初期ネットの一例を示す図である。以下では、６つのボンドフィンガ３ａ〜３ｆとボール４ａ〜４ｆとを接続する例を示す。初期ネットの生成手法は特に問わない。例えば、ボンドフィンガ３と、そのボンドフィンガ３に近いボール４との間に生成されるネットを初期ネットとする。または、所定点（例えば、ＩＣチップ１の中心）から放射状に伸びる直線上に存在するボンドフィンガ３とボール４との間に生成されるネットを初期ネットとしてもよい。図５では、ボンドフィンガ３ａ〜３ｆとボール４ａ〜４ｆとの間に、それぞれ初期ネットが生成される。
さらに、最上層配線部４１は、記憶部３２に記憶されたデザインルールを満たしつつ、ボンドフィンガ３から初期ネットが生成されたボール４へ向かうよう、第１の配線層２１および第１の絶縁層７１に配線パターンを生成する。より具体的には、第１の配線層２１の配線と第２の配線層２２の配線とを接続する第１のビアを第１の絶縁層７１に生成し、第１のビアおよびボンドフィンガ３を接続する第１の配線を第１の配線層２１に生成する（図４のステップＳ５）。
図６は、最上層配線部４１が生成する第１の配線および第１のビアの一例を示す図である。同図では、ボンドフィンガ３ａ〜３ｃからボール４ａ〜４ｃへ向かう配線を生成するため、第１のビアＶ１ａ〜Ｖ１ｃがそれぞれ生成され、これら第１のビアＶ１ａ〜Ｖ１ｃとボンドフィンガ３ａ〜３ｃとを接続する第１の配線Ｗ１ａ〜Ｗ１ｃがそれぞれ生成される。
一方、第１のビアＶ１ｄ〜Ｖ１ｆが生成され、これら第１のビアＶ１ｄ〜Ｖ１ｆとボンドフィンガ３ｄ〜３ｆとを接続する第１の配線Ｗ１ｄ〜Ｗ１ｆがそれぞれ生成される。図６に示す位置に第１のビアＶ１ｄ〜Ｖ１ｆが形成される理由は、ボンドフィンガ３ａ〜３ｃおよび第１の配線Ｗ１ａ〜Ｗ１ｃがあるために、デザインルール上、第１のビアＶ１ｄ〜Ｖ１ｆは、ボンドフィンガ３ｄ〜３ｆからボール４ｄ〜４ｆに向かう位置には生成できないためである。
このようにして、第１の配線層２１および第１の絶縁層７１の配線パターン生成が完了する。
続いて、ネット生成部４２は、ボール４と、そのボール４と初期ネットが生成されていたボンドフィンガ３に接続される第１のビアと、の間で直線のネットを生成する（図４のステップＳ６）。以下では、２点間を直線で結ぶネットをラッツネスト（rat's nest）と呼ぶ。図６にはこのラッツネストも図示している。例えば、ボール４ａは、初期ネットでボンドフィンガ３ａと接続される（図５）。また、ボンドフィンガ３ａは第１のビアＶ１ａと接続される。そのため、ネット生成部４２はボール４ａと第１のビアＶ１ａとの間でラッツネストを生成する。このように、図６では、６つのボール４ａ〜４ｆと第１のビアＶ１ａ〜Ｖ１ｆとの間に、６つのラッツネストがそれぞれ生成される。
次に、ネット生成部４２は、交差しているラッツネストの数を数える（図４のステップＳ７）。図６では、４箇所でラッツネストが交差している（図６の破線丸印の箇所）。ネット生成部４２はこの交差数が所定値以下であるか否かを判定する（ステップＳ８）。交差数が所定値を超えている場合（ステップＳ８がＮＯ）、交差しているラッツネストを入れ替え（ステップＳ９）、再度交差数をカウントし（ステップＳ７）、交差数が所定値以下であるか否かを判定する（ステップＳ８）。ネット生成部４２は、ステップＳ７〜Ｓ９の処理を、交差数が所定値以下となるまで繰り返す。
図７は、交差数が所定値以下となるように生成されたラッツネストの一例を示す図である。同図では交差数を０とした例を図示している。同図では、ボール４ａと第１のビアＶ１ｂの間、ボール４ｂと第１のビアＶ１ｃの間、等にラッツネストが生成されている。
ネット生成部４２が行う処理は、交差数のカウントおよび交差しているラッツネストの入れ替えという、簡易な処理である。そのため、人手を介することなく、自動的に図７のラッツネストを生成できる。
なお、図４のステップＳ８，Ｓ９の代わりに、交差しているラッツネストの入れ替えを、考え得る全てのパターンで試行し、交差数が最少になるようラッツネストを生成してもよい。
次に、パラメータｋを１だけインクリメントして２に設定する（ステップＳ１０）。パラメータｋは配線層の数４と等しくない（ステップＳ１１がＮＯ）。よって、中間層配線部４３は、デザインルールを満たしつつ、第１のビアＶ１ａ〜Ｖ１ｆからラッツネストが生成されたボール４へ向かうよう、第２の配線層２２および第２の絶縁層７２に配線パターンを生成する。より具体的には、第２の配線層２２上の配線と第３の配線層２３上の配線とを接続する第２のビアを第２の絶縁層７２に生成し、第１のビアおよび第２のビアを接続する第２の配線を第２の配線層２２に生成する（ステップＳ５）。
図８は、中間層配線部４３が生成する第２の配線および第２のビアの一例を示す図である。同図では、第２の配線層２２に生成される第２の配線Ｗ２ａ〜Ｗ２ｆおよび第２の絶縁層７２に生成される第２のビアＶ２ａ〜Ｖ２ｆを斜線で示している。このようにして、２番目の層である第２の配線層２２および第２の絶縁層７２の配線パターン生成が完了する。ステップＳ８で、ラッツネストの交差数が所定数以下になるように処理しているため、配線層２２の配線の混雑を抑制でき、かつ、配線が必要以上に長くなることもない。
以下、ステップＳ６以降の処理を行うが、ステップＳ６〜Ｓ１１の処理は上述の通りなので、簡略化して説明する。
ネット生成部４２は、ボール４と、そのボール４とラッツネストが生成されていたボンドフィンガ３に接続される第２のビアと、の間で直線のネットを生成する（ステップＳ６）。図８にはこのラッツネストも図示している。
次に、ネット生成部４２は、交差しているラッツネストの数を数える（図４のステップＳ７）。図８では、１箇所でラッツネストが交差している（図８の破線丸印の箇所）。ネット生成部４２はこの交差数が所定値以下であるか否かを判定し（ステップＳ８）、交差数が所定値以下になるまで、交差しているラッツネストを入れ替える。
図９は、交差数が所定値以下となるように生成されたラッツネストの一例を示す図である。同図では交差数を０とした例を図示している。
次に、パラメータｋが３に設定される（図４のステップＳ１０）。パラメータｋは配線層の数４と等しくない（ステップＳ１１がＮＯ）。よって、中間層配線部４３は、デザインルールを満たしつつ、第２のビアＶ２ａ〜Ｖ２ｆからラッツネストが生成されたボール４へ向かうよう、第３の配線層２３および第３の絶縁層７３に配線パターンを生成する。より具体的には、第３の配線層２３の配線と第４の配線層２４の配線とを接続する第３のビアを第３の絶縁層に生成し、第２のビアおよび第３のビアを接続する第３の配線を第３の配線層２３に生成する（ステップＳ５）。
図１０は、中間層配線部４３が生成する第３の配線および第３のビアの一例を示す図である。同図では、第３の配線層２３に生成される第３の配線Ｗ３ａ〜Ｗ３ｆおよび第３の絶縁層７３に生成される第３のビアＶ３ａ〜Ｖ３ｆを斜線で示している。このようにして、第３の配線層２３および第３の絶縁層７３の配線パターン生成が完了する。
次に、ネット生成部４２は、ボール４と、そのボール４とラッツネストが生成されていたボンドフィンガ３に接続される第３のビアと、の間で直線のネットを生成する（ステップＳ６）。図１０にはこのラッツネストも図示している。
そして、ネット生成部４２は、交差しているラッツネストの数を数える（図４のステップＳ７）。図１０では、ラッツネストは交差していない（ステップＳ８がＮＯ）。よって、ネット生成部４２はラッツネストの入れ替えを行わない。
次に、パラメータｋが４に設定される（ステップＳ１０）。パラメータｋは配線層の数４と等しい（ステップＳ１１がＹＥＳ）。よって、最下層配線部４４は、第３のビアとボール４ａ〜４ｆとを接続する第４の配線を第４の配線層２４に生成する（ステップＳ１２）。図１１は、最下層配線部４４が生成する第４の配線の一例を示す図である。同図では、第４の配線層２４に生成される第４の配線Ｗ４ａ〜Ｗ４ｆを斜線で示している。このようにして、第４の配線層２４の配線が完了する。
なお、配線層の層数が４より多い場合は、さらにステップＳ５〜Ｓ１１の処理動作を繰り返せばよい。
以上により、ボンドフィンガ３ａ〜３ｆとボール４ａ〜４ｆとを接続するための配線パターンがパッケージ基板２に生成される。図１１に示すように、最終的には、ボンドフィンガ３ａとボール４ｄ、３ｂと４ｅ、３ｃと４ｂ、３ｄと４ａ、３ｅと４ｆ、３ｆと４ｃとが、それぞれ接続される。
図１１に基づいて、第１〜第４の配線層２１〜２４に配線を、第１〜第３の絶縁層７１〜７３にビアを形成するためのマスクを作製することができる。
さらに、ネット情報生成部４５は、ボンドフィンガ３ａ〜３ｆと、第１〜第４の配線および第１〜第３のビアを介してこれらと接続されるボール４ａ〜４ｆとを直線で結んだ、第１のパッケージ基板ネット情報を生成する。図１２は、図１１の第１のパッケージ基板ネット情報を示す図である。第１のパッケージ基板ネット情報はボンドフィンガ３とボール４との接続関係を示している。よって、ボール４とＩＣチップ１の入出力端子との対応関係が明確になり、ＰＣＢの設計等に利用することができる。
また、ネット情報生成部４５は、ボール４とビア、ビアとビア、およびビアとボンドフィンガ３を直線で結んだ、第２のパッケージ基板ネット情報を生成する。図１３は、図１１の第２のパッケージ基板ネット情報を示す図である。同図は層毎に配線やビアを異なる色で示してもよい。デザインルールを満たしていても、配線が極端に混雑していると、クロストークによる伝送エラーを生じる可能性がある。第２のパッケージ基板ネット情報から配線の混雑度が分かるため、これを利用して混雑している部分の配線の手直しをすることができる。
図１１の配線パターン、図１２および図１３のパッケージ基板ネット情報は、図２の表示部３４で表示したり、出力部３５により印刷されたりする。
このように、本実施形態では、配線層２１〜２４および絶縁層７１〜７３の配線パターン生成を１層ずつ行う。そのため、層数が増えた場合でも、図４のステップＳ５〜Ｓ１０を繰り返すことにより、自動でパッケージ基板２のネットおよび配線パターンを生成できる。また、中間層は、ラッツネストに基づいて配線を生成するため、配線が必要以上に長くなることはない。さらに、そのラッツネストは交差数が所定数以下になるように生成されるため、配線の混雑を抑制できる。
なお、本実施形態では、ボンドフィンガ３からボール４に向かう順、すなわち、配線層２１から配線層２４の順に配線を生成したが、ボール４からボンドフィンガ３に向かう順に配線を生成してもよい。
また、ＰＢＧＡ以外の多層基板のパッケージにも本発明は適用可能である。例えば、パッケージ基板上に複数のＩＣチップを積み重ねてマウントしたＳｔａｃｋｅｄ ＰＦＢＧＡ（Stacked die Plastic Fine Pitch Ball Grid Array）や、ＩＣチップを直接ヒートシンクにマウントしたＥＢＧＡ（Enhanced Ball Grid Array）にも適用できる。
上述した実施形態で説明した基板の設計装置１００の少なくとも一部は、ハードウェアで構成してもよいし、ソフトウェアで構成してもよい。ソフトウェアで構成する場合には、基板の設計装置１００の少なくとも一部の機能を実現するプログラムをフレキシブルディスクやＣＤ−ＲＯＭ等の記録媒体に収納し、コンピュータに読み込ませて実行させてもよい。記録媒体は、磁気ディスクや光ディスク等の着脱可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。
また、基板の設計装置１００の少なくとも一部の機能を実現するプログラムを、インターネット等の通信回線（無線通信も含む）を介して頒布してもよい。さらに、同プログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布してもよい。
上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態には限定されるものではない。特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
２ パッケージ基板
２１〜２４ 配線層
３ ボール
４ ボンドフィンガ
７１〜７３ 絶縁層
４１ 最上層配線部
４２ ネット生成部
４３ 中間層配線部
４４ 最下層配線部
４５ ネット情報生成部
１００ 設計装置

Claims (5)

  1. 第１乃至第ｎ（ｎは３以上の整数）の配線層と、各配線層間に介挿される第１乃至第（ｎ−１）の絶縁層を有する絶縁体基板に、前記絶縁体基板の前記第１の配線層の上面に形成される複数の第１の端子と、前記絶縁体基板の前記第ｎの配線層の下面に形成される複数の第２の端子と、の間にネットを生成するパッケージ基板の設計装置であって、
    前記第１の配線層上の配線と前記第２の配線層上の配線を接続する複数の第１のビアを前記第１の絶縁層に生成するとともに、前記第１のビアと前記第１の端子とをそれぞれ接続する複数の第１の配線を前記第１の配線層に生成する第１の配線部と、
    前記第２の端子と第ｋ（ｋは１乃至（ｎ−２）の整数）のビアとをそれぞれ結ぶネットの交差数が所定数以下、または、最少となるように、前記ネットを生成するネット生成部と、
    所定のデザインルールを満たしつつ、前記第ｋのビアから前記ネットよって結ばれる前記第２の端子へ、前記第（ｋ＋１）の配線層の配線と前記第（ｋ＋２）の配線層上の配線とを接続する複数の第（ｋ＋１）のビアを前記第（ｋ＋１）の絶縁層に生成するとともに、前記第（ｋ＋１）のビアと前記第ｋのビアとをそれぞれ接続する複数の第（ｋ＋１）の配線を前記第（ｋ＋１）の配線層に生成する第２の配線部と、
    前記第（ｎ−１）のビアと前記第２の端子とをそれぞれ接続する第ｎの配線を前記第ｎの配線層に生成する第３の配線部と、を備えることを特徴とするパッケージ基板の設計装置。
  2. 前記ネット生成部は、
    前記複数の第２の端子と前記複数の第ｋのビアと、をそれぞれ結ぶ直線のネットを生成し、
    前記直線のネットの交差数をカウントし、
    前記カウント値が前記所定数を超える場合、前記ネットの交差数が前記所定数以下になるまで、交差している前記直線のネットを入れ替えることを特徴とする請求項１に記載の基板の設計装置。
  3. 前記第１の端子と、前記第１乃至ｎの配線と前記第１乃至第（ｎ−１）のビアを介して前記第１の端子と接続される前記第２の端子と、を結んだ第１の基板ネット情報を生成するネット情報生成部を備えることを特徴とする請求項１または２に記載のパッケージ基板の設計装置。
  4. 前記第１の端子と前記第１のビア、前記第ｋのビアと前記（ｋ＋１）のビア、および、前記（ｎ−１）のビアと前記第２の端子をそれぞれ結んだ第２のネット情報を生成するネット情報生成部を備えることを特徴とする請求項１または２に記載のパッケージ基板の設計装置。
  5. 第１乃至第ｎ（ｎは３以上の整数）の配線層と、各配線層間に介挿される第１乃至第（ｎ−１）の絶縁層を有する絶縁体基板に、前記絶縁体基板の前記第１の配線層の上面に形成される複数の第１の端子と、前記絶縁体基板の前記第ｎの配線層の下面に形成される複数の第２の端子と、の間にネットを生成するパッケージ基板の設計方法であって、
    前記第１の配線層上の配線と前記第２の配線層上の配線を接続する複数の第１のビアを前記第１の絶縁層に生成するとともに、前記第１のビアと前記第１の端子とをそれぞれ接続する複数の第１の配線を前記第１の配線層に生成するステップと、
    前記第２の端子と第ｋ（ｋは１乃至（ｎ−２）の整数）のビアとをそれぞれ結ぶネットの交差数が所定数以下、または、最少となるように、前記ネットを生成するステップと、
    所定のデザインルールを満たしつつ、前記第ｋのビアから前記ネットよって結ばれる前記第２の端子へ、前記第（ｋ＋１）の配線層の配線と前記第（ｋ＋２）の配線層上の配線とを接続する複数の第（ｋ＋１）のビアを前記第（ｋ＋１）の絶縁層に生成するとともに、前記第（ｋ＋１）のビアと前記第ｋのビアとをそれぞれ接続する複数の第（ｋ＋１）の配線を前記第（ｋ＋１）の配線層に生成するステップと、
    前記第（ｎ−１）のビアと前記第２の端子とをそれぞれ接続する第ｎの配線を前記第ｎの配線層に生成するステップと、を備えることを特徴とするパッケージ基板の設計法。
JP2010055572A 2010-03-12 2010-03-12 パッケージ基板の設計装置およびパッケージ基板の設計方法 Withdrawn JP2011192705A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010055572A JP2011192705A (ja) 2010-03-12 2010-03-12 パッケージ基板の設計装置およびパッケージ基板の設計方法
US12/887,314 US20110225556A1 (en) 2010-03-12 2010-09-21 Package substrate design device, package substrate design method, and computer readable recording medium for recording package substrate design program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010055572A JP2011192705A (ja) 2010-03-12 2010-03-12 パッケージ基板の設計装置およびパッケージ基板の設計方法

Publications (1)

Publication Number Publication Date
JP2011192705A true JP2011192705A (ja) 2011-09-29

Family

ID=44561142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010055572A Withdrawn JP2011192705A (ja) 2010-03-12 2010-03-12 パッケージ基板の設計装置およびパッケージ基板の設計方法

Country Status (2)

Country Link
US (1) US20110225556A1 (ja)
JP (1) JP2011192705A (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3778003B2 (ja) * 2001-05-21 2006-05-24 日本電気株式会社 多層配線基板設計方法
JP2004047829A (ja) * 2002-07-12 2004-02-12 Toshiba Corp 半導体装置の接続端子設計装置、半導体装置の接続端子設計方法、及び半導体装置の接続端子設計プログラム
JP4425044B2 (ja) * 2004-04-13 2010-03-03 新光電気工業株式会社 半導体パッケージにおける自動配線方法および装置ならびに自動識別装置
JP4275032B2 (ja) * 2004-08-18 2009-06-10 富士通マイクロエレクトロニクス株式会社 回路基板の設計方法

Also Published As

Publication number Publication date
US20110225556A1 (en) 2011-09-15

Similar Documents

Publication Publication Date Title
US7831949B2 (en) Method of designing semiconductor integrated circuit, designing apparatus, semiconductor integrated circuit system, semiconductor integrated circuit mounting substrate, package and semiconductor integrated circuit
US7562331B2 (en) Netlist synthesis and automatic generation of PC board schematics
US7454736B2 (en) Automatic trace determination apparatus and computer program thereof
JP2001313339A (ja) フリップチップ型半導体装置の設計方法
JP4275032B2 (ja) 回路基板の設計方法
JP4177123B2 (ja) 配線図形検証方法、プログラム及び装置
JP2016153956A (ja) 部品配置プログラム、部位品配置方法、および情報処理装置
JP2011192705A (ja) パッケージ基板の設計装置およびパッケージ基板の設計方法
JP3119631B2 (ja) 半導体集積回路装置及びその設計方法
JPWO2009037738A1 (ja) 引出し配線方法、引出し配線プログラムおよび引出し配線装置
JP3288190B2 (ja) Ｌｓｉのレイアウト設計方法およびその装置
JPH10256255A (ja) 半導体集積回路装置のパターン発生方法
JP2005326979A (ja) 電子回路基板用ｃａｄシステム、コンピュータプログラム、及び電子回路基板の製造方法
JP2008270439A (ja) 半導体装置の電極配置方法
JPH06216249A (ja) Ｉｃチップ自動レイアウト設計システム
JP2005326980A (ja) 電子回路基板用ｃａｄシステム、コンピュータプログラム、及び電子回路基板の製造方法。
JP4071546B2 (ja) 半導体装置の回路設計支援装置およびレイアウト変更方法
JP5625921B2 (ja) 回路設計支援プログラム、回路設計支援方法および回路設計支援装置
JP2002151594A (ja) 半導体集積回路の設計方法及び半導体集積回路の設計支援装置
TW559964B (en) Method for designing a redistribution layer of a flip chip
JP2001177001A (ja) Ｌｓｉ、ｌｓｉパッケージ、端子位置決定方法及びその装置
JP2006039909A (ja) 電気配線板設計支援装置及びデザインルールチェック装置
JPH1115859A (ja) 端子位置決定装置及び方法
JP2004259200A (ja) 電子回路基板の設計データ作成方法、電子回路基板用ｃａｄシステム及び電子回路基板の製造方法
JP2000181947A (ja) 多層プリント配線基板の回路設計方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130604