JP2004047829A - 半導体装置の接続端子設計装置、半導体装置の接続端子設計方法、及び半導体装置の接続端子設計プログラム - Google Patents
半導体装置の接続端子設計装置、半導体装置の接続端子設計方法、及び半導体装置の接続端子設計プログラム Download PDFInfo
- Publication number
- JP2004047829A JP2004047829A JP2002204776A JP2002204776A JP2004047829A JP 2004047829 A JP2004047829 A JP 2004047829A JP 2002204776 A JP2002204776 A JP 2002204776A JP 2002204776 A JP2002204776 A JP 2002204776A JP 2004047829 A JP2004047829 A JP 2004047829A
- Authority
- JP
- Japan
- Prior art keywords
- input
- connection
- cell
- output signal
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Architecture (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】接続端子の割り当てを効率的に且つ設計ルールに正確に行うことができる半導体装置の接続端子設計装置等を提供する。
【解決手段】半導体チップ内に配設された複数の入出力スロットの一部に電源セルを配置する電源セル配置部と、複数の入出力スロットの他の一部に入出力信号セルを配置する入出力信号セル配置部と、複数の入出力スロットと半導体チップ上に配設された複数のバンプとの間を接続する第１の接続ネットを生成する第１の接続ネット生成部と、複数のバンプとパッケージ基体上に配設された複数の外部電極との間を接続する第２の接続ネットを生成する第２の接続ネット生成部と、電源セル、入出力信号セル、及び第１及び第２の接続ネットが所定の設計ルールに違反しているか否かを検証する検証部とを有する。
【選択図】 図１
【解決手段】半導体チップ内に配設された複数の入出力スロットの一部に電源セルを配置する電源セル配置部と、複数の入出力スロットの他の一部に入出力信号セルを配置する入出力信号セル配置部と、複数の入出力スロットと半導体チップ上に配設された複数のバンプとの間を接続する第１の接続ネットを生成する第１の接続ネット生成部と、複数のバンプとパッケージ基体上に配設された複数の外部電極との間を接続する第２の接続ネットを生成する第２の接続ネット生成部と、電源セル、入出力信号セル、及び第１及び第２の接続ネットが所定の設計ルールに違反しているか否かを検証する検証部とを有する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の接続端子設計装置、半導体装置の接続端子設計方法、及び半導体装置の接続端子設計プログラムに関わり、特に、半導体設計フローにおいて、チップ自動配置配線工程及びパッケージ基板詳細設計工程の前に行われるピンアサイン工程に関する。また特に、本発明は、複数のバンプ或いは外部電極が格子状に配置されたフリップチップパッケージ或いはＢＧＡ等の高密度実装半導体パッケージの設計に係る。
【０００２】
【従来の技術】
図１１に示すように、従来のクワッドフラットパッケージ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ：ＱＦＰ）において、パッケージ最外周に配置されたパッケージピン９３と、パッケージ内部において半導体チップ８１に接続されるインナーリードピン９５は、共にパッケージ外周に沿って線状に配設されている。したがって、両者の対応関係は明確である。また、半導体チップ８１内のボンディングパッド８７は、半導体チップ８１の外周に沿って線状に配設されているため、インナーリードピン９５とボンディングパッド８７との対応関係は明確であり、両者の相対的な配置順序も同じである。更に、ボンディングパッド８７と半導体チップ８１内の入出力スロット８３との対応関係も明確であり、両者の相対的な配置順序も同じである。
【０００３】
したがって、図１１に示すＳＩＧ１〜４０、ＶＤＤ、ＶＳＳなどの信号をパッケージピン９３にそれぞれ割り当てると、インナーリードピン９５及びボンディングパッド８３に割り当てられる信号も自動的に定まる。即ち、パッケージピン９３からボンディングパッド８３までの接続ネットはおのずと決まる。また更に、入出力バッファが置かれる入出力スロット８３の位置、及びボンディングパッド８７と入出力スロット８３間の接続ネットもおのずと決まる。また、隣接する入出力スロット８３に割り当てられる差動バッファセル等の特定のセルは、パッケージピン９３のレベルにおいて隣接して配置することで、入出力スロット８３のレベルにおいても自動的に隣接して配置される。なお、上記のＱＦＰに係る接続端子の割り当て（ピンアサイン）は、ピン接続を単層で行うボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ ａｒｒａｙ：ＢＧＡ）等についても同様である。
【０００４】
【発明が解決しようとする課題】
しかしながら、ピン接続を複数層で行うＢＧＡ（以後、単に「ＢＧＡ」と呼ぶ）又はフリップチップパッケージなどの、近年の半導体装置の高密度実装・多ピン化に対応できるパッケージは、以下に示すにような従来のＱＦＰ等との構造上の相違点から様々な技術的問題点を有する。
【０００５】
ＢＧＡでは、複数の外部電極（ボール型電極）はパッケージ基体の主表面に格子状に配設されている。ＢＧＡの外部電極は、ＱＦＰのパッケージピン９３に対応する。また、フリップチップパッケージでは、複数のバンプ（突起状電極）が半導体チップの主表面に格子状に配設され、半導体チップはバンプを介してパッケージ基体にパッケージングされている。即ち、外部電極とバンプ間及びバンプと入出力スロット間の対応関係は明確であるとは言えず、相対的な配置順序も同じとは言えない。
【０００６】
従って、信号を外部電極に割り当てても、バンプ及び入出力スロットに自動的に信号が割り当てられることがなく、外部電極だけでなく、バンプ及び入出力スロットのピンアサイン作業をそれぞれ行わなければならない。
【０００７】
また、一般的に、チップ上のバンプからパッケージ基体の外部端子までの接続ネットは、設計の初期段階では放射状に設計する。ＢＧＡにおいて接続ネットを放射状に設計した場合、差動バッファの信号を隣接する外部電極に割り当てても、バンプのレベルで隣接して割り当てることができないことがある。更に、入出力スロットのレベルでは、より高い確率で差動バッファセルの隣接が不可能となる。同様に、セル仕様から要求される等長配線・ペア配線等の設計要求を満たすことが困難となる。これらの問題を解消すべく外部端子、バンプ及び入出力スロットへの信号の割り当てを変更すると、接続ネットの配線交差数が増大して、詳細な配線設計が困難になるなどの別の問題が生じてしまう。
【０００８】
更に、これらの設計ルールに基いて接続端子（外部電極、バンプ及び入出力スロット）の配置を検証する具体的手段は存在しない。よって、設計ルールによる検証は設計者の手作業で出来る範囲に絞られ、最終的な製造可否の判断は、チップ自動配置配線工程・パッケージ詳細設計工程に委ねられていた。そのため、ピンアサイン以降の工程においてピンアサイン起因のエラーが発見された場合、チップ自動配置配線工程及びパッケージ詳細設計工程の両方をやり直す可能性が大きかった。
【０００９】
近年のピン数の増大、設計制約の複雑化に伴い、上記の技術的問題点は作業時間増大の問題と相まって深刻化している。
【００１０】
本発明はこのような従来技術の問題点を解決するために成されたものであり、その目的は、接続端子の割り当てを、効率的に且つ設計ルールに正確に行うことができる半導体装置の接続端子設計装置、半導体装置の接続端子設計方法、及び半導体装置の接続端子設計プログラムを提供することである。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の特徴は、半導体チップ内に配設された複数の入出力スロットの一部に、電源セルを配置する電源セル配置部と、複数の入出力スロットの他の一部に入出力信号セルを配置する入出力信号セル配置部と、複数の入出力スロットと半導体チップ上に配設された複数のバンプとの間を接続する第１の接続ネットを生成する第１の接続ネット生成部と、複数のバンプとパッケージ基体上に配設された複数の外部電極との間を接続する第２の接続ネットを生成する第２の接続ネット生成部と、電源セル、入出力信号セル、及び第１及び第２の接続ネットが所定の設計ルールに違反しているか否かを検証する検証部とを有する半導体装置の接続端子設計装置であることである。
【００１２】
本発明の第１の特徴によれば、電源セル配置部、入出力信号セル配置部、及び第１及び第２の接続ネット生成部は、入出力スロット、バンプ、外部電極などの複数種類の接続端子に対して、それぞれ電源信号或いは入出力信号を割り当てる。そして、検証部は、各接続端子について所定の設計ルールに従った検証を行う。従って、外部電極とバンプ間及びバンプと入出力スロット間の対応関係は明確であるとは言えず、相対的な配置順序も同じとは言えない場合であっても、所定の設計ルールに違反することなく、接続端子に信号を効率的に割り当ることができる。
【００１３】
本発明の第２の特徴は、半導体チップ内に配設された複数の入出力スロットの一部に電源セルを配置し、複数の入出力スロットの他の一部に入出力信号セルを配置し、複数の入出力スロットと半導体チップ上に配設された複数のバンプとの間を接続する第１の接続ネットを生成し、複数のバンプとパッケージ基体上に配設された複数の外部電極との間を接続する第２の接続ネットを生成し、電源セル、入出力信号セル、及び第１及び第２の接続ネットが所定の設計ルールに違反しているか否かを検証する半導体装置の接続端子設計方法であることである。
【００１４】
本発明の第３の特徴は、 コンピュータに、半導体チップ内に配設された複数の入出力スロットの一部に電源セルを配置し、複数の入出力スロットの他の一部に入出力信号セルを配置し、複数の入出力スロットと半導体チップ上に配設された複数のバンプとの間を接続する第１の接続ネットを生成し、複数のバンプとパッケージ基体上に配設された複数の外部電極との間を接続する第２の接続ネットを生成し、電源セル、入出力信号セル、及び第１及び第２の接続ネットが所定の設計ルールに違反しているか否かを検証する ことを実行させる半導体装置の接続端子設計プログラムであることである。
【００１５】
本発明の第２及び第３の特徴によれば、入出力スロット、バンプ、外部電極などの複数種類の接続端子に対してそれぞれ電源信号或いは入出力信号を割り当てる。そして、各接続端子について所定の設計ルールに従った検証を行う。従って、外部電極とバンプ間及びバンプと入出力スロット間の対応関係は明確であるとは言えず、相対的な配置順序も同じとは言えない場合であっても、所定の設計ルールに違反することなく、接続端子に信号を効率的に割り当ることができる。
【００１６】
【発明の実施の形態】
以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一あるいは類似の部分には同一あるいは類似な符号を付している。ただし、図面は模式的なものであり、層の厚みと幅との関係、各層の厚みの比率などは現実のものとは異なることに留意すべきである。また、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１７】
（半導体装置について）
実施の形態に係る半導体装置の接続端子設計について説明する前に、設計対象となる半導体装置についてフリップチップＢＧＡを例に取り説明する。
【００１８】
図２に示すように、半導体チップ３１は、方形状の外周に沿って線状に配設された複数の入出力スロット３３と、複数の入出力スロット３３の内側に配置された内部セル３２とを有する。入出力スロット３３には、電源セル３４或いは入出力信号セル３５が配置されている。内部セル３２は、半導体チップ３１が実現する演算機能又は記憶機能などの特定の機能手段を構成している。電源セル３４は、主に入出力信号セル３５の動作に必要な電圧を供給するためのセルであり、通常、出力用電源セルと、入力用電源セル、若しくは入出力兼用の電源セルで構成されている。実際には、内部セル３２用の電源は、入出力スロットを使っていないケースがほとんどで、内部セル３２用の電源セルは使わずに、入出力スロットにつながらないバンプから直接電源を供給している。また、出力用電源セルと入力用電源セルは分けて使わないケース（入出力兼用セル）もある。なお、図２では、半導体チップ３１の主表面上に配設されているバンプの記載を省略している。バンプと入出力スロット３３との相互関係は図３（ａ）及び（ｂ）を参照して説明する。
【００１９】
図３（ａ）に示すように、半導体チップ３１の上には複数のバンプ３７が格子状に配設されている。バンプ３７は、内部セル３２が配置されている領域、入出力スロット３３が配置されている領域、及び入出力スロット３３から半導体チップ３１の外周端までの領域に配設されている。即ち、半導体チップ３１の主表面全体に渡って配設されている。複数の入出力スロット３３と複数のバンプ３７との間は、第１の接続ネット３８によって接続されている。入出力スロット３３とバンプ３７は、１対１に対応して接続されている。第１の接続ネット３８は、入出力スロット３３とバンプ３７とをほぼ直線状に結ぶ線であり、入出力スロット３３とバンプ３７とを実際のデバイス上で接続する配線と区別されるべきである。入出力スロット３３とバンプ３７とを接続する実際の配線は、後述するチップ配置配線工程時に設計される。
【００２０】
図３（ｂ）は、図３（ａ）に示した入出力スロット３３、バンプ３７、及び第１の接続ネット３８のチップ厚さ方向の構成を示す図である。半導体基板３９の上方に入出力スロット３３が配置され、入出力スロット３３の上方に第１の接続ネット形成領域４０を介してバンプ３７が配置されている。また、バンプ３７は、半導体チップ３１の主表面４２上に配置されている。第１の接続ネット３８或いは実際のデバイス上での配線は、第１の接続ネット形成領域４０内に形成される。
【００２１】
図４（ａ）に示すように、フリップチップＢＧＡのパッケージ基体４１は、格子状に配設された複数の外部電極４３と、パッケージ基体４１の中央部に配置された、半導体チップが接続されるチップ領域４６とを有する。チップ領域４６には、図３（ａ）のバンプ３７に対応する位置に複数のバンプ接続部４７が配設されている。複数のバンプ接続部４７と複数の外部電極４３との間は、第２の接続ネット４５によって接続されている。第２の接続ネット４５は、バンプ接続部４７と外部電極４３とをほぼ直線状に結ぶ線であり、バンプ接続部４７と外部電極４３とを実際のデバイス上で接続する配線と区別されるべきである。バンプ接続部４７と外部電極４３とを接続する実際の配線は、後述するパッケージ詳細設計工程時に設計される。なお、図４（ａ）においては、バンプ接続部４７と外部電極４３間を接続する第２の接続ネット４５を図示する為、チップ領域４６上に配設されるべき外部電極４３の記載を省略している。しかし、実際の外部電極４３は、チップ領域４６を含むパッケージ基体４１の主表面全体に渡って配設されている。
【００２２】
図４（ｂ）は、図４（ａ）に示したバンプ接続部４７、外部電極４３、及び第２の接続ネット４５のパッケージ厚さ方向の構成を示す図である。パッケージ基体４１の主表面４４上に外部電極４３が配置され、パッケージ基体４１の主表面４４に対抗する面上にバンプ接続部４７が配置されている。また、半導体チップ３１は、主表面４４に対抗する面のチップ領域４６内に、バンプ３７を介してパッケージ基体４１に接続されている。バンプ３７は、パッケージ基体４１のバンプ接続部４７に接続されている。第２の接続ネット４５或いは実際のデバイス上での配線は、パッケージ基体４１内に形成され、バンプ３７と外部電極４３の間を接続している。
【００２３】
図５に示すように、正方形状のパッケージ基体４１の主表面全体に渡って、複数の外部電極４３が格子状に配設されている。パッケージ基体４１の中央部には、正方形状のチップ領域４６が形成され、半導体チップ３１は、パッケージ基体４１のチップ領域４６に複数のバンプ３７を介して接続されている。バンプ３７は、半導体チップ３１の主表面全体に渡って格子状に配設されている。バンプ３７と外部電極４３は、第２の接続ネット４５によって接続されている。
【００２４】
図６に示すように、半導体チップ３１上のバンプ３７は、第２の接続ネット４５によって外部電極４３に接続されている。
【００２５】
図７に示すように、複数の入出力スロット３３が半導体チップ３１の外周に沿って線状に配設され、複数の入出力スロット３３の内側に内部セル３２が配置されている。半導体チップ３１の主表面全体に複数のバンプ３７が格子状に配設されている。半導体チップ３１内の入出力スロット３３は、第１の接続ネット３８によって半導体チップ３１上のバンプ３７に接続されている。入出力スロット３３とバンプ３７は、１対１に対応して接続されている。
【００２６】
ここで「入出力スロット」は、上位概念「接続端子」に含まれる下位概念であり、どの入出力スロット３３にどの電源セル３４或いはどの入出力信号セル３５を割り当てるかは、半導体装置の接続端子設計の対象に含まれる。同様に、「バンプ」及び「外部電極」は、上位概念「接続端子」に含まれる下位概念であり、どのバンプ３７及び外部電極４３にどの電源信号或いはどの入出力信号を割り当てるかは、半導体装置の接続端子設計の対象に含まれる。
【００２７】
＜半導体装置の接続端子設計について＞
図１に示すように、第１の実施の形態に係る半導体装置の接続端子設計装置は、接続端子を設計する為の機能手段を備えた演算部１、演算部１に接続された入力データ記憶部２、出力データ記憶部３、及びプログラム記憶部４を少なくとも有する。
【００２８】
演算部１は、電源セル配置部５、入出力信号セル配置部６、第１の接続ネット生成部７、第２の接続ネット生成部８、及び検証部９を有する。検証部９は、電源セル配置検証部１０、入出力信号セル配置検証部１１、第１の接続ネット検証部１２、及び第２の接続ネット検証部２８を有する。入力データ記憶部２には、初期情報１３、及び設計ルール１４に関する情報が記憶されている。出力データ記憶部３には、電源セル配置情報２１、入出力信号セル配置情報２２、及び接続ネット情報２３が記憶されている。初期情報１３には、信号ピン情報１５、パッケージ外形形状ライブラリ１６、チップ外形形状ライブラリ１７が含まれる。設計ルール１４には、電源セル配置ルール１８、入出力信号セル配置ルール１９、接続ピン配置ルール２０が含まれる。
【００２９】
演算部１は、通常のコンピュータシステムの中央処理装置（ＣＰＵ）の一部として構成すればよい。電源セル配置部５、入出力信号セル配置部６、第１の接続ネット生成部７、第２の接続ネット生成部８、及び検証部９は、それぞれ専用のハードウェアで構成しても良く、通常のコンピュータシステムのＣＰＵを用いて、ソフトウェアで実質的に等価な機能を有する機能手段として構成しても構わない。
【００３０】
入力データ記憶部２、出力データ記憶部３、及びプログラム記憶部４は、それぞれ、半導体ＲＯＭ、半導体ＲＡＭ等の半導体メモリ装置、磁気ディスク装置、磁気ドラム装置、磁気テープ装置などの外部記憶装置で構成してもよく、ＣＰＵの内部の主記憶装置で構成しても構わない。
【００３１】
また、演算部１には、入出力制御部２４を介して、操作者からのデータや命令などの入力を受け付ける入力装置２６と、接続端子の設計結果を出力する出力装置２５及び表示装置２７が接続されている。入力装置２６は、キーボード、マウス、ライトペンまたはフレキシブルディスク装置などで構成されている。出力装置１０はプリンタ装置などにより構成され、表示装置２７はＣＲＴ、液晶などのディスプレイ装置などで構成されている。
【００３２】
演算部１で実行される各処理の入力データは、入力データ記憶部２に記憶され、プログラム命令はプログラム記憶部４に記憶されている。そしてこれらの入力データやプログラム命令は必要に応じてＣＰＵに読み込まれ、ＣＰＵの内部の演算部１によって、演算処理が実行されるとともに、一連の演算処理の各段階で発生した数値情報などのデータは、ＲＡＭや磁気ディスクなどの出力データ記憶部３に格納される。
【００３３】
電源セル配置部５は、半導体チップ内に配設された複数の入出力スロットの一部に、電源セルを配置する。電源セル配置部５は、電源セル配置ルール１８に従って電源セルを配置する。電源セル配置部５は、ＣＰＵに入力された信号ピン情報１５及びチップ外径形状ライブラリ１７に基いて、必要な電源セルの数を計算し、最適な位置に所望する電源セルを挿入する。必要な電源セルの数は、出力信号セルの同時スイッチングノイズや、入出力信号セル及び内部セルの消費電流量・使用条件等から計算される。電源セルが挿入される最適な位置は、出力バッファセルの近くに出力用電源セル、入力バッファセルの近くに入力用電源セルが置かれるようにし、同時スイッチングするグループには多数の電源セルを配置する。
【００３４】
入出力信号セル配置部６は、複数の入出力スロットの他の一部に、入出力信号セルを配置する。入出力信号セル配置部６は、入出力信号セル配置ルール１９に従って入出力信号セルを配置する。入出力信号セルの配置は、電源セル配置部５によって挿入された電源セルの配置に合わせて行われる。
【００３５】
第１の接続ネット生成部７は、複数の入出力スロットと半導体チップ上に配設された複数のバンプとの間を接続する第１の接続ネットを生成する。第１の接続ネット生成部７は、接続ピン配置ルール２０に従って第１の接続ネットを生成する。
【００３６】
第２の接続ネット生成部８は、複数のバンプとパッケージ基体上に配設された複数の外部電極との間を接続する第２の接続ネットを生成する。第２の接続ネット生成部８は、接続ピン配置ルール２０に従って第２の接続ネットを生成する。
【００３７】
検証部９は、電源セル、入出力信号セル、及び第１及び第２の接続ネットが、所定の設計ルールに違反しているか否かを検証する。ここでは「所定の設計ルール」として設計ルール１４を使用する。具体的には、電源セル配置検証部１０は、電源セルの数及び配置位置が電源セル配置ルール１８に違反しているか否かを検証する。入出力信号セル配置検証部１１は、入出力信号セルの配置位置が入出力信号セル配置ルール１９に違反しているか否かを検証する。第１の接続ネット検証部１２は、第１の接続ネットが接続ピン配置ルール２０に違反しているか否かを検証する。第２の接続ネット検証部２８は、第２の接続ネットが接続ピン配置ルール２０に違反しているか否かを検証する。
【００３８】
検証部９によって設計ルール１４に違反していないと判定された電源セル、入出力信号セル、及び第１及び第２の接続ネットは、電源セル配置情報２１、入出力信号セル配置情報２２、及び接続ネット情報２３として、出力データ記憶部３へそれぞれ出力され記憶される。一方、検証部９によって設計ルール１４に違反していると判定された場合、検証部９は、例えば表示装置２７の表示画面に、ルール違反があった違反項目、違反個所、違反内容などを表示して、操作者に対して設計変更の注意を促す。操作者は、表示装置２７の表示画面を見ながら手作業で電源セル或いは入出力信号セルの配置変更や、第１及び第２の接続ネットの入れ替えを行う。そして、検証部９は、編集（変更、入れ替え）後の電源セル、入出力信号セル、及び第１及び第２の接続ネットに対して、再度ルールチェックを行う。
【００３９】
電源セル配置ルール１８は、電源セルの数及び配置位置に関するルールである。入出力信号セル配置ルール１９は、入出力信号セルの大きさ及び配置禁止領域に関するルールである。接続ピン配置ルール２０には、セル仕様から要求される等長配線の要求、ペア配線の要求、接続ネットが交差する数の制限、最大配線長、及び配線の引き出しが出来るバンプのロウ（Ｒｏｗ）数に関するルールが含まれる。ここでは「接続ピン」は、上位概念「接続端子」に含まれる下位概念であり、「バンプ」及び「外部電極」を含む上位概念である。
【００４０】
信号ピン情報１５には、信号名、ＩＯバッファ名、パッケージ配線での等長配線ペアなどの要求事項等の情報が含まれる。パッケージ外形形状ライブラリ１６は、外部電極の位置座標等の情報を有する。チップ外形形状ライブラリ１７は、入出力スロット及びバンプの位置座標等の情報を有する。
【００４１】
以上説明したように、図１に示す演算部（５〜８）は、入出力スロット、バンプ、外部電極などの複数種類の接続端子に対して、それぞれ電源信号或いは入出力信号を割り当てる。そして、検証部９は、各接続端子について設計ルール１４に従った検証を行う。従って、外部電極とバンプ間及びバンプと入出力スロット間の対応関係は明確であるとは言えず、相対的な配置順序も同じとは言えない場合であっても、設計ルール１４に違反することなく、接続端子に信号を効率的に割り当ることができる。
【００４２】
図８に示すように、本発明の実施の形態に係る半導体装置の接続端子設計方法は、Ｓ０１〜Ｓ１７段階から構成されている。
【００４３】
（イ）まず、Ｓ０１段階において、信号ピン情報、パッケージ外形形状ライブラリ、チップ外形形状ライブラリなどの初期情報、及び電源セル配置ルール、入出力信号セル配置ルール、接続ピン配置ルールなどの設計ルールに関する情報を、図１の入力装置２６を介して入力データ記憶部２へ入力する。
【００４４】
（ロ）次に、Ｓ０２段階において、半導体チップ内に配設された複数の入出力スロットの一部に電源セルを配置する。この時、電源セルは、入力データ記憶部２に記憶されている電源セル配置ルールに従って配置される。具体的には、出力セルの同時スイッチングノイズや、入出力信号セル及び内部セルの消費電流量・使用条件等を考慮して、必要な電源セルの数を計算する。電源セルを挿入する位置は、出力用バッファセルの近くに出力用電源セルが、入力用バッファセルの近くに入力用電源セルがそれぞれ置かれるようにし、同時スイッチングするグループには多くの電源セルを配置する。次に、Ｓ０３段階において、電源セルが、所定の設計ルールに違反しているか否かを検証する。Ｓ０３段階での「所定の設計ルール」として、電源セル配置ルールを使用する。
【００４５】
（ハ）検証した結果、電源セルの数或いは配置位置にルール違反があると判定された場合（Ｓ０４段階において、Ｙｅｓ）、図１の表示装置２７に電源セルにルール違反がある旨及び違反個所を表示し、操作者に対して注意を促す。Ｓ０５段階において、操作者は、ルール違反を回避するように、入力装置２６を用いて電源セルの数或いは配置位置を編集することができる。そして、Ｓ０３段階に戻り、再度、電源セルの数或いは配置位置のルールチェックを行う。Ｓ０３〜Ｓ０５のループは、電源セルの数或いは配置位置にルール違反がないと判定された場合（Ｓ０４段階において、Ｎｏ）、終了してＳ０６段階へ進む。
【００４６】
（ニ）次に、Ｓ０６段階において、複数の入出力スロットの他の一部に入出力信号セルを配置する。即ち、電源セルが配置されていない入出力スロットに入出力信号セルを配置する。この時、入出力信号セルは、入出力信号セル配置ルールに従って配置される。次に、Ｓ０７段階において、入出力信号セルが、所定の設計ルールに違反しているか否かを検証する。Ｓ０７段階での「所定の設計ルール」として、入出力信号セル配置ルールを使用する。
【００４７】
（ホ）検証した結果、入出力信号セルの大きさ及び配置位置にルール違反があると判定された場合（Ｓ０８段階において、Ｙｅｓ）、図１の表示装置２７に入出力信号セルにルール違反がある旨及び違反個所を表示し、操作者に対して注意を促す。Ｓ０９段階において、操作者は、ルール違反を回避するように、入力装置２６を用いて入出力信号セルの数或いは配置位置を編集することができる。そして、Ｓ０７段階に戻り、再度、入出力信号セルの大きさ及び配置禁止領域（位置）のルールチェックを行う。Ｓ０７〜Ｓ０９のループは、入出力信号セルの大きさ及び配置禁止領域（位置）にルール違反がないと判定された場合（Ｓ０８段階において、Ｎｏ）、終了してＳ１０段階へ進む。
【００４８】
（ヘ）次に、Ｓ１０段階において、複数の入出力スロットと半導体チップ上に配設された複数のバンプとの間を接続する第１の接続ネットを生成する。この時、第１の接続ネットは、接続ピン配置ルールに従って生成される。具体的には、「接続ピン配置ルール」には、図３（ｂ）の第１の接続ネット形成領域４０の配線可能層数及び配線間隔などから定まる第１の接続ネットの交差の制約、配線の引き出しが出来るバンプのロウ（Ｒｏｗ）数などの制約、セル仕様から要求される等長配線等の制約などが含まれている。次に、Ｓ１１段階において、第１の接続ネットが、所定の設計ルールに違反しているか否かを検証する。Ｓ１１段階での「所定の設計ルール」を接続ピン配置ルールを使用する。
【００４９】
（ト）検証した結果、第１の接続ネットにルール違反があると判定された場合（Ｓ１２段階において、Ｙｅｓ）、図１の表示装置２７に第１の接続ネットにルール違反がある旨及び違反個所を表示し、操作者に対して注意を促す。Ｓ１３段階において、操作者は、ルール違反を回避するように、入力装置２６を用いてバンプの割り当てを編集することができる。そして、Ｓ１１段階に戻り、再度、第１の接続ネットのルールチェックを行う。Ｓ１１〜Ｓ１３のループは、第１の接続ネットにルール違反がないと判定された場合（Ｓ１２段階において、Ｎｏ）、終了してＳ１４段階へ進む。
【００５０】
（チ）次に、Ｓ１４段階において、複数のバンプとパッケージ基体上に配設された複数の外部電極との間を接続する第２の接続ネットを生成する。この時、第２の接続ネットは、接続ピン配置ルールに従って生成される。具体的には、「接続ピン配置ルール」には、図４（ｂ）のパッケージ基体４１の配線可能層数及び配線間隔などから定まる第２の接続ネットの交差の制約、配線の引き出しが出来る外部電極のロウ（Ｒｏｗ）数などの制約、セル仕様から要求される等長配線等の制約などが含まれている。次に、Ｓ１５段階において、第２の接続ネットが、所定の設計ルールに違反しているか否かを検証する。Ｓ１５段階での「所定の設計ルール」を接続ピン配置ルールを使用する。
【００５１】
（リ）検証した結果、第２の接続ネットにルール違反があると判定された場合（Ｓ１６段階において、Ｙｅｓ）、図１の表示装置２７に第２の接続ネットにルール違反がある旨及び違反個所を表示し、操作者に対して注意を促す。Ｓ１７段階において、操作者は、ルール違反を回避するように、入力装置２６を用いて外部電極の割り当てを編集することができる。そして、Ｓ１５段階に戻り、再度、第２の接続ネットのルールチェックを行う。Ｓ１５〜Ｓ１７のループは、第２の接続ネットにルール違反がないと判定された場合（Ｓ１６段階において、Ｎｏ）、終了する。
【００５２】
（ヌ）最後に、電源セル配置情報、入出力信号セル配置情報、接続ネット情報などを図１の出力データ記憶部３へ出力及び記憶する。
【００５３】
以上の段階を経て、接続端子の割り当てが終了した後、チップ自動配置配線工程、パッケージ詳細設計工程を実施する。「チップ自動配置配線工程」では、第１の接続ネットに従って実際の半導体チップの入出力スロットとバンプ間の配線を設計する。「パッケージ詳細設計工程」では、第２の接続ネットに従って実際のパッケージ基体のバンプと外部電極間の配線を設計する。
【００５４】
以上説明したように、Ｓ０２、Ｓ０６、Ｓ１０、及びＳ１４段階において、入出力スロット、バンプ、外部電極などの複数種類の接続端子に対して、それぞれ電源信号或いは入出力信号が割り当てられる。そして、Ｓ０３、Ｓ０７、Ｓ１１、及びＳ１５段階において、各接続端子について設計ルールに従った検証が行われる。従って、外部電極とバンプ間及びバンプと入出力スロット間の対応関係は明確であるとは言えず、相対的な配置順序も同じとは言えない場合であっても、設計ルールに違反することなく、接続端子に信号を効率的に割り当ることができる。
【００５５】
また、隣接する接続端子に割り当てるべき差動バッファ等の特定の信号を、設計ルールに違反することなく、入出力スロット、バンプ、及び外部電極にそれぞれ隣接して割り当てることができる。
【００５６】
更に、チップ自動配置配線工程及びパッケージ詳細設計工程において、ピンアサイン起因のエラーが発見されることが防止され、チップ自動配置配線及びパッケージ詳細設計をやり直すことがなくなる。
【００５７】
なお、図８の操作者による編集段階（Ｓ０５、Ｓ０９、Ｓ１３、及びＳ１３）の後、戻るべき段階は、一通りとは限らない。例えば、入出力信号セルの配置位置にルール違反が発見され（Ｓ０８）、編集を行った後（Ｓ０９）、Ｓ０７段階に戻るだけに限られない。入出力信号セルの配置位置を編集した結果、電源セルの数或いは配置位置を検証する必要が生じる場合もあり得る。この場合、Ｓ０７段階ではなくＳ０３段階に戻り、電源セルのルールチェック（Ｓ０３）を実施することが望ましい。同様に、第１及び第２の接続ネットについて編集（Ｓ１３、Ｓ１７）した結果、電源セル又は入出力信号セルについて検証する必要が生じる場合もあり得る。この場合、Ｓ１１段階又はＳ１５段階ではなくＳ０３段階或いはＳ０７段階に戻り、電源セル又は入出力信号セルのルールチェック（Ｓ０３、Ｓ０７）を実施することが望ましい。
【００５８】
以上説明したように、本発明の実施の形態によれば、複数の外部電極或いは複数のバンプがパッケージ基体半導体或いはチップの主表面に格子状に配設されている半導体装置において、入出力スロット、バンプ、外部電極などの接続端子の割り当てを、効率的に且つ設計ルールに正確に行うことができる。即ち、ＢＧＡ又はフリップチップパッケージなどの、近年の高密度実装・多ピン化に対応できるパッケージを有する半導体装置において、入出力信号セルの自動配置や、接続ネットの自動生成を、短時間で、しかも設計要求に正確に処理することができる。特に、入出力信号セルの配置における設計ルール検証や概略配線（接続ネット）の段階で設計ルール検証を行うため、チップ自動配置配線及びパッケージ詳細設計のやり直しを減少できる。
【００５９】
上述した半導体装置の接続端子設計方法は、時系列的につながった一連の処理又は操作、即ち「手順」として表現することができる。従って、この方法を、コンピュータシステムを用いて実行するために、コンピュータシステム内のプロセッサーなどが果たす複数の機能を特定するプログラムとして構成することができる。また、このプログラムは、コンピュータ読み取り可能な記録媒体に保存することができる。この記録媒体をコンピュータシステムによって読み込ませ、このプログラムを実行してコンピュータを制御しながら上述した方法を実現することができる。この記録媒体は、図１に示したプログラム記憶部４として用いる、あるいはプログラム記憶部４に読み込ませ、このプログラムにより演算部１における種々の作業を所定の処理手順に従って実行することができる。ここで、このプログラムを保存する記録媒体としては、メモリ装置、磁気ディスク装置、光ディスク装置、その他のプログラムを記録することができるような装置が含まれる。
【００６０】
図１０に示すように、半導体装置の接続端子設計装置１００の本体全面には、フレキシブルディスクドライブ１０１、及びＣＤ−ＲＯＭドライブ１０２が設けられている。磁気ディスクとしてのフレキシブルディスク１０３または光ディスクとしてのＣＤ−ＲＯＭ１０４を各ドライブ入り口から挿入し、所定の読み出し操作を行うことにより、これらの記録媒体に格納されたプログラムをシステム内にインストールすることができる。また、所定のドライブ装置１０７を接続することにより、例えばゲームパックなどに使用されている半導体メモリとしてのＲＯＭ１０５や、磁気テープとしてのカセットテープ１０６を用いることもできる。
【００６１】
（変形例）
図９を参照して、変形例に係る半導体装置の接続端子設計方法について説明する。
【００６２】
（イ）まず、図８のＳ０１段階と同様に、Ｓ５１段階において初期情報及び設計ルールを入力する。
【００６３】
（ロ）次に、Ｓ５２段階〜Ｓ５５段階において、電源セルの配置、入出力信号セルの配置、及び第１及び第２の接続ネットの生成を実施する。即ち、変形例においては、電源セルを配置した（Ｓ５２）後、電源セルの数及び位置を検証せずに入出力信号セルを配置する（Ｓ５３）。そして、入出力信号セルの位置を検証せずに第１の接続ネットを生成し（Ｓ５４）、続けて第２の接続ネットを生成する（Ｓ５５）。
【００６４】
（ハ）その後、Ｓ５６段階において電源セルの数及び配置位置を検証する。検証の結果、電源セルの数或いは配置位置にルール違反が有る場合（Ｓ５７においてＹｅｓ）、違反個所を編集した（Ｓ５８）後、再び電源セルのルールチェックを行う。
【００６５】
（ニ）そして、Ｓ５９段階において入出力信号セルの配置位置を検証する。検証の結果、入出力信号セルの位置にルール違反が有る場合（Ｓ６０においてＹｅｓ）、違反個所を編集した（Ｓ６１）後、再び電源セルのルールチェックを行う。
【００６６】
（ホ）そして、Ｓ６２段階において第１の接続ネットを検証する。検証の結果、第１の接続ネットにルール違反が有る場合（Ｓ６３においてＹｅｓ）、違反個所を編集した（Ｓ６４）後、再び第１の接続ネットのルールチェックを行う。
【００６７】
（ヘ）そして、Ｓ６５段階において第２の接続ネットを検証する。検証の結果、第２の接続ネットにルール違反が有る場合（Ｓ６６においてＹｅｓ）、違反個所を編集した（Ｓ６７）後、再び第２の接続ネットのルールチェックを行う。
【００６８】
なお、図８のフローチャートと同様に、操作者による編集段階（Ｓ５８、Ｓ６１、Ｓ６４、及びＳ６７）の後、戻るべき段階は、一通りとは限らない。例えば、入出力信号セルの配置位置にルール違反が発見され（Ｓ６０）、編集を行った後（Ｓ６１）、Ｓ５９段階に戻るだけに限られない。入出力信号セルの位置を編集した結果、電源セルの数或いは配置位置を検証する必要が生じる場合もあり得る。この場合、Ｓ５９段階ではなくＳ５６段階に戻り、電源セルのルールチェック（Ｓ５６）を実施することが望ましい。同様に、第１及び第２の接続ネットについて編集（Ｓ６４、Ｓ６７）した結果、電源セル又は入出力信号セルについて検証する必要が生じる場合もあり得る。この場合、Ｓ６２段階又はＳ６５段階ではなくＳ５６段階或いはＳ５９段階に戻り、電源セル又は入出力信号セルのルールチェック（Ｓ５６、Ｓ５９）を実施することが望ましい。
【００６９】
このように、直前の検証段階ではなくそれ以前の検証段階へ戻る場合、変形例においては、以下に示す図８のフローチャートには無い特有の効果を有する。図８において、例えば、入出力信号セルのルール違反に対して操作者が編集を行い（Ｓ０９）、電源セルの数或いは位置を再度検証した（Ｓ０３）場合、Ｓ０６段階において、再度入出力信号セルの配置を行うことになる。一方、図９においては、入出力信号セルのルール違反に対して操作者が編集を行い（Ｓ６１）、電源セルの数或いは位置を再度検証しても（Ｓ５６）、Ｓ５６〜Ｓ６１のループの中に入出力信号セルの配置段階（Ｓ５３）が含まれていないため、入出力信号セルの配置段階（Ｓ５３）を実施することが無い。即ち、入出力信号セルのルール違反に対して操作者が行った編集（Ｓ６１）の結果を十分に利用して、各検証段階（Ｓ５６、Ｓ５９、Ｓ６２、Ｓ６５）を実施することができる。よって、一度、配置／生成した電源セル、入出力信号セル、第１及び第２の接続ネットを有効に利用することができ、より効率的な設計を行うことが可能となる。
【００７０】
（その他の実施の形態）
上記のように、本発明は、１つの実施の形態及びその変形例によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００７１】
図８に示したフローチャートには、図２〜図７に示したフリップチップチップＢＧＡ等の半導体装置に適した接続端子設計方法を示す。即ち、フリップチップチップＢＧＡにおいては、第１の接続ネットは、電源セル及び入出力信号セルを配置した後に生成され、第２の接続ネットは、第１の接続ネットを生成した後に生成されることが望ましい。基本的には、「電源セル及び入出力信号セルの配置」、「第１の接続ネットの生成」及び「第２の接続ネットの生成」の設計自由度は、「電源セル及び入出力信号セルの配置」＜「第１の接続ネットの生成」＜「第２の接続ネットの生成」の関係にある。従って、設計自由度の低いものから順番に設計していくことで設計効率が向上する。逆に、設計自由度の高いものから順番に設計していくことで設計制約を満たさない可能性が増加する。一般的に、「第１の接続ネット」は一層で形成されている為、その設計自由度は小さく、セルからバンプまでの対応関係はある程度決まっている（少ない選択の可能性）。しかし、「第２の接続ネット」は複数層で形成されている為、「第１の接続ネット」よりも設計自由度が大きい（大きな選択の可能性）。よって、設計自由度の低いものから作業していく方が効率的である。例えば等長配線が「第１の接続ネットの生成」のルールチェックでエラーが発生しても「第２の接続ネットの生成」においてそのエラーを吸収可能である。
【００７２】
しかし、本発明の実施の形態に係る接続端子の設計方法は、図８に示したフローチャートに限られない。フリップチップチップＢＧＡ以外の半導体装置、例えば、ＱＦＰなどにおいては、まず、第２の接続ネットの生成及び検証（Ｓ１４〜Ｓ１７）を行い、次に第１の接続ネットの生成及び検証（Ｓ１０〜Ｓ１３）を行い、次に入出力信号セル及び電源信号セルの配置及び検証（Ｓ０２〜Ｓ０９）を行うことが望ましい。
【００７３】
図５等では複数のバンプ３７が半導体チップ３１の主表面全体に配設され、複数の外部電極４３がパッケージ基体４１の主表面全体に配設されている場合について示した。しかし、接続端子設計の対象となる半導体装置は、これに限定されるものではなく、半導体チップ３１或いはパッケージ基体４１の一部分にのみ配置されていても構わない。例えば、図５のパッケージ基体４１の主表面の内、チップ領域４６を除いた領域にのみに、複数の外部電極４３が格子状に配設されていても構わない。同様に、図２の半導体チップ３１の主表面の内、内部セル３２が形成されていない領域にのみに、図３（ａ）の複数のバンプ３７が格子状に配設されていても構わない。
【００７４】
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。
【００７５】
【発明の効果】
以上説明したように、本発明によれば、接続端子の割り当てを、効率的に且つ設計ルールに正確に行うことができる半導体装置の接続端子設計装置、半導体装置の接続端子設計方法、及び半導体装置の接続端子設計プログラムを提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置の接続端子設計装置の構成を示すブロック図である。
【図２】フリップチップＢＧＡにパッケージングされる半導体チップの全体構成を示す平面図である。
【図３】図３（ａ）は、図２の点線で囲んだ領域３６の詳細な構成を示す拡大図である。図３（ｂ）は、図３（ａ）のＡ−Ａ’切断面に沿った断面図である。
【図４】図４（ａ）は、図２の半導体チップをパッケージングするフリップチップＢＧＡのパッケージ基体の一部分を示す平面図である。図４（ｂ）は、Ｂ−Ｂ’切断面に沿った断面図である。
【図５】フリップチップＢＧＡのより具体的な構成を示す平面図である。
【図６】図５の破線で囲まれた楕円の領域５１を拡大した平面図である。
【図７】図５の破線で囲まれた楕円の領域５２を拡大した平面図である。
【図８】本発明の実施の形態に係る半導体装置の接続端子設計方法を示すフローチャートである。
【図９】図８に示した半導体装置の接続端子設計方法の変形例を示すフローチャートである。
【図１０】接続端子設計プログラムを読み取り、そこに記述された手順に従って、半導体装置の接続端子設計システムが果たす複数の機能を制御することにより、半導体装置の接続端子設計方法を実現するコンピュータシステムからなる半導体装置の接続端子設計装置の一例を示す外観図である。
【図１１】従来のＱＦＰの構成を示す平面図である。
【符号の説明】
１ 演算部
２ 入力データ記憶部
３ 出力データ記憶部
４ プログラム記憶部
５ 電源セル配置部
６ 入出力信号セル配置部
７ 第１の接続ネット生成部
８ 第２の接続ネット生成部
９ 検証部
１０ 電源セル配置検証部
１１ 入出力信号セル配置検証部
１２ 第１の接続ネット検証部
１３ 初期情報
１４ 設計ルール
１５ 信号ピン情報
１６ パッケージ外形形状ライブラリ
１７ チップ外形形状ライブラリ
１８ 電源セル配置ルール
１９ 入出力信号セル配置ルール
２０ 接続ピン配置ルール
２１ 電源セル配置情報
２２ 入出力信号セル配置情報
２３ 接続ネット情報
２４ 入出力制御部
２５ 出力装置
２６ 入力装置
２７ 表示装置
２８ 第２の接続ネット検証部
３１ 半導体チップ
３２ 内部セル
３３ 入出力スロット
３４ 電源セル
３５ 入出力信号セル
３７ バンプ
３８ 第１の接続ネット
３９ 半導体基板
４０ 第１の接続ネット形成領域
４１ パッケージ基体
４３ 外部電極
４５ 第２の接続ネット
４６ チップ領域
４７ バンプ接続部
【発明の属する技術分野】
本発明は、半導体装置の接続端子設計装置、半導体装置の接続端子設計方法、及び半導体装置の接続端子設計プログラムに関わり、特に、半導体設計フローにおいて、チップ自動配置配線工程及びパッケージ基板詳細設計工程の前に行われるピンアサイン工程に関する。また特に、本発明は、複数のバンプ或いは外部電極が格子状に配置されたフリップチップパッケージ或いはＢＧＡ等の高密度実装半導体パッケージの設計に係る。
【０００２】
【従来の技術】
図１１に示すように、従来のクワッドフラットパッケージ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ：ＱＦＰ）において、パッケージ最外周に配置されたパッケージピン９３と、パッケージ内部において半導体チップ８１に接続されるインナーリードピン９５は、共にパッケージ外周に沿って線状に配設されている。したがって、両者の対応関係は明確である。また、半導体チップ８１内のボンディングパッド８７は、半導体チップ８１の外周に沿って線状に配設されているため、インナーリードピン９５とボンディングパッド８７との対応関係は明確であり、両者の相対的な配置順序も同じである。更に、ボンディングパッド８７と半導体チップ８１内の入出力スロット８３との対応関係も明確であり、両者の相対的な配置順序も同じである。
【０００３】
したがって、図１１に示すＳＩＧ１〜４０、ＶＤＤ、ＶＳＳなどの信号をパッケージピン９３にそれぞれ割り当てると、インナーリードピン９５及びボンディングパッド８３に割り当てられる信号も自動的に定まる。即ち、パッケージピン９３からボンディングパッド８３までの接続ネットはおのずと決まる。また更に、入出力バッファが置かれる入出力スロット８３の位置、及びボンディングパッド８７と入出力スロット８３間の接続ネットもおのずと決まる。また、隣接する入出力スロット８３に割り当てられる差動バッファセル等の特定のセルは、パッケージピン９３のレベルにおいて隣接して配置することで、入出力スロット８３のレベルにおいても自動的に隣接して配置される。なお、上記のＱＦＰに係る接続端子の割り当て（ピンアサイン）は、ピン接続を単層で行うボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ ａｒｒａｙ：ＢＧＡ）等についても同様である。
【０００４】
【発明が解決しようとする課題】
しかしながら、ピン接続を複数層で行うＢＧＡ（以後、単に「ＢＧＡ」と呼ぶ）又はフリップチップパッケージなどの、近年の半導体装置の高密度実装・多ピン化に対応できるパッケージは、以下に示すにような従来のＱＦＰ等との構造上の相違点から様々な技術的問題点を有する。
【０００５】
ＢＧＡでは、複数の外部電極（ボール型電極）はパッケージ基体の主表面に格子状に配設されている。ＢＧＡの外部電極は、ＱＦＰのパッケージピン９３に対応する。また、フリップチップパッケージでは、複数のバンプ（突起状電極）が半導体チップの主表面に格子状に配設され、半導体チップはバンプを介してパッケージ基体にパッケージングされている。即ち、外部電極とバンプ間及びバンプと入出力スロット間の対応関係は明確であるとは言えず、相対的な配置順序も同じとは言えない。
【０００６】
従って、信号を外部電極に割り当てても、バンプ及び入出力スロットに自動的に信号が割り当てられることがなく、外部電極だけでなく、バンプ及び入出力スロットのピンアサイン作業をそれぞれ行わなければならない。
【０００７】
また、一般的に、チップ上のバンプからパッケージ基体の外部端子までの接続ネットは、設計の初期段階では放射状に設計する。ＢＧＡにおいて接続ネットを放射状に設計した場合、差動バッファの信号を隣接する外部電極に割り当てても、バンプのレベルで隣接して割り当てることができないことがある。更に、入出力スロットのレベルでは、より高い確率で差動バッファセルの隣接が不可能となる。同様に、セル仕様から要求される等長配線・ペア配線等の設計要求を満たすことが困難となる。これらの問題を解消すべく外部端子、バンプ及び入出力スロットへの信号の割り当てを変更すると、接続ネットの配線交差数が増大して、詳細な配線設計が困難になるなどの別の問題が生じてしまう。
【０００８】
更に、これらの設計ルールに基いて接続端子（外部電極、バンプ及び入出力スロット）の配置を検証する具体的手段は存在しない。よって、設計ルールによる検証は設計者の手作業で出来る範囲に絞られ、最終的な製造可否の判断は、チップ自動配置配線工程・パッケージ詳細設計工程に委ねられていた。そのため、ピンアサイン以降の工程においてピンアサイン起因のエラーが発見された場合、チップ自動配置配線工程及びパッケージ詳細設計工程の両方をやり直す可能性が大きかった。
【０００９】
近年のピン数の増大、設計制約の複雑化に伴い、上記の技術的問題点は作業時間増大の問題と相まって深刻化している。
【００１０】
本発明はこのような従来技術の問題点を解決するために成されたものであり、その目的は、接続端子の割り当てを、効率的に且つ設計ルールに正確に行うことができる半導体装置の接続端子設計装置、半導体装置の接続端子設計方法、及び半導体装置の接続端子設計プログラムを提供することである。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の特徴は、半導体チップ内に配設された複数の入出力スロットの一部に、電源セルを配置する電源セル配置部と、複数の入出力スロットの他の一部に入出力信号セルを配置する入出力信号セル配置部と、複数の入出力スロットと半導体チップ上に配設された複数のバンプとの間を接続する第１の接続ネットを生成する第１の接続ネット生成部と、複数のバンプとパッケージ基体上に配設された複数の外部電極との間を接続する第２の接続ネットを生成する第２の接続ネット生成部と、電源セル、入出力信号セル、及び第１及び第２の接続ネットが所定の設計ルールに違反しているか否かを検証する検証部とを有する半導体装置の接続端子設計装置であることである。
【００１２】
本発明の第１の特徴によれば、電源セル配置部、入出力信号セル配置部、及び第１及び第２の接続ネット生成部は、入出力スロット、バンプ、外部電極などの複数種類の接続端子に対して、それぞれ電源信号或いは入出力信号を割り当てる。そして、検証部は、各接続端子について所定の設計ルールに従った検証を行う。従って、外部電極とバンプ間及びバンプと入出力スロット間の対応関係は明確であるとは言えず、相対的な配置順序も同じとは言えない場合であっても、所定の設計ルールに違反することなく、接続端子に信号を効率的に割り当ることができる。
【００１３】
本発明の第２の特徴は、半導体チップ内に配設された複数の入出力スロットの一部に電源セルを配置し、複数の入出力スロットの他の一部に入出力信号セルを配置し、複数の入出力スロットと半導体チップ上に配設された複数のバンプとの間を接続する第１の接続ネットを生成し、複数のバンプとパッケージ基体上に配設された複数の外部電極との間を接続する第２の接続ネットを生成し、電源セル、入出力信号セル、及び第１及び第２の接続ネットが所定の設計ルールに違反しているか否かを検証する半導体装置の接続端子設計方法であることである。
【００１４】
本発明の第３の特徴は、 コンピュータに、半導体チップ内に配設された複数の入出力スロットの一部に電源セルを配置し、複数の入出力スロットの他の一部に入出力信号セルを配置し、複数の入出力スロットと半導体チップ上に配設された複数のバンプとの間を接続する第１の接続ネットを生成し、複数のバンプとパッケージ基体上に配設された複数の外部電極との間を接続する第２の接続ネットを生成し、電源セル、入出力信号セル、及び第１及び第２の接続ネットが所定の設計ルールに違反しているか否かを検証する ことを実行させる半導体装置の接続端子設計プログラムであることである。
【００１５】
本発明の第２及び第３の特徴によれば、入出力スロット、バンプ、外部電極などの複数種類の接続端子に対してそれぞれ電源信号或いは入出力信号を割り当てる。そして、各接続端子について所定の設計ルールに従った検証を行う。従って、外部電極とバンプ間及びバンプと入出力スロット間の対応関係は明確であるとは言えず、相対的な配置順序も同じとは言えない場合であっても、所定の設計ルールに違反することなく、接続端子に信号を効率的に割り当ることができる。
【００１６】
【発明の実施の形態】
以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一あるいは類似の部分には同一あるいは類似な符号を付している。ただし、図面は模式的なものであり、層の厚みと幅との関係、各層の厚みの比率などは現実のものとは異なることに留意すべきである。また、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１７】
（半導体装置について）
実施の形態に係る半導体装置の接続端子設計について説明する前に、設計対象となる半導体装置についてフリップチップＢＧＡを例に取り説明する。
【００１８】
図２に示すように、半導体チップ３１は、方形状の外周に沿って線状に配設された複数の入出力スロット３３と、複数の入出力スロット３３の内側に配置された内部セル３２とを有する。入出力スロット３３には、電源セル３４或いは入出力信号セル３５が配置されている。内部セル３２は、半導体チップ３１が実現する演算機能又は記憶機能などの特定の機能手段を構成している。電源セル３４は、主に入出力信号セル３５の動作に必要な電圧を供給するためのセルであり、通常、出力用電源セルと、入力用電源セル、若しくは入出力兼用の電源セルで構成されている。実際には、内部セル３２用の電源は、入出力スロットを使っていないケースがほとんどで、内部セル３２用の電源セルは使わずに、入出力スロットにつながらないバンプから直接電源を供給している。また、出力用電源セルと入力用電源セルは分けて使わないケース（入出力兼用セル）もある。なお、図２では、半導体チップ３１の主表面上に配設されているバンプの記載を省略している。バンプと入出力スロット３３との相互関係は図３（ａ）及び（ｂ）を参照して説明する。
【００１９】
図３（ａ）に示すように、半導体チップ３１の上には複数のバンプ３７が格子状に配設されている。バンプ３７は、内部セル３２が配置されている領域、入出力スロット３３が配置されている領域、及び入出力スロット３３から半導体チップ３１の外周端までの領域に配設されている。即ち、半導体チップ３１の主表面全体に渡って配設されている。複数の入出力スロット３３と複数のバンプ３７との間は、第１の接続ネット３８によって接続されている。入出力スロット３３とバンプ３７は、１対１に対応して接続されている。第１の接続ネット３８は、入出力スロット３３とバンプ３７とをほぼ直線状に結ぶ線であり、入出力スロット３３とバンプ３７とを実際のデバイス上で接続する配線と区別されるべきである。入出力スロット３３とバンプ３７とを接続する実際の配線は、後述するチップ配置配線工程時に設計される。
【００２０】
図３（ｂ）は、図３（ａ）に示した入出力スロット３３、バンプ３７、及び第１の接続ネット３８のチップ厚さ方向の構成を示す図である。半導体基板３９の上方に入出力スロット３３が配置され、入出力スロット３３の上方に第１の接続ネット形成領域４０を介してバンプ３７が配置されている。また、バンプ３７は、半導体チップ３１の主表面４２上に配置されている。第１の接続ネット３８或いは実際のデバイス上での配線は、第１の接続ネット形成領域４０内に形成される。
【００２１】
図４（ａ）に示すように、フリップチップＢＧＡのパッケージ基体４１は、格子状に配設された複数の外部電極４３と、パッケージ基体４１の中央部に配置された、半導体チップが接続されるチップ領域４６とを有する。チップ領域４６には、図３（ａ）のバンプ３７に対応する位置に複数のバンプ接続部４７が配設されている。複数のバンプ接続部４７と複数の外部電極４３との間は、第２の接続ネット４５によって接続されている。第２の接続ネット４５は、バンプ接続部４７と外部電極４３とをほぼ直線状に結ぶ線であり、バンプ接続部４７と外部電極４３とを実際のデバイス上で接続する配線と区別されるべきである。バンプ接続部４７と外部電極４３とを接続する実際の配線は、後述するパッケージ詳細設計工程時に設計される。なお、図４（ａ）においては、バンプ接続部４７と外部電極４３間を接続する第２の接続ネット４５を図示する為、チップ領域４６上に配設されるべき外部電極４３の記載を省略している。しかし、実際の外部電極４３は、チップ領域４６を含むパッケージ基体４１の主表面全体に渡って配設されている。
【００２２】
図４（ｂ）は、図４（ａ）に示したバンプ接続部４７、外部電極４３、及び第２の接続ネット４５のパッケージ厚さ方向の構成を示す図である。パッケージ基体４１の主表面４４上に外部電極４３が配置され、パッケージ基体４１の主表面４４に対抗する面上にバンプ接続部４７が配置されている。また、半導体チップ３１は、主表面４４に対抗する面のチップ領域４６内に、バンプ３７を介してパッケージ基体４１に接続されている。バンプ３７は、パッケージ基体４１のバンプ接続部４７に接続されている。第２の接続ネット４５或いは実際のデバイス上での配線は、パッケージ基体４１内に形成され、バンプ３７と外部電極４３の間を接続している。
【００２３】
図５に示すように、正方形状のパッケージ基体４１の主表面全体に渡って、複数の外部電極４３が格子状に配設されている。パッケージ基体４１の中央部には、正方形状のチップ領域４６が形成され、半導体チップ３１は、パッケージ基体４１のチップ領域４６に複数のバンプ３７を介して接続されている。バンプ３７は、半導体チップ３１の主表面全体に渡って格子状に配設されている。バンプ３７と外部電極４３は、第２の接続ネット４５によって接続されている。
【００２４】
図６に示すように、半導体チップ３１上のバンプ３７は、第２の接続ネット４５によって外部電極４３に接続されている。
【００２５】
図７に示すように、複数の入出力スロット３３が半導体チップ３１の外周に沿って線状に配設され、複数の入出力スロット３３の内側に内部セル３２が配置されている。半導体チップ３１の主表面全体に複数のバンプ３７が格子状に配設されている。半導体チップ３１内の入出力スロット３３は、第１の接続ネット３８によって半導体チップ３１上のバンプ３７に接続されている。入出力スロット３３とバンプ３７は、１対１に対応して接続されている。
【００２６】
ここで「入出力スロット」は、上位概念「接続端子」に含まれる下位概念であり、どの入出力スロット３３にどの電源セル３４或いはどの入出力信号セル３５を割り当てるかは、半導体装置の接続端子設計の対象に含まれる。同様に、「バンプ」及び「外部電極」は、上位概念「接続端子」に含まれる下位概念であり、どのバンプ３７及び外部電極４３にどの電源信号或いはどの入出力信号を割り当てるかは、半導体装置の接続端子設計の対象に含まれる。
【００２７】
＜半導体装置の接続端子設計について＞
図１に示すように、第１の実施の形態に係る半導体装置の接続端子設計装置は、接続端子を設計する為の機能手段を備えた演算部１、演算部１に接続された入力データ記憶部２、出力データ記憶部３、及びプログラム記憶部４を少なくとも有する。
【００２８】
演算部１は、電源セル配置部５、入出力信号セル配置部６、第１の接続ネット生成部７、第２の接続ネット生成部８、及び検証部９を有する。検証部９は、電源セル配置検証部１０、入出力信号セル配置検証部１１、第１の接続ネット検証部１２、及び第２の接続ネット検証部２８を有する。入力データ記憶部２には、初期情報１３、及び設計ルール１４に関する情報が記憶されている。出力データ記憶部３には、電源セル配置情報２１、入出力信号セル配置情報２２、及び接続ネット情報２３が記憶されている。初期情報１３には、信号ピン情報１５、パッケージ外形形状ライブラリ１６、チップ外形形状ライブラリ１７が含まれる。設計ルール１４には、電源セル配置ルール１８、入出力信号セル配置ルール１９、接続ピン配置ルール２０が含まれる。
【００２９】
演算部１は、通常のコンピュータシステムの中央処理装置（ＣＰＵ）の一部として構成すればよい。電源セル配置部５、入出力信号セル配置部６、第１の接続ネット生成部７、第２の接続ネット生成部８、及び検証部９は、それぞれ専用のハードウェアで構成しても良く、通常のコンピュータシステムのＣＰＵを用いて、ソフトウェアで実質的に等価な機能を有する機能手段として構成しても構わない。
【００３０】
入力データ記憶部２、出力データ記憶部３、及びプログラム記憶部４は、それぞれ、半導体ＲＯＭ、半導体ＲＡＭ等の半導体メモリ装置、磁気ディスク装置、磁気ドラム装置、磁気テープ装置などの外部記憶装置で構成してもよく、ＣＰＵの内部の主記憶装置で構成しても構わない。
【００３１】
また、演算部１には、入出力制御部２４を介して、操作者からのデータや命令などの入力を受け付ける入力装置２６と、接続端子の設計結果を出力する出力装置２５及び表示装置２７が接続されている。入力装置２６は、キーボード、マウス、ライトペンまたはフレキシブルディスク装置などで構成されている。出力装置１０はプリンタ装置などにより構成され、表示装置２７はＣＲＴ、液晶などのディスプレイ装置などで構成されている。
【００３２】
演算部１で実行される各処理の入力データは、入力データ記憶部２に記憶され、プログラム命令はプログラム記憶部４に記憶されている。そしてこれらの入力データやプログラム命令は必要に応じてＣＰＵに読み込まれ、ＣＰＵの内部の演算部１によって、演算処理が実行されるとともに、一連の演算処理の各段階で発生した数値情報などのデータは、ＲＡＭや磁気ディスクなどの出力データ記憶部３に格納される。
【００３３】
電源セル配置部５は、半導体チップ内に配設された複数の入出力スロットの一部に、電源セルを配置する。電源セル配置部５は、電源セル配置ルール１８に従って電源セルを配置する。電源セル配置部５は、ＣＰＵに入力された信号ピン情報１５及びチップ外径形状ライブラリ１７に基いて、必要な電源セルの数を計算し、最適な位置に所望する電源セルを挿入する。必要な電源セルの数は、出力信号セルの同時スイッチングノイズや、入出力信号セル及び内部セルの消費電流量・使用条件等から計算される。電源セルが挿入される最適な位置は、出力バッファセルの近くに出力用電源セル、入力バッファセルの近くに入力用電源セルが置かれるようにし、同時スイッチングするグループには多数の電源セルを配置する。
【００３４】
入出力信号セル配置部６は、複数の入出力スロットの他の一部に、入出力信号セルを配置する。入出力信号セル配置部６は、入出力信号セル配置ルール１９に従って入出力信号セルを配置する。入出力信号セルの配置は、電源セル配置部５によって挿入された電源セルの配置に合わせて行われる。
【００３５】
第１の接続ネット生成部７は、複数の入出力スロットと半導体チップ上に配設された複数のバンプとの間を接続する第１の接続ネットを生成する。第１の接続ネット生成部７は、接続ピン配置ルール２０に従って第１の接続ネットを生成する。
【００３６】
第２の接続ネット生成部８は、複数のバンプとパッケージ基体上に配設された複数の外部電極との間を接続する第２の接続ネットを生成する。第２の接続ネット生成部８は、接続ピン配置ルール２０に従って第２の接続ネットを生成する。
【００３７】
検証部９は、電源セル、入出力信号セル、及び第１及び第２の接続ネットが、所定の設計ルールに違反しているか否かを検証する。ここでは「所定の設計ルール」として設計ルール１４を使用する。具体的には、電源セル配置検証部１０は、電源セルの数及び配置位置が電源セル配置ルール１８に違反しているか否かを検証する。入出力信号セル配置検証部１１は、入出力信号セルの配置位置が入出力信号セル配置ルール１９に違反しているか否かを検証する。第１の接続ネット検証部１２は、第１の接続ネットが接続ピン配置ルール２０に違反しているか否かを検証する。第２の接続ネット検証部２８は、第２の接続ネットが接続ピン配置ルール２０に違反しているか否かを検証する。
【００３８】
検証部９によって設計ルール１４に違反していないと判定された電源セル、入出力信号セル、及び第１及び第２の接続ネットは、電源セル配置情報２１、入出力信号セル配置情報２２、及び接続ネット情報２３として、出力データ記憶部３へそれぞれ出力され記憶される。一方、検証部９によって設計ルール１４に違反していると判定された場合、検証部９は、例えば表示装置２７の表示画面に、ルール違反があった違反項目、違反個所、違反内容などを表示して、操作者に対して設計変更の注意を促す。操作者は、表示装置２７の表示画面を見ながら手作業で電源セル或いは入出力信号セルの配置変更や、第１及び第２の接続ネットの入れ替えを行う。そして、検証部９は、編集（変更、入れ替え）後の電源セル、入出力信号セル、及び第１及び第２の接続ネットに対して、再度ルールチェックを行う。
【００３９】
電源セル配置ルール１８は、電源セルの数及び配置位置に関するルールである。入出力信号セル配置ルール１９は、入出力信号セルの大きさ及び配置禁止領域に関するルールである。接続ピン配置ルール２０には、セル仕様から要求される等長配線の要求、ペア配線の要求、接続ネットが交差する数の制限、最大配線長、及び配線の引き出しが出来るバンプのロウ（Ｒｏｗ）数に関するルールが含まれる。ここでは「接続ピン」は、上位概念「接続端子」に含まれる下位概念であり、「バンプ」及び「外部電極」を含む上位概念である。
【００４０】
信号ピン情報１５には、信号名、ＩＯバッファ名、パッケージ配線での等長配線ペアなどの要求事項等の情報が含まれる。パッケージ外形形状ライブラリ１６は、外部電極の位置座標等の情報を有する。チップ外形形状ライブラリ１７は、入出力スロット及びバンプの位置座標等の情報を有する。
【００４１】
以上説明したように、図１に示す演算部（５〜８）は、入出力スロット、バンプ、外部電極などの複数種類の接続端子に対して、それぞれ電源信号或いは入出力信号を割り当てる。そして、検証部９は、各接続端子について設計ルール１４に従った検証を行う。従って、外部電極とバンプ間及びバンプと入出力スロット間の対応関係は明確であるとは言えず、相対的な配置順序も同じとは言えない場合であっても、設計ルール１４に違反することなく、接続端子に信号を効率的に割り当ることができる。
【００４２】
図８に示すように、本発明の実施の形態に係る半導体装置の接続端子設計方法は、Ｓ０１〜Ｓ１７段階から構成されている。
【００４３】
（イ）まず、Ｓ０１段階において、信号ピン情報、パッケージ外形形状ライブラリ、チップ外形形状ライブラリなどの初期情報、及び電源セル配置ルール、入出力信号セル配置ルール、接続ピン配置ルールなどの設計ルールに関する情報を、図１の入力装置２６を介して入力データ記憶部２へ入力する。
【００４４】
（ロ）次に、Ｓ０２段階において、半導体チップ内に配設された複数の入出力スロットの一部に電源セルを配置する。この時、電源セルは、入力データ記憶部２に記憶されている電源セル配置ルールに従って配置される。具体的には、出力セルの同時スイッチングノイズや、入出力信号セル及び内部セルの消費電流量・使用条件等を考慮して、必要な電源セルの数を計算する。電源セルを挿入する位置は、出力用バッファセルの近くに出力用電源セルが、入力用バッファセルの近くに入力用電源セルがそれぞれ置かれるようにし、同時スイッチングするグループには多くの電源セルを配置する。次に、Ｓ０３段階において、電源セルが、所定の設計ルールに違反しているか否かを検証する。Ｓ０３段階での「所定の設計ルール」として、電源セル配置ルールを使用する。
【００４５】
（ハ）検証した結果、電源セルの数或いは配置位置にルール違反があると判定された場合（Ｓ０４段階において、Ｙｅｓ）、図１の表示装置２７に電源セルにルール違反がある旨及び違反個所を表示し、操作者に対して注意を促す。Ｓ０５段階において、操作者は、ルール違反を回避するように、入力装置２６を用いて電源セルの数或いは配置位置を編集することができる。そして、Ｓ０３段階に戻り、再度、電源セルの数或いは配置位置のルールチェックを行う。Ｓ０３〜Ｓ０５のループは、電源セルの数或いは配置位置にルール違反がないと判定された場合（Ｓ０４段階において、Ｎｏ）、終了してＳ０６段階へ進む。
【００４６】
（ニ）次に、Ｓ０６段階において、複数の入出力スロットの他の一部に入出力信号セルを配置する。即ち、電源セルが配置されていない入出力スロットに入出力信号セルを配置する。この時、入出力信号セルは、入出力信号セル配置ルールに従って配置される。次に、Ｓ０７段階において、入出力信号セルが、所定の設計ルールに違反しているか否かを検証する。Ｓ０７段階での「所定の設計ルール」として、入出力信号セル配置ルールを使用する。
【００４７】
（ホ）検証した結果、入出力信号セルの大きさ及び配置位置にルール違反があると判定された場合（Ｓ０８段階において、Ｙｅｓ）、図１の表示装置２７に入出力信号セルにルール違反がある旨及び違反個所を表示し、操作者に対して注意を促す。Ｓ０９段階において、操作者は、ルール違反を回避するように、入力装置２６を用いて入出力信号セルの数或いは配置位置を編集することができる。そして、Ｓ０７段階に戻り、再度、入出力信号セルの大きさ及び配置禁止領域（位置）のルールチェックを行う。Ｓ０７〜Ｓ０９のループは、入出力信号セルの大きさ及び配置禁止領域（位置）にルール違反がないと判定された場合（Ｓ０８段階において、Ｎｏ）、終了してＳ１０段階へ進む。
【００４８】
（ヘ）次に、Ｓ１０段階において、複数の入出力スロットと半導体チップ上に配設された複数のバンプとの間を接続する第１の接続ネットを生成する。この時、第１の接続ネットは、接続ピン配置ルールに従って生成される。具体的には、「接続ピン配置ルール」には、図３（ｂ）の第１の接続ネット形成領域４０の配線可能層数及び配線間隔などから定まる第１の接続ネットの交差の制約、配線の引き出しが出来るバンプのロウ（Ｒｏｗ）数などの制約、セル仕様から要求される等長配線等の制約などが含まれている。次に、Ｓ１１段階において、第１の接続ネットが、所定の設計ルールに違反しているか否かを検証する。Ｓ１１段階での「所定の設計ルール」を接続ピン配置ルールを使用する。
【００４９】
（ト）検証した結果、第１の接続ネットにルール違反があると判定された場合（Ｓ１２段階において、Ｙｅｓ）、図１の表示装置２７に第１の接続ネットにルール違反がある旨及び違反個所を表示し、操作者に対して注意を促す。Ｓ１３段階において、操作者は、ルール違反を回避するように、入力装置２６を用いてバンプの割り当てを編集することができる。そして、Ｓ１１段階に戻り、再度、第１の接続ネットのルールチェックを行う。Ｓ１１〜Ｓ１３のループは、第１の接続ネットにルール違反がないと判定された場合（Ｓ１２段階において、Ｎｏ）、終了してＳ１４段階へ進む。
【００５０】
（チ）次に、Ｓ１４段階において、複数のバンプとパッケージ基体上に配設された複数の外部電極との間を接続する第２の接続ネットを生成する。この時、第２の接続ネットは、接続ピン配置ルールに従って生成される。具体的には、「接続ピン配置ルール」には、図４（ｂ）のパッケージ基体４１の配線可能層数及び配線間隔などから定まる第２の接続ネットの交差の制約、配線の引き出しが出来る外部電極のロウ（Ｒｏｗ）数などの制約、セル仕様から要求される等長配線等の制約などが含まれている。次に、Ｓ１５段階において、第２の接続ネットが、所定の設計ルールに違反しているか否かを検証する。Ｓ１５段階での「所定の設計ルール」を接続ピン配置ルールを使用する。
【００５１】
（リ）検証した結果、第２の接続ネットにルール違反があると判定された場合（Ｓ１６段階において、Ｙｅｓ）、図１の表示装置２７に第２の接続ネットにルール違反がある旨及び違反個所を表示し、操作者に対して注意を促す。Ｓ１７段階において、操作者は、ルール違反を回避するように、入力装置２６を用いて外部電極の割り当てを編集することができる。そして、Ｓ１５段階に戻り、再度、第２の接続ネットのルールチェックを行う。Ｓ１５〜Ｓ１７のループは、第２の接続ネットにルール違反がないと判定された場合（Ｓ１６段階において、Ｎｏ）、終了する。
【００５２】
（ヌ）最後に、電源セル配置情報、入出力信号セル配置情報、接続ネット情報などを図１の出力データ記憶部３へ出力及び記憶する。
【００５３】
以上の段階を経て、接続端子の割り当てが終了した後、チップ自動配置配線工程、パッケージ詳細設計工程を実施する。「チップ自動配置配線工程」では、第１の接続ネットに従って実際の半導体チップの入出力スロットとバンプ間の配線を設計する。「パッケージ詳細設計工程」では、第２の接続ネットに従って実際のパッケージ基体のバンプと外部電極間の配線を設計する。
【００５４】
以上説明したように、Ｓ０２、Ｓ０６、Ｓ１０、及びＳ１４段階において、入出力スロット、バンプ、外部電極などの複数種類の接続端子に対して、それぞれ電源信号或いは入出力信号が割り当てられる。そして、Ｓ０３、Ｓ０７、Ｓ１１、及びＳ１５段階において、各接続端子について設計ルールに従った検証が行われる。従って、外部電極とバンプ間及びバンプと入出力スロット間の対応関係は明確であるとは言えず、相対的な配置順序も同じとは言えない場合であっても、設計ルールに違反することなく、接続端子に信号を効率的に割り当ることができる。
【００５５】
また、隣接する接続端子に割り当てるべき差動バッファ等の特定の信号を、設計ルールに違反することなく、入出力スロット、バンプ、及び外部電極にそれぞれ隣接して割り当てることができる。
【００５６】
更に、チップ自動配置配線工程及びパッケージ詳細設計工程において、ピンアサイン起因のエラーが発見されることが防止され、チップ自動配置配線及びパッケージ詳細設計をやり直すことがなくなる。
【００５７】
なお、図８の操作者による編集段階（Ｓ０５、Ｓ０９、Ｓ１３、及びＳ１３）の後、戻るべき段階は、一通りとは限らない。例えば、入出力信号セルの配置位置にルール違反が発見され（Ｓ０８）、編集を行った後（Ｓ０９）、Ｓ０７段階に戻るだけに限られない。入出力信号セルの配置位置を編集した結果、電源セルの数或いは配置位置を検証する必要が生じる場合もあり得る。この場合、Ｓ０７段階ではなくＳ０３段階に戻り、電源セルのルールチェック（Ｓ０３）を実施することが望ましい。同様に、第１及び第２の接続ネットについて編集（Ｓ１３、Ｓ１７）した結果、電源セル又は入出力信号セルについて検証する必要が生じる場合もあり得る。この場合、Ｓ１１段階又はＳ１５段階ではなくＳ０３段階或いはＳ０７段階に戻り、電源セル又は入出力信号セルのルールチェック（Ｓ０３、Ｓ０７）を実施することが望ましい。
【００５８】
以上説明したように、本発明の実施の形態によれば、複数の外部電極或いは複数のバンプがパッケージ基体半導体或いはチップの主表面に格子状に配設されている半導体装置において、入出力スロット、バンプ、外部電極などの接続端子の割り当てを、効率的に且つ設計ルールに正確に行うことができる。即ち、ＢＧＡ又はフリップチップパッケージなどの、近年の高密度実装・多ピン化に対応できるパッケージを有する半導体装置において、入出力信号セルの自動配置や、接続ネットの自動生成を、短時間で、しかも設計要求に正確に処理することができる。特に、入出力信号セルの配置における設計ルール検証や概略配線（接続ネット）の段階で設計ルール検証を行うため、チップ自動配置配線及びパッケージ詳細設計のやり直しを減少できる。
【００５９】
上述した半導体装置の接続端子設計方法は、時系列的につながった一連の処理又は操作、即ち「手順」として表現することができる。従って、この方法を、コンピュータシステムを用いて実行するために、コンピュータシステム内のプロセッサーなどが果たす複数の機能を特定するプログラムとして構成することができる。また、このプログラムは、コンピュータ読み取り可能な記録媒体に保存することができる。この記録媒体をコンピュータシステムによって読み込ませ、このプログラムを実行してコンピュータを制御しながら上述した方法を実現することができる。この記録媒体は、図１に示したプログラム記憶部４として用いる、あるいはプログラム記憶部４に読み込ませ、このプログラムにより演算部１における種々の作業を所定の処理手順に従って実行することができる。ここで、このプログラムを保存する記録媒体としては、メモリ装置、磁気ディスク装置、光ディスク装置、その他のプログラムを記録することができるような装置が含まれる。
【００６０】
図１０に示すように、半導体装置の接続端子設計装置１００の本体全面には、フレキシブルディスクドライブ１０１、及びＣＤ−ＲＯＭドライブ１０２が設けられている。磁気ディスクとしてのフレキシブルディスク１０３または光ディスクとしてのＣＤ−ＲＯＭ１０４を各ドライブ入り口から挿入し、所定の読み出し操作を行うことにより、これらの記録媒体に格納されたプログラムをシステム内にインストールすることができる。また、所定のドライブ装置１０７を接続することにより、例えばゲームパックなどに使用されている半導体メモリとしてのＲＯＭ１０５や、磁気テープとしてのカセットテープ１０６を用いることもできる。
【００６１】
（変形例）
図９を参照して、変形例に係る半導体装置の接続端子設計方法について説明する。
【００６２】
（イ）まず、図８のＳ０１段階と同様に、Ｓ５１段階において初期情報及び設計ルールを入力する。
【００６３】
（ロ）次に、Ｓ５２段階〜Ｓ５５段階において、電源セルの配置、入出力信号セルの配置、及び第１及び第２の接続ネットの生成を実施する。即ち、変形例においては、電源セルを配置した（Ｓ５２）後、電源セルの数及び位置を検証せずに入出力信号セルを配置する（Ｓ５３）。そして、入出力信号セルの位置を検証せずに第１の接続ネットを生成し（Ｓ５４）、続けて第２の接続ネットを生成する（Ｓ５５）。
【００６４】
（ハ）その後、Ｓ５６段階において電源セルの数及び配置位置を検証する。検証の結果、電源セルの数或いは配置位置にルール違反が有る場合（Ｓ５７においてＹｅｓ）、違反個所を編集した（Ｓ５８）後、再び電源セルのルールチェックを行う。
【００６５】
（ニ）そして、Ｓ５９段階において入出力信号セルの配置位置を検証する。検証の結果、入出力信号セルの位置にルール違反が有る場合（Ｓ６０においてＹｅｓ）、違反個所を編集した（Ｓ６１）後、再び電源セルのルールチェックを行う。
【００６６】
（ホ）そして、Ｓ６２段階において第１の接続ネットを検証する。検証の結果、第１の接続ネットにルール違反が有る場合（Ｓ６３においてＹｅｓ）、違反個所を編集した（Ｓ６４）後、再び第１の接続ネットのルールチェックを行う。
【００６７】
（ヘ）そして、Ｓ６５段階において第２の接続ネットを検証する。検証の結果、第２の接続ネットにルール違反が有る場合（Ｓ６６においてＹｅｓ）、違反個所を編集した（Ｓ６７）後、再び第２の接続ネットのルールチェックを行う。
【００６８】
なお、図８のフローチャートと同様に、操作者による編集段階（Ｓ５８、Ｓ６１、Ｓ６４、及びＳ６７）の後、戻るべき段階は、一通りとは限らない。例えば、入出力信号セルの配置位置にルール違反が発見され（Ｓ６０）、編集を行った後（Ｓ６１）、Ｓ５９段階に戻るだけに限られない。入出力信号セルの位置を編集した結果、電源セルの数或いは配置位置を検証する必要が生じる場合もあり得る。この場合、Ｓ５９段階ではなくＳ５６段階に戻り、電源セルのルールチェック（Ｓ５６）を実施することが望ましい。同様に、第１及び第２の接続ネットについて編集（Ｓ６４、Ｓ６７）した結果、電源セル又は入出力信号セルについて検証する必要が生じる場合もあり得る。この場合、Ｓ６２段階又はＳ６５段階ではなくＳ５６段階或いはＳ５９段階に戻り、電源セル又は入出力信号セルのルールチェック（Ｓ５６、Ｓ５９）を実施することが望ましい。
【００６９】
このように、直前の検証段階ではなくそれ以前の検証段階へ戻る場合、変形例においては、以下に示す図８のフローチャートには無い特有の効果を有する。図８において、例えば、入出力信号セルのルール違反に対して操作者が編集を行い（Ｓ０９）、電源セルの数或いは位置を再度検証した（Ｓ０３）場合、Ｓ０６段階において、再度入出力信号セルの配置を行うことになる。一方、図９においては、入出力信号セルのルール違反に対して操作者が編集を行い（Ｓ６１）、電源セルの数或いは位置を再度検証しても（Ｓ５６）、Ｓ５６〜Ｓ６１のループの中に入出力信号セルの配置段階（Ｓ５３）が含まれていないため、入出力信号セルの配置段階（Ｓ５３）を実施することが無い。即ち、入出力信号セルのルール違反に対して操作者が行った編集（Ｓ６１）の結果を十分に利用して、各検証段階（Ｓ５６、Ｓ５９、Ｓ６２、Ｓ６５）を実施することができる。よって、一度、配置／生成した電源セル、入出力信号セル、第１及び第２の接続ネットを有効に利用することができ、より効率的な設計を行うことが可能となる。
【００７０】
（その他の実施の形態）
上記のように、本発明は、１つの実施の形態及びその変形例によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００７１】
図８に示したフローチャートには、図２〜図７に示したフリップチップチップＢＧＡ等の半導体装置に適した接続端子設計方法を示す。即ち、フリップチップチップＢＧＡにおいては、第１の接続ネットは、電源セル及び入出力信号セルを配置した後に生成され、第２の接続ネットは、第１の接続ネットを生成した後に生成されることが望ましい。基本的には、「電源セル及び入出力信号セルの配置」、「第１の接続ネットの生成」及び「第２の接続ネットの生成」の設計自由度は、「電源セル及び入出力信号セルの配置」＜「第１の接続ネットの生成」＜「第２の接続ネットの生成」の関係にある。従って、設計自由度の低いものから順番に設計していくことで設計効率が向上する。逆に、設計自由度の高いものから順番に設計していくことで設計制約を満たさない可能性が増加する。一般的に、「第１の接続ネット」は一層で形成されている為、その設計自由度は小さく、セルからバンプまでの対応関係はある程度決まっている（少ない選択の可能性）。しかし、「第２の接続ネット」は複数層で形成されている為、「第１の接続ネット」よりも設計自由度が大きい（大きな選択の可能性）。よって、設計自由度の低いものから作業していく方が効率的である。例えば等長配線が「第１の接続ネットの生成」のルールチェックでエラーが発生しても「第２の接続ネットの生成」においてそのエラーを吸収可能である。
【００７２】
しかし、本発明の実施の形態に係る接続端子の設計方法は、図８に示したフローチャートに限られない。フリップチップチップＢＧＡ以外の半導体装置、例えば、ＱＦＰなどにおいては、まず、第２の接続ネットの生成及び検証（Ｓ１４〜Ｓ１７）を行い、次に第１の接続ネットの生成及び検証（Ｓ１０〜Ｓ１３）を行い、次に入出力信号セル及び電源信号セルの配置及び検証（Ｓ０２〜Ｓ０９）を行うことが望ましい。
【００７３】
図５等では複数のバンプ３７が半導体チップ３１の主表面全体に配設され、複数の外部電極４３がパッケージ基体４１の主表面全体に配設されている場合について示した。しかし、接続端子設計の対象となる半導体装置は、これに限定されるものではなく、半導体チップ３１或いはパッケージ基体４１の一部分にのみ配置されていても構わない。例えば、図５のパッケージ基体４１の主表面の内、チップ領域４６を除いた領域にのみに、複数の外部電極４３が格子状に配設されていても構わない。同様に、図２の半導体チップ３１の主表面の内、内部セル３２が形成されていない領域にのみに、図３（ａ）の複数のバンプ３７が格子状に配設されていても構わない。
【００７４】
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。
【００７５】
【発明の効果】
以上説明したように、本発明によれば、接続端子の割り当てを、効率的に且つ設計ルールに正確に行うことができる半導体装置の接続端子設計装置、半導体装置の接続端子設計方法、及び半導体装置の接続端子設計プログラムを提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置の接続端子設計装置の構成を示すブロック図である。
【図２】フリップチップＢＧＡにパッケージングされる半導体チップの全体構成を示す平面図である。
【図３】図３（ａ）は、図２の点線で囲んだ領域３６の詳細な構成を示す拡大図である。図３（ｂ）は、図３（ａ）のＡ−Ａ’切断面に沿った断面図である。
【図４】図４（ａ）は、図２の半導体チップをパッケージングするフリップチップＢＧＡのパッケージ基体の一部分を示す平面図である。図４（ｂ）は、Ｂ−Ｂ’切断面に沿った断面図である。
【図５】フリップチップＢＧＡのより具体的な構成を示す平面図である。
【図６】図５の破線で囲まれた楕円の領域５１を拡大した平面図である。
【図７】図５の破線で囲まれた楕円の領域５２を拡大した平面図である。
【図８】本発明の実施の形態に係る半導体装置の接続端子設計方法を示すフローチャートである。
【図９】図８に示した半導体装置の接続端子設計方法の変形例を示すフローチャートである。
【図１０】接続端子設計プログラムを読み取り、そこに記述された手順に従って、半導体装置の接続端子設計システムが果たす複数の機能を制御することにより、半導体装置の接続端子設計方法を実現するコンピュータシステムからなる半導体装置の接続端子設計装置の一例を示す外観図である。
【図１１】従来のＱＦＰの構成を示す平面図である。
【符号の説明】
１ 演算部
２ 入力データ記憶部
３ 出力データ記憶部
４ プログラム記憶部
５ 電源セル配置部
６ 入出力信号セル配置部
７ 第１の接続ネット生成部
８ 第２の接続ネット生成部
９ 検証部
１０ 電源セル配置検証部
１１ 入出力信号セル配置検証部
１２ 第１の接続ネット検証部
１３ 初期情報
１４ 設計ルール
１５ 信号ピン情報
１６ パッケージ外形形状ライブラリ
１７ チップ外形形状ライブラリ
１８ 電源セル配置ルール
１９ 入出力信号セル配置ルール
２０ 接続ピン配置ルール
２１ 電源セル配置情報
２２ 入出力信号セル配置情報
２３ 接続ネット情報
２４ 入出力制御部
２５ 出力装置
２６ 入力装置
２７ 表示装置
２８ 第２の接続ネット検証部
３１ 半導体チップ
３２ 内部セル
３３ 入出力スロット
３４ 電源セル
３５ 入出力信号セル
３７ バンプ
３８ 第１の接続ネット
３９ 半導体基板
４０ 第１の接続ネット形成領域
４１ パッケージ基体
４３ 外部電極
４５ 第２の接続ネット
４６ チップ領域
４７ バンプ接続部
Claims (13)
- 半導体チップ内に配設された複数の入出力スロットの一部に、電源セルを配置する電源セル配置部と、
前記複数の入出力スロットの他の一部に、入出力信号セルを配置する入出力信号セル配置部と、
前記複数の入出力スロットと前記半導体チップ上に配設された複数のバンプとの間を接続する第１の接続ネットを生成する第１の接続ネット生成部と、
前記複数のバンプとパッケージ基体上に配設された複数の外部電極との間を接続する第２の接続ネットを生成する第２の接続ネット生成部と、
前記電源セル、前記入出力信号セル、及び前記第１及び第２の接続ネットが、所定の設計ルールに違反しているか否かを検証する検証部と
を有することを特徴とする半導体装置の接続端子設計装置。 - 前記第１の接続ネット生成部は、前記電源セル又は前記入出力信号セルが配置された前記複数の入出力スロットと前記複数のバンプとの間を接続する前記第１の接続ネットを生成し、
前記第２の接続ネット生成部は、前記第１の接続ネットによって前記複数の入出力スロットに接続された前記複数のバンプと前記複数の外部電極との間を接続する前記第２の接続ネットを生成することを特徴とする請求項１記載の半導体装置の接続端子設計装置。 - 前記複数のバンプは前記半導体チップの主表面全体に配設され、前記複数の外部電極は前記パッケージ基体の主表面全体に配設されていることを特徴とする請求項１記載の半導体装置の接続端子設計装置。
- 前記所定の設計ルールには、
前記電源セルの数及び配置位置に関する電源セル配置ルールと、
前記入出力信号セルの大きさ及び配置禁止領域に関する入出力信号セル配置ルールと、
等長配線の要求、ペア配線の要求、接続ネット同士が交差する数の制限、及び最大配線長に関する接続ピン配置ルールと
が含まれることを特徴とする請求項１記載の半導体装置の接続端子設計装置。 - 前記電源セル配置部は、前記電源セルの数及び配置位置に関する電源セル配置ルールに従って、前記電源セルを配置し、
前記入出力信号セル配置部は、前記入出力信号セルの大きさ及び配置禁止領域に関する入出力信号セル配置ルールに従って、前記入出力信号セルを配置し、
前記第１及び第２の接続ネット生成部は、等長配線の要求、ペア配線の要求、接続ネット同士が交差する数の制限、及び最大配線長に関する接続ピン配置ルールに従って、前記第１及び第２の接続ネットをそれぞれ生成する
ことを特徴とする請求項１記載の半導体装置の接続端子設計装置。 - 半導体チップ内に配設された複数の入出力スロットの一部に電源セルを配置し、
前記複数の入出力スロットの他の一部に入出力信号セルを配置し、
前記複数の入出力スロットと前記半導体チップ上に配設された複数のバンプとの間を接続する第１の接続ネットを生成し、
前記複数のバンプとパッケージ基体上に配設された複数の外部電極との間を接続する第２の接続ネットを生成し、
前記電源セル、前記入出力信号セル、及び前記第１及び第２の接続ネットが、所定の設計ルールに違反しているか否かを検証する
ことを特徴とする半導体装置の接続端子設計方法。 - 前記第１の接続ネットは、前記電源セル及び前記入出力信号セルを配置した後に生成され、
前記第２の接続ネットは、前記第１の接続ネットを生成した後に生成される
ことを特徴とする請求項６記載の半導体装置の接続端子設計方法。 - 前記所定の設計ルールには、
前記電源セルの数及び配置位置に関する電源セル配置ルールと、
前記入出力信号セルの大きさ及び配置禁止領域に関する入出力信号セル配置ルールと、
等長配線の要求、ペア配線の要求、接続ネット同士が交差する数の制限、及び最大配線長に関する接続ピン配置ルールと
が含まれることを特徴とする請求項６記載の半導体装置の接続端子設計方法。 - 前記電源セルは、当該電源セルの数及び配置位置に関する電源セル配置ルールに従って配置され、
前記入出力信号セルは、当該入出力信号セルの大きさ及び配置禁止領域に関する入出力信号セル配置ルールに従って配置され、
前記第１及び第２の接続ネットは、等長配線の要求、ペア配線の要求、接続ネット同士が交差する数の制限、及び最大配線長に関する接続ピン配置ルールに従ってそれぞれ生成される
ことを特徴とする請求項６記載の半導体装置の接続端子設計方法。 - コンピュータに、
半導体チップ内に配設された複数の入出力スロットの一部に電源セルを配置し、
前記複数の入出力スロットの他の一部に入出力信号セルを配置し、
前記複数の入出力スロットと前記半導体チップ上に配設された複数のバンプとの間を接続する第１の接続ネットを生成し、
前記複数のバンプとパッケージ基体上に配設された複数の外部電極との間を接続する第２の接続ネットを生成し、
前記電源セル、前記入出力信号セル、及び前記第１及び第２の接続ネットが、所定の設計ルールに違反しているか否かを検証する
ことを実行させることを特徴とする半導体装置の接続端子設計プログラム。 - 前記第１の接続ネットは、前記電源セル及び前記入出力信号セルを配置した後に生成され、
前記第２の接続ネットは、前記第１の接続ネットを生成した後に生成される
ことを特徴とする請求項１０記載の半導体装置の接続端子設計プログラム。 - 前記所定の設計ルールには、
前記電源セルの数及び配置位置に関する電源セル配置ルールと、
前記入出力信号セルの大きさ及び配置禁止領域に関する入出力信号セル配置ルールと、
等長配線の要求、ペア配線の要求、接続ネット同士が交差する数の制限、及び最大配線長に関する接続ピン配置ルールと
が含まれることを特徴とする請求項１０記載の半導体装置の接続端子設計プログラム。 - 前記電源セルは、当該電源セルの数及び配置位置に関する電源セル配置ルールに従って配置され、
前記入出力信号セルは、当該入出力信号セルの大きさ及び配置禁止領域に関する入出力信号セル配置ルールに従って配置され、
前記第１及び第２の接続ネットは、等長配線の要求、ペア配線の要求、接続ネット同士が交差する数の制限、及び最大配線長に関する接続ピン配置ルールに従ってそれぞれ生成される
ことを特徴とする請求項１０記載の半導体装置の接続端子設計プログラム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002204776A JP2004047829A (ja) | 2002-07-12 | 2002-07-12 | 半導体装置の接続端子設計装置、半導体装置の接続端子設計方法、及び半導体装置の接続端子設計プログラム |
| US10/617,931 US7353476B2 (en) | 2002-07-12 | 2003-07-11 | System, method and computer program product for designing connecting terminals of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002204776A JP2004047829A (ja) | 2002-07-12 | 2002-07-12 | 半導体装置の接続端子設計装置、半導体装置の接続端子設計方法、及び半導体装置の接続端子設計プログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004047829A true JP2004047829A (ja) | 2004-02-12 |
| JP2004047829A5 JP2004047829A5 (ja) | 2005-02-03 |
Family
ID=31710281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002204776A Abandoned JP2004047829A (ja) | 2002-07-12 | 2002-07-12 | 半導体装置の接続端子設計装置、半導体装置の接続端子設計方法、及び半導体装置の接続端子設計プログラム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7353476B2 (ja) |
| JP (1) | JP2004047829A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007102381A (ja) * | 2005-09-30 | 2007-04-19 | Fukuoka Pref Gov Sangyo Kagaku Gijutsu Shinko Zaidan | 半導体装置設計支援装置、半導体装置設計支援方法、その方法をコンピュータにより実行可能なプログラム、及び、そのプログラムを記録した記録媒体 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7665044B1 (en) | 2005-04-01 | 2010-02-16 | Cadence Design Systems, Inc. | Method and system for the condensed macro library creation |
| US7543261B2 (en) * | 2005-04-27 | 2009-06-02 | Lsi Corporation | I/O planning with lock and insertion features |
| US8694946B1 (en) | 2008-02-20 | 2014-04-08 | Altera Corporation | Simultaneous switching noise optimization |
| US8151233B1 (en) * | 2009-04-07 | 2012-04-03 | Altera Corporation | Circuit design with incremental simultaneous switching noise analysis |
| JP2011192705A (ja) * | 2010-03-12 | 2011-09-29 | Toshiba Corp | パッケージ基板の設計装置およびパッケージ基板の設計方法 |
| US9557370B2 (en) | 2012-02-10 | 2017-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of improving bump allocation for semiconductor devices and semiconductor devices with improved bump allocation |
| TWI472941B (zh) | 2012-04-18 | 2015-02-11 | Global Unichip Corp | 晶片輸出入設計的方法 |
| KR101996825B1 (ko) | 2013-01-18 | 2019-10-01 | 삼성전자 주식회사 | 3d 반도체 패키지 디자인 방법 및 컴퓨팅 시스템 |
| US10943049B2 (en) * | 2018-09-28 | 2021-03-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Rule check violation prediction systems and methods |
| KR20220008171A (ko) | 2020-07-13 | 2022-01-20 | 삼성전자주식회사 | 반도체 칩 설계 방법 및 그것을 수행하기 위한 컴퓨팅 장치 |
| CN115410935B (zh) * | 2022-08-30 | 2023-09-26 | 江苏泰治科技股份有限公司 | 一种ic芯片封装时避免焊线交叉的布线方法及系统 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3230937B2 (ja) | 1994-08-18 | 2001-11-19 | 株式会社日立製作所 | 電子回路最適設計支援装置及びその方法 |
| JPH09325979A (ja) | 1996-06-05 | 1997-12-16 | Mitsubishi Electric Corp | ベースアレイデータ生成装置および方法 |
| US5952726A (en) * | 1996-11-12 | 1999-09-14 | Lsi Logic Corporation | Flip chip bump distribution on die |
| JP3349996B2 (ja) | 1999-08-19 | 2002-11-25 | エヌイーシーマイクロシステム株式会社 | チップパッドの検索方法 |
-
2002
- 2002-07-12 JP JP2002204776A patent/JP2004047829A/ja not_active Abandoned
-
2003
- 2003-07-11 US US10/617,931 patent/US7353476B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007102381A (ja) * | 2005-09-30 | 2007-04-19 | Fukuoka Pref Gov Sangyo Kagaku Gijutsu Shinko Zaidan | 半導体装置設計支援装置、半導体装置設計支援方法、その方法をコンピュータにより実行可能なプログラム、及び、そのプログラムを記録した記録媒体 |
| JP4663473B2 (ja) * | 2005-09-30 | 2011-04-06 | 財団法人福岡県産業・科学技術振興財団 | 半導体装置設計支援装置、半導体装置設計支援方法、その方法をコンピュータにより実行可能なプログラム、及び、そのプログラムを記録した記録媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070245276A1 (en) | 2007-10-18 |
| US7353476B2 (en) | 2008-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4090118B2 (ja) | Ｌｓｉの製造方法及びレイアウト用プログラムを記録した記録媒体 | |
| TWI502209B (zh) | 操控運算裝置以產生並行式測試計畫之資訊的方法、包含實施該方法之指令的非暫存電腦可讀取儲存媒體、及依據該方法製造半導體裝置的方法 | |
| JP3535804B2 (ja) | フリップチップ型半導体装置の設計方法 | |
| JP2004047829A (ja) | 半導体装置の接続端子設計装置、半導体装置の接続端子設計方法、及び半導体装置の接続端子設計プログラム | |
| US6392301B1 (en) | Chip package and method | |
| US7818703B2 (en) | Density driven layout for RRAM configuration module | |
| JP3786398B2 (ja) | 半導体パッケージの配線方法 | |
| US6245599B1 (en) | Circuit wiring system circuit wiring method semi-conductor package and semi-conductor package substrate | |
| WO2021196574A1 (zh) | 用于优化芯片静电泄放能力的管脚环的自动布局方法 | |
| US6952814B2 (en) | Method and apparatus for establishment of a die connection bump layout | |
| JPH0969568A (ja) | フリップチップ型半導体装置の配置配線方法 | |
| WO2021196573A1 (zh) | 芯片设计中填补环的自动布局方法 | |
| US7514800B2 (en) | Semiconductor device and wire bonding method therefor | |
| KR100293021B1 (ko) | 집적회로장치의제조방법및집적회로장치 | |
| JP4350886B2 (ja) | ダミーパターンの配置方法、半導体装置を製造する方法及びｃａｄシステム | |
| JP2001237317A (ja) | 半導体集積回路装置、その設計方法、及びｉ／ｏセルライブラリが記録されたコンピュータ読み取り可能な記録媒体 | |
| JP4177123B2 (ja) | 配線図形検証方法、プログラム及び装置 | |
| US6269327B1 (en) | System and method for generating wire bond fingers | |
| JP3119631B2 (ja) | 半導体集積回路装置及びその設計方法 | |
| JP3556767B2 (ja) | 半導体集積回路装置の設計装置 | |
| Lee et al. | Board-and chip-aware package wire planning | |
| JP2004318640A (ja) | 端子配置装置および端子配置方法 | |
| JP2910734B2 (ja) | レイアウト方法 | |
| JP2005326976A (ja) | 電子回路基板用ｃａｄシステム、コンピュータプログラム、及び電子回路基板の製造方法 | |
| JPWO2020021666A1 (ja) | 決定装置及びこれを備えるチップ装着装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040301 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040301 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20041025 |