JP3941590B2 - 電磁波シールド層を備えるプリント配線板 - Google Patents
電磁波シールド層を備えるプリント配線板 Download PDFInfo
- Publication number
- JP3941590B2 JP3941590B2 JP2002149507A JP2002149507A JP3941590B2 JP 3941590 B2 JP3941590 B2 JP 3941590B2 JP 2002149507 A JP2002149507 A JP 2002149507A JP 2002149507 A JP2002149507 A JP 2002149507A JP 3941590 B2 JP3941590 B2 JP 3941590B2
- Authority
- JP
- Japan
- Prior art keywords
- signal wiring
- electronic component
- wiring pattern
- dielectric substrate
- electromagnetic wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
- Waveguides (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、電磁波シールド層を備えるプリント配線板に係り、特に、高周波の信号を信号配線パターンを介して伝送する場合に用いて好適な電磁波シールド層を備えるプリント配線板に関する。
【０００２】
【従来の技術】
近年、デジタル回路の動作が高速化され、これに伴って電子機器から放射される電磁波（すなわち、放射雑音）が増強されている。この放射雑音は、無線機器の動作の障害（たとえば、受信品質の低下など）や、他の電子機器の異常動作を招く原因となっている。特に、コンピュータなどでは、内部のクロックの周期に対応した電磁波の放射雑音が大きくなってきている。この放射雑音が発生する主な原因は、コンピュータの内部のプリント配線板によるものである。プリント配線板に実装された電子部品のうちでアクティブに動作するものは、ＬＳＩ（大規模集積回路）のみである。このため、放射雑音の発生源は、ＬＳＩである。
【０００３】
ＬＳＩを原因とする放射雑音には、三つの種類がある。すなわち、▲１▼ＬＳＩチップ上の配線やパッケージのリードフレームに信号が伝搬することによって生じる放射雑音、▲２▼ＬＳＩから出力される信号がプリント配線板上の信号配線パターンを伝搬することによって生じる放射雑音、及び▲３▼ＬＳＩに供給される電源電流が電源層及び接地層に流れることによって生じる放射雑音である。これらの放射雑音のうちの▲１▼及び▲３▼の放射雑音に対しては、ＬＳＩメーカからＬＳＩチップ上の配線に関する情報や電源電流の周波数スペクトルなどの情報が公開されていないため、電子機器メーカのみでは対処が困難であり、対策が殆ど進んでいないが、▲２▼の放射雑音に対する対策として、多層のプリント配線板の内層に信号配線パターンを形成し、同信号配線パターンの上下を接地層で挟み込んだものが製作されている。
【０００４】
この種のプリント配線板は、従来では例えば図９に示すように、誘電体基板１１を有している。誘電体基板１１上には、ＬＳＩ１２，…，１２が実装され、同ＬＳＩ１２，…，１２のリードに信号配線パターン１３，…，１３が接続されている。これらの信号配線パターン１３，…，１３は、誘電体基板１１の内層に形成されているため、ビアホール（ｖｉａ、中継スルーホール）１４，…，１４を介してＬＳＩ１２，…，１２のリードに接続されている。
【０００５】
図１０は、図９に示すプリント配線板のＡ方向透視図である。
同図１０に示すように、誘電体基板１１の底面には、グラウンド・プレーン（接地層）１５が形成され、信号配線パターン１３，…，１３の上には表面層１６が形成され、同表面層１６の上にグラウンド・プレーン（接地層）１７が形成されている。
【０００６】
このプリント配線板では、信号配線パターン１３，…，１３がグラウンド・プレーン１５，１７で挟み込まれているので、ＬＳＩ１２，…，１２から出力される信号が信号配線パターン１３，…，１３を伝搬することによって生じる放射雑音は、同グラウンド・プレーン１５，１７によってシールドされる。このため、他の電子機器に対する悪影響が低減される。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来のプリント配線板では、次のような問題点があった。
すなわち、信号配線パターン１３，…，１３とビアホール１４，…，１４とによって静電容量が形成されるため、ＬＳＩ１２，…，１２から出力される信号がたとえばクロックのような高速の信号の場合、同信号が容量性の反射によるノイズの影響を受けてしまい、正確な位相で伝送されないという問題点がある。この場合、クロックの位相に誤差が発生すれば、ＬＳＩ１２，…，１２が誤動作することがある。また、容量性の反射によるノイズの影響を避けるために、図１１に示すように、信号配線パターン１３，…，１３を誘電体基板１１の最外層（表面層）に形成した場合、同信号配線パターン１３，…，１３がアンテナとして作用し、同信号配線パターン１３，…，１３に流れる電流によって発生する電磁波Ｍによる放射雑音が空間に伝搬するので、ＥＭＩ（Electro Magnetic Interference 、電磁妨害）が発生し、他の電子機器に異常動作が発生するという問題点がある。
【０００８】
この発明は、上述の事情に鑑みてなされたもので、容量性の反射によるノイズの影響を受けることなく、信号を高速に伝送し、かつ、電磁波による放射雑音が外部へ伝搬することのない電磁波シールド層を備えるプリント配線板を提供することを目的としている。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、誘電体基板と、該誘電体基板の一方の面に形成された接地層と、外部接続用のリードを有し、前記誘電体基板の他方の面に実装された電子部品と、前記誘電体基板の前記他方の面に所定の幅で形成され、前記電子部品の前記リードに接続されて各種の信号を伝送するための信号配線パターンとを備えてなるプリント配線板であって、前記電子部品のパッケージを除いて、前記電子部品の前記リードと前記信号配線パターンとを覆う態様で、前記接地層と接続されて、前記電子部品の前記リード及び前記信号配線パターンから発生した電磁波をシールドするための電磁波シールド層が設けられ、かつ、前記信号配線パターンの幅は、該信号配線パターンの特性インピーダンスが前記電子部品の入力インピーダンス及び出力インピーダンスと整合する値に設定されていることを特徴としている。
【００１０】
また、請求項２記載の発明は、所定の厚み及び比誘電率を有する誘電体基板と、該誘電体基板の一方の面に形成された接地層と、外部接続用のリードを有し、前記誘電体基板の他方の面に実装された電子部品と、前記誘電体基板の前記他方の面に所定の幅で形成され、前記電子部品の前記リードに接続されて各種の信号を伝送するための信号配線パターンとを備えてなるプリント配線板であって、前記電子部品のパッケージを除いて、前記電子部品の前記リードと前記信号配線パターンとを覆う態様で、前記接地層と接続されて、前記電子部品の前記リード及び前記信号配線パターンから発生した電磁波をシールドするための電磁波シールド層が設けられ、かつ、前記信号配線パターンの幅は、該信号配線パターンのインダクタンスと、該信号配線パターンと前記接地層との間の静電容量と、該信号配線パターンと前記電磁波シールド層との間の静電容量とに基づいて求められる該信号配線パターンの特性インピーダンスが前記電子部品の入力インピーダンス及び出力インピーダンスと整合する値に設定されていることを特徴としている。
【００１１】
また、請求項３記載の発明は、誘電体基板と、該誘電体基板の一方の面に形成された接地層と、外部接続用のリードを有し、前記誘電体基板の他方の面に実装された電子部品と、前記誘電体基板の前記他方の面に所定の幅で形成され、前記電子部品の前記リードに接続されて各種の信号を伝送するための信号配線パターンとを備えてなるプリント配線板であって、前記電子部品のパッケージを除いて、該パッケージの両側に設けられた前記リードと前記信号配線パターンとを覆う態様で、前記接地層と接続されて、前記パッケージの両側の前記リード及び前記信号配線パターンから発生した電磁波をシールドするための、互いに分離した複数の電磁波シールド層が設けられ、かつ、前記信号配線パターンの幅は、該信号配線パターンの特性インピーダンスが前記電子部品の入力インピーダンス及び出力インピーダンスと整合する値に設定されていることを特徴としている。
【００１２】
また、請求項４記載の発明は、所定の厚み及び比誘電率を有する誘電体基板と、該誘電体基板の一方の面に形成された接地層と、外部接続用のリードを有し、前記誘電体基板の他方の面に実装された電子部品と、前記誘電体基板の前記他方の面に所定の幅で形成され、前記電子部品の前記リードに接続されて各種の信号を伝送するための信号配線パターンとを備えてなるプリント配線板であって、前記電子部品のパッケージを除いて、該パッケージの両側に設けられた前記リードと前記信号配線パターンとを覆う態様で、前記接地層と接続されて、前記パッケージの両側の前記リード及び前記信号配線パターンから発生した電磁波をシールドするための、互いに分離した複数の電磁波シールド層が設けられ、かつ、前記信号配線パターンの幅は、該信号配線パターンのインダクタンスと、該信号配線パターンと前記接地層との間の静電容量と、該信号配線パターンと前記電磁波シールド層との間の静電容量とに基づいて求められる該信号配線パターンの特性インピーダンスが前記電子部品の入力インピーダンス及び出力インピーダンスと整合する値に設定されていることを特徴としている。
【００１３】
また、請求項５記載の発明は、誘電体基板と、該誘電体基板の一方の面に形成された接地層と、外部接続用のリードを有し、前記誘電体基板の他方の面に実装された電子部品と、前記誘電体基板の前記他方の面に所定の幅で形成され、前記電子部品の前記リードに接続されて各種の信号を伝送するための信号配線パターンとを備えてなるプリント配線板であって、前記電子部品のパッケージを除いて、前記電子部品の前記リード、前記信号配線パターン及びこれらの近傍を覆う態様で、前記接地層と接続されて、前記電子部品の前記リード及び前記信号配線パターンから発生した電磁波をシールドするための電磁波シールド層が設けられ、かつ、前記信号配線パターンの幅は、該信号配線パターンの特性インピーダンスが前記電子部品の入力インピーダンス及び出力インピーダンスと整合する値に設定されていることを特徴としている。
【００１４】
また、請求項６記載の発明は、所定の厚み及び比誘電率を有する誘電体基板と、該誘電体基板の一方の面に形成された接地層と、外部接続用のリードを有し、前記誘電体基板の他方の面に実装された電子部品と、前記誘電体基板の前記他方の面に所定の幅で形成され、前記電子部品の前記リードに接続されて各種の信号を伝送するための信号配線パターンとを備えてなるプリント配線板であって、前記電子部品のパッケージを除いて、前記電子部品の前記リード、前記信号配線パターン及びこれらの近傍を覆う態様で、前記接地層と接続されて、前記電子部品の前記リード及び前記信号配線パターンから発生した電磁波をシールドするための電磁波シールド層が設けられ、かつ、前記信号配線パターンの幅は、該信号配線パターンのインダクタンスと、該信号配線パターンと前記接地層との間の静電容量と、該信号配線パターンと前記電磁波シールド層との間の静電容量とに基づいて求められる該信号配線パターンの特性インピーダンスが前記電子部品の入力インピーダンス及び出力インピーダンスと整合する値に設定されていることを特徴としている。
【００１５】
また、請求項７記載の発明は、請求項１乃至６の何れか１に記載の電磁波シールド層を備えるプリント配線板に係り、前記電磁波シールド層が、前記信号配線パターンから発生した電磁波をシールドするための導体板と、該導体板と前記各信号配線パターンとの間を絶縁するための絶縁膜とを備えてなることを特徴としている。
【００１６】
また、請求項８記載の発明は、請求項７記載の電磁波シールド層を備えるプリント配線板に係り、前記絶縁膜の厚みが、前記各信号配線パターンと前記接地層との間の静電容量に基づいて求められる前記各信号配線パターンの特性インピーダンスの値に影響を与えない値に設定されていることを特徴としている。
【００１７】
また、請求項９記載の発明は、請求項１乃至７の何れか１に記載の電磁波シールド層を備えるプリント配線板に係り、前記電磁波シールド層が、前記誘電体基板を貫通するビアホールを介して前記接地層に接続されていることを特徴としている。
【００１８】
請求項１０記載の発明は、請求項１乃至６の何れか１に記載の電磁波シールド層を備えるプリント配線板に係り、前記電子部品が、ＬＳＩからなることを特徴としている。
【００２１】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。
第１の実施形態
図１は、この発明の第１の実施形態であるプリント配線板を示す平面図である。
この形態のプリント配線板２０は、同図に示すように、誘電体基板２１と、グラウンド・プレーン２２と、ＬＳＩ２３，…，２３と、信号配線パターン２４，…，２４と、電磁波シールド板２５と、ビアホール２６，…，２６とから構成されている。誘電体基板２１は、たとえばガラス・エポキシなどで形成され、所定の厚み及び比誘電率を有している。グラウンド・プレーン２２は、誘電体基板２１の裏面に形成された平面導体板である。
【００２２】
ＬＳＩ２３，…，２３は、ＳＯＰ（Small Outline Package ）型の外部接続用のリードを有し、誘電体基板２１の表面に実装されている。信号配線パターン２４，…，２４は、誘電体基板２１の表面に所定の幅で形成され、ＬＳＩ２３，…，２３のリードに接続されて各種の信号（たとえばクロックのような高速の信号）を伝送する。特に、この実施形態では、信号配線パターン２４，…，２４は、ビアホール２６，…，２６との間の容量性の反射によるノイズの影響を避けるために、誘電体基板２１の表面のみに形成され、同ビアホール２６，…，２６を通過しない。電磁波シールド板２５は、信号配線パターン２４，…，２４を覆うように形成され、誘電体基板２１を貫通するビアホール２６，…，２６を介してグラウンド・プレーン２２と接続されて同信号配線パターン２４，…，２４から発生した電磁波をシールドする。
【００２３】
図２は、図１に示すプリント配線板２０のＡ方向透視図である。
同図２に示すように、誘電体基板２１の底面には、グラウンド・プレーン（接地層）２２が形成され、信号配線パターン２４，…，２４の上には電磁波シールド板２５が形成されている。電磁波シールド板２５は、導体板２５ａと、絶縁膜２５ｂと、保護膜２５ｃとから構成されている。導体板２５ａは、たとえば銅箔などで形成され、信号配線パターン２４，…，２４から発生した電磁波をシールドする。絶縁膜２５ｂは、たとえばポリイミドなどで形成され、導体板２５ａと信号配線パターン２４，…，２４との間を絶縁する。保護膜２５ｃは、たとえばポリイミドなどで形成され、導体板２５ａの表面を保護する。
【００２４】
図３は、図２中の信号配線パターン２４及び電磁波シールド板２５を含む部分の拡大断面図である。
同図３中の信号配線パターン２４，…，２４は、上方に導体板２５ａが形成された場合、同導体板２５ａが形成される前に比較して特性インピーダンスが減少する。このため、信号配線パターン２４，…，２４の幅は、導体板２５ａが形成された場合に特性インピーダンスがＬＳＩ２３，…，２３の入力インピーダンス及び出力インピーダンスと整合する値（たとえば、５０Ω）に設定されている。この特性インピーダンス（Ｚ）は、信号配線パターン２４，…，２４のインダクタンス（Ｌ）と、同信号配線パターン２４，…，２４とグラウンド・プレーン２２との間の静電容量（Ｃｇ）と、同信号配線パターン２４，…，２４と電磁波シールド板２５との間の静電容量（Ｃｓ）とに基づいて次式で概略の値が求められる。
Ｚ＝√｛Ｌ／（Ｃｇ＋Ｃｓ）｝
このため、たとえば、特性インピーダンスが５０Ωに設定される場合、信号配線パターン２４，…，２４の幅はたとえば３０μｍ、及び電磁波シールド板２５の絶縁膜２５ｂの膜厚がたとえば６０μｍに設定される。なお、電磁波シールド板２５が設けられない場合では、信号配線パターン２４，…，２４の幅がたとえば３５μｍとなる。
【００２５】
図４は、放射雑音が電磁波シールド板２５によってシールドされる様子を示す図である。
この図４を参照して、この形態の電磁波シールド方法について説明する。
このプリント配線板２０では、信号配線パターン２４，…，２４はビアホール２６を通過しないので、同信号配線パターン２４，…，２４の特性インピーダンスがＬＳＩ２３，…，２３の入力インピーダンス及び出力インピーダンスと整合する値（５０Ω）となる。このため、信号配線パターン２４，…，２４を伝搬する信号がたとえばクロックのような高速の信号の場合でも、同信号が容量性の反射によるノイズの影響を受けることがなく、正確な位相で伝送される。そして、ＬＳＩ２３，…，２３に誤動作が発生せず、正確に動作する。また、グラウンド・プレーン２２と接続された電磁波シールド板２５が信号配線パターン２４，…，２４を覆うように形成されているので、図４に示すように、同信号配線パターン２４，…，２４に流れる電流によって発生する電磁波Ｍによる放射雑音は、電磁波シールド板２５からビアホール２６，…，２６を介してグラウンド・プレーン２２に吸収される。このため、他の電子機器に対するＥＭＩの影響が低減される。
【００２６】
以上のように、この第１の実施形態では、信号配線パターン２４，…，２４は、ビアホールを通過せず、かつ所定の特性インピーダンスが設定されているので、同信号配線パターン２４，…，２４を伝搬する信号が正確な位相で伝送され、ＬＳＩ２３，…，２３に誤動作が発生せず、正確に動作する。さらに、信号配線パターン２４，…，２４の上方に電磁波シールド板２５が設けられているので、同信号配線パターン２４，…，２４に流れる電流によって発生する電磁波Ｍによる放射雑音は、電磁波シールド板２５からビアホール２６，…，２６を介してグラウンド・プレーン２２に吸収される。このため、他の電子機器に対するＥＭＩの影響が低減できる。
【００２７】
第２の実施形態
図５は、この発明の第２の実施形態であるプリント配線板を示す平面図であり、第１の実施形態を示す図１中の要素と共通の要素には共通の符号が付されている。
この形態のプリント配線板２０Ａでは、図５に示すように、図１中の信号配線パターン２４，…，２４及び電磁波シールド板２５に代えて、幅の異なる信号配線パターン２４Ａ，…，２４Ａ及び異なる構成の電磁波シールド板２５Ａが設けられている。電磁波シールド板２５Ａは、信号配線パターン２４Ａ，…，２４Ａの特性インピーダンスの値に影響を与えない位置に設けられている。信号配線パターン２４Ａ，…，２４Ａの幅は、その特性インピーダンスの値が電磁波シールド板２５Ａの影響を受けないので、たとえば３５μｍに設定されている。他は、図１と同様の構成である。
【００２８】
図６は、図５に示すプリント配線板のＡ方向透視図であり、第１の実施形態を示す図２中の要素と共通の要素には共通の符号が付されている。
図６に示すように、信号配線パターン２４Ａ，…，２４Ａの上には電磁波シールド板２５Ａが形成されている。電磁波シールド板２５Ａでは、図２中の絶縁膜２５ｂに代えて、膜厚の異なる絶縁膜２５ｄが設けられている。絶縁膜２５ｄの厚みは、信号配線パターン２４Ａ，…，２４Ａのインダクタンスと、信号配線パターン２４Ａ，…，２４Ａとグラウンド・プレーン２２との間の静電容量とに基づいて求められる同信号配線パターン２４Ａ，…，２４Ａの特性インピーダンスの値（５０Ω）に対して電磁波シールド板２５Ａが影響を与えない値に設定され、信号配線パターン２４Ａ，…，２４Ａの幅が３５μｍの場合、たとえば１５０μｍ以上に設定されている。
【００２９】
このプリント配線板２０Ａでは、第１の実施形態と同様の電磁波シールド方法が行われ、同様の利点がある。さらに、信号配線パターン２４Ａ，…，２４Ａの特性インピーダンスの値に対して電磁波シールド板２５Ａが影響を与えないので、同信号配線パターン２４Ａ，…，２４Ａの幅は、同電磁波シールド板２５Ａがない場合の値に設定でき、同電磁波シールド板２５Ａの影響を考慮する必要がない。
【００３０】
第３の実施形態
図７は、この発明の第３の実施形態であるプリント配線板を示す平面図であり、第２の実施形態を示す図５中の要素と共通の要素には共通の符号が付されている。
この形態のプリント配線板２０Ｂでは、図７に示すように、図５中の電磁波シールド板２５Ａに代えて、異なる構成の電磁波シールド板２５Ｂが設けられている。電磁波シールド板２５Ｂは、信号配線パターン２４Ａ，…，２４Ａの特性インピーダンスの値に影響を与えない位置に設けられると共に、同信号配線パターン２４Ａ，…，２４Ａ及びＬＳＩ２３，…，２３のリードを覆うように形成されている。他は、図５と同様の構成である。
【００３１】
図８は、図７に示すプリント配線板のＡ方向透視図であり、第２の実施形態を示す図６中の要素と共通の要素には共通の符号が付されている。
図８に示すように、信号配線パターン２４Ａ，…，２４Ａの上には電磁波シールド板２５Ｂが形成されている。電磁波シールド板２５Ｂでは、図６中の導体板２５ａ、絶縁膜２５ｄ及び保護膜２５ｃに代えて、それぞれ同様の厚みを有し、信号配線パターン２４Ａ，…，２４Ａ及びＬＳＩ２３，…，２３のリードを覆う形状の導体板２５ｅ、絶縁膜２５ｆ及び保護膜２５ｇが設けられている。
【００３２】
このプリント配線板２０Ｂでは、電磁波シールド板２５Ｂが信号配線パターン２４Ａ，…，２４Ａ及びＬＳＩ２３，…，２３のリードを覆うように形成されているので、同信号配線パターン２４，…，２４及びＬＳＩ２３，…，２３のリードに流れる電流によって発生する電磁波による放射雑音は、電磁波シールド板２５Ｂからビアホール２６，…，２６を介してグラウンド・プレーン２２に吸収される。このため、他の電子機器に対するＥＭＩの影響が低減される。
【００３３】
以上のように、この第３の実施形態では、信号配線パターン２４，…，２４及びＬＳＩ２３，…，２３のリードに流れる電流によって発生する電磁波による放射雑音は、電磁波シールド板２５Ｂからビアホール２６，…，２６を介してグラウンド・プレーン２２に吸収される。このため、第１の実施形態の利点に加え、他の電子機器に対するＥＭＩの影響がさらに低減できる。
【００３４】
以上、この発明の実施形態を図面により詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更などがあってもこの発明に含まれる。
例えば、プリント配線板２０，２０Ａ，２０Ｂに実装される電子部品は、ＬＳＩ２２，…，２２に限らず、たとえば抵抗やコンデンサなどの個別部品でも良い。また、信号配線パターン２４，２４Ａの特性インピーダンスの値は、５０Ωに限らず、たとえば７５Ωや１５０Ωなどでも良い。
【００３５】
【発明の効果】
以上説明したように、この発明の構成によれば、信号配線パターンはビアホールに接続されず、かつ電子部品の入力インピーダンス及び出力インピーダンスと整合する特性インピーダンスが設定されているので、同信号配線パターンを伝搬する信号が正確な位相で伝送され、電子部品に誤動作が発生せず、正確に動作する。さらに、信号配線パターンの上方に電磁波シールド層が設けられているので、同信号配線パターンに流れる電流によって発生する電磁波による放射雑音は、電磁波シールド層からビアホールを介してグラウンド・プレーンに吸収される。このため、他の電子機器に対するＥＭＩの悪影響を低減できる。
【００３６】
また、信号配線パターンの特性インピーダンスの値に対して電磁波シールド層が影響を与えないので、同信号配線パターンの幅は、同電磁波シールド層がない場合の値に設定でき、同電磁波シールド層の影響を考慮する必要がない。また、信号配線パターン及び電子部品のリードに流れる電流によって発生する電磁波による放射雑音は、電磁波シールド層からビアホールを介してグラウンド・プレーンに吸収される。このため、他の電子機器に対するＥＭＩの悪影響をさらに低減できる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態であるプリント配線板を示す平面図である。
【図２】図１に示すプリント配線板のＡ方向透視図である。
【図３】図２中の信号配線パターン２４及び電磁波シールド板２５を含む部分の拡大断面図である。
【図４】放射雑音が電磁波シールド板２５によってシールドされる様子を示す図である。
【図５】この発明の第２の実施形態であるプリント配線板を示す平面図である。
【図６】図５に示すプリント配線板のＡ方向透視図である。
【図７】この発明の第３の実施形態であるプリント配線板を示す平面図である。
【図８】図７に示すプリント配線板のＡ方向透視図である。
【図９】従来のプリント配線板を示す平面図である。
【図１０】図９に示すプリント配線板のＡ方向透視図である。
【図１１】放射雑音が空間に伝搬する様子を示す図である。
【符号の説明】
２０，２０Ａ，２０Ｂ プリント配線板
２１ 誘電体基板
２２ グラウンド・プレーン（接地層）
２３ ＬＳＩ（電子部品）
２４，２４Ａ 信号配線パターン
２５，２５Ａ，２５Ｂ 電磁波シールド板（電磁波シールド層）
２５ａ，２５ｅ 導体板
２５ｂ，２５ｄ，２５ｆ 絶縁膜
２６ ビアホール
【発明の属する技術分野】
この発明は、電磁波シールド層を備えるプリント配線板に係り、特に、高周波の信号を信号配線パターンを介して伝送する場合に用いて好適な電磁波シールド層を備えるプリント配線板に関する。
【０００２】
【従来の技術】
近年、デジタル回路の動作が高速化され、これに伴って電子機器から放射される電磁波（すなわち、放射雑音）が増強されている。この放射雑音は、無線機器の動作の障害（たとえば、受信品質の低下など）や、他の電子機器の異常動作を招く原因となっている。特に、コンピュータなどでは、内部のクロックの周期に対応した電磁波の放射雑音が大きくなってきている。この放射雑音が発生する主な原因は、コンピュータの内部のプリント配線板によるものである。プリント配線板に実装された電子部品のうちでアクティブに動作するものは、ＬＳＩ（大規模集積回路）のみである。このため、放射雑音の発生源は、ＬＳＩである。
【０００３】
ＬＳＩを原因とする放射雑音には、三つの種類がある。すなわち、▲１▼ＬＳＩチップ上の配線やパッケージのリードフレームに信号が伝搬することによって生じる放射雑音、▲２▼ＬＳＩから出力される信号がプリント配線板上の信号配線パターンを伝搬することによって生じる放射雑音、及び▲３▼ＬＳＩに供給される電源電流が電源層及び接地層に流れることによって生じる放射雑音である。これらの放射雑音のうちの▲１▼及び▲３▼の放射雑音に対しては、ＬＳＩメーカからＬＳＩチップ上の配線に関する情報や電源電流の周波数スペクトルなどの情報が公開されていないため、電子機器メーカのみでは対処が困難であり、対策が殆ど進んでいないが、▲２▼の放射雑音に対する対策として、多層のプリント配線板の内層に信号配線パターンを形成し、同信号配線パターンの上下を接地層で挟み込んだものが製作されている。
【０００４】
この種のプリント配線板は、従来では例えば図９に示すように、誘電体基板１１を有している。誘電体基板１１上には、ＬＳＩ１２，…，１２が実装され、同ＬＳＩ１２，…，１２のリードに信号配線パターン１３，…，１３が接続されている。これらの信号配線パターン１３，…，１３は、誘電体基板１１の内層に形成されているため、ビアホール（ｖｉａ、中継スルーホール）１４，…，１４を介してＬＳＩ１２，…，１２のリードに接続されている。
【０００５】
図１０は、図９に示すプリント配線板のＡ方向透視図である。
同図１０に示すように、誘電体基板１１の底面には、グラウンド・プレーン（接地層）１５が形成され、信号配線パターン１３，…，１３の上には表面層１６が形成され、同表面層１６の上にグラウンド・プレーン（接地層）１７が形成されている。
【０００６】
このプリント配線板では、信号配線パターン１３，…，１３がグラウンド・プレーン１５，１７で挟み込まれているので、ＬＳＩ１２，…，１２から出力される信号が信号配線パターン１３，…，１３を伝搬することによって生じる放射雑音は、同グラウンド・プレーン１５，１７によってシールドされる。このため、他の電子機器に対する悪影響が低減される。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来のプリント配線板では、次のような問題点があった。
すなわち、信号配線パターン１３，…，１３とビアホール１４，…，１４とによって静電容量が形成されるため、ＬＳＩ１２，…，１２から出力される信号がたとえばクロックのような高速の信号の場合、同信号が容量性の反射によるノイズの影響を受けてしまい、正確な位相で伝送されないという問題点がある。この場合、クロックの位相に誤差が発生すれば、ＬＳＩ１２，…，１２が誤動作することがある。また、容量性の反射によるノイズの影響を避けるために、図１１に示すように、信号配線パターン１３，…，１３を誘電体基板１１の最外層（表面層）に形成した場合、同信号配線パターン１３，…，１３がアンテナとして作用し、同信号配線パターン１３，…，１３に流れる電流によって発生する電磁波Ｍによる放射雑音が空間に伝搬するので、ＥＭＩ（Electro Magnetic Interference 、電磁妨害）が発生し、他の電子機器に異常動作が発生するという問題点がある。
【０００８】
この発明は、上述の事情に鑑みてなされたもので、容量性の反射によるノイズの影響を受けることなく、信号を高速に伝送し、かつ、電磁波による放射雑音が外部へ伝搬することのない電磁波シールド層を備えるプリント配線板を提供することを目的としている。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、誘電体基板と、該誘電体基板の一方の面に形成された接地層と、外部接続用のリードを有し、前記誘電体基板の他方の面に実装された電子部品と、前記誘電体基板の前記他方の面に所定の幅で形成され、前記電子部品の前記リードに接続されて各種の信号を伝送するための信号配線パターンとを備えてなるプリント配線板であって、前記電子部品のパッケージを除いて、前記電子部品の前記リードと前記信号配線パターンとを覆う態様で、前記接地層と接続されて、前記電子部品の前記リード及び前記信号配線パターンから発生した電磁波をシールドするための電磁波シールド層が設けられ、かつ、前記信号配線パターンの幅は、該信号配線パターンの特性インピーダンスが前記電子部品の入力インピーダンス及び出力インピーダンスと整合する値に設定されていることを特徴としている。
【００１０】
また、請求項２記載の発明は、所定の厚み及び比誘電率を有する誘電体基板と、該誘電体基板の一方の面に形成された接地層と、外部接続用のリードを有し、前記誘電体基板の他方の面に実装された電子部品と、前記誘電体基板の前記他方の面に所定の幅で形成され、前記電子部品の前記リードに接続されて各種の信号を伝送するための信号配線パターンとを備えてなるプリント配線板であって、前記電子部品のパッケージを除いて、前記電子部品の前記リードと前記信号配線パターンとを覆う態様で、前記接地層と接続されて、前記電子部品の前記リード及び前記信号配線パターンから発生した電磁波をシールドするための電磁波シールド層が設けられ、かつ、前記信号配線パターンの幅は、該信号配線パターンのインダクタンスと、該信号配線パターンと前記接地層との間の静電容量と、該信号配線パターンと前記電磁波シールド層との間の静電容量とに基づいて求められる該信号配線パターンの特性インピーダンスが前記電子部品の入力インピーダンス及び出力インピーダンスと整合する値に設定されていることを特徴としている。
【００１１】
また、請求項３記載の発明は、誘電体基板と、該誘電体基板の一方の面に形成された接地層と、外部接続用のリードを有し、前記誘電体基板の他方の面に実装された電子部品と、前記誘電体基板の前記他方の面に所定の幅で形成され、前記電子部品の前記リードに接続されて各種の信号を伝送するための信号配線パターンとを備えてなるプリント配線板であって、前記電子部品のパッケージを除いて、該パッケージの両側に設けられた前記リードと前記信号配線パターンとを覆う態様で、前記接地層と接続されて、前記パッケージの両側の前記リード及び前記信号配線パターンから発生した電磁波をシールドするための、互いに分離した複数の電磁波シールド層が設けられ、かつ、前記信号配線パターンの幅は、該信号配線パターンの特性インピーダンスが前記電子部品の入力インピーダンス及び出力インピーダンスと整合する値に設定されていることを特徴としている。
【００１２】
また、請求項４記載の発明は、所定の厚み及び比誘電率を有する誘電体基板と、該誘電体基板の一方の面に形成された接地層と、外部接続用のリードを有し、前記誘電体基板の他方の面に実装された電子部品と、前記誘電体基板の前記他方の面に所定の幅で形成され、前記電子部品の前記リードに接続されて各種の信号を伝送するための信号配線パターンとを備えてなるプリント配線板であって、前記電子部品のパッケージを除いて、該パッケージの両側に設けられた前記リードと前記信号配線パターンとを覆う態様で、前記接地層と接続されて、前記パッケージの両側の前記リード及び前記信号配線パターンから発生した電磁波をシールドするための、互いに分離した複数の電磁波シールド層が設けられ、かつ、前記信号配線パターンの幅は、該信号配線パターンのインダクタンスと、該信号配線パターンと前記接地層との間の静電容量と、該信号配線パターンと前記電磁波シールド層との間の静電容量とに基づいて求められる該信号配線パターンの特性インピーダンスが前記電子部品の入力インピーダンス及び出力インピーダンスと整合する値に設定されていることを特徴としている。
【００１３】
また、請求項５記載の発明は、誘電体基板と、該誘電体基板の一方の面に形成された接地層と、外部接続用のリードを有し、前記誘電体基板の他方の面に実装された電子部品と、前記誘電体基板の前記他方の面に所定の幅で形成され、前記電子部品の前記リードに接続されて各種の信号を伝送するための信号配線パターンとを備えてなるプリント配線板であって、前記電子部品のパッケージを除いて、前記電子部品の前記リード、前記信号配線パターン及びこれらの近傍を覆う態様で、前記接地層と接続されて、前記電子部品の前記リード及び前記信号配線パターンから発生した電磁波をシールドするための電磁波シールド層が設けられ、かつ、前記信号配線パターンの幅は、該信号配線パターンの特性インピーダンスが前記電子部品の入力インピーダンス及び出力インピーダンスと整合する値に設定されていることを特徴としている。
【００１４】
また、請求項６記載の発明は、所定の厚み及び比誘電率を有する誘電体基板と、該誘電体基板の一方の面に形成された接地層と、外部接続用のリードを有し、前記誘電体基板の他方の面に実装された電子部品と、前記誘電体基板の前記他方の面に所定の幅で形成され、前記電子部品の前記リードに接続されて各種の信号を伝送するための信号配線パターンとを備えてなるプリント配線板であって、前記電子部品のパッケージを除いて、前記電子部品の前記リード、前記信号配線パターン及びこれらの近傍を覆う態様で、前記接地層と接続されて、前記電子部品の前記リード及び前記信号配線パターンから発生した電磁波をシールドするための電磁波シールド層が設けられ、かつ、前記信号配線パターンの幅は、該信号配線パターンのインダクタンスと、該信号配線パターンと前記接地層との間の静電容量と、該信号配線パターンと前記電磁波シールド層との間の静電容量とに基づいて求められる該信号配線パターンの特性インピーダンスが前記電子部品の入力インピーダンス及び出力インピーダンスと整合する値に設定されていることを特徴としている。
【００１５】
また、請求項７記載の発明は、請求項１乃至６の何れか１に記載の電磁波シールド層を備えるプリント配線板に係り、前記電磁波シールド層が、前記信号配線パターンから発生した電磁波をシールドするための導体板と、該導体板と前記各信号配線パターンとの間を絶縁するための絶縁膜とを備えてなることを特徴としている。
【００１６】
また、請求項８記載の発明は、請求項７記載の電磁波シールド層を備えるプリント配線板に係り、前記絶縁膜の厚みが、前記各信号配線パターンと前記接地層との間の静電容量に基づいて求められる前記各信号配線パターンの特性インピーダンスの値に影響を与えない値に設定されていることを特徴としている。
【００１７】
また、請求項９記載の発明は、請求項１乃至７の何れか１に記載の電磁波シールド層を備えるプリント配線板に係り、前記電磁波シールド層が、前記誘電体基板を貫通するビアホールを介して前記接地層に接続されていることを特徴としている。
【００１８】
請求項１０記載の発明は、請求項１乃至６の何れか１に記載の電磁波シールド層を備えるプリント配線板に係り、前記電子部品が、ＬＳＩからなることを特徴としている。
【００２１】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。
第１の実施形態
図１は、この発明の第１の実施形態であるプリント配線板を示す平面図である。
この形態のプリント配線板２０は、同図に示すように、誘電体基板２１と、グラウンド・プレーン２２と、ＬＳＩ２３，…，２３と、信号配線パターン２４，…，２４と、電磁波シールド板２５と、ビアホール２６，…，２６とから構成されている。誘電体基板２１は、たとえばガラス・エポキシなどで形成され、所定の厚み及び比誘電率を有している。グラウンド・プレーン２２は、誘電体基板２１の裏面に形成された平面導体板である。
【００２２】
ＬＳＩ２３，…，２３は、ＳＯＰ（Small Outline Package ）型の外部接続用のリードを有し、誘電体基板２１の表面に実装されている。信号配線パターン２４，…，２４は、誘電体基板２１の表面に所定の幅で形成され、ＬＳＩ２３，…，２３のリードに接続されて各種の信号（たとえばクロックのような高速の信号）を伝送する。特に、この実施形態では、信号配線パターン２４，…，２４は、ビアホール２６，…，２６との間の容量性の反射によるノイズの影響を避けるために、誘電体基板２１の表面のみに形成され、同ビアホール２６，…，２６を通過しない。電磁波シールド板２５は、信号配線パターン２４，…，２４を覆うように形成され、誘電体基板２１を貫通するビアホール２６，…，２６を介してグラウンド・プレーン２２と接続されて同信号配線パターン２４，…，２４から発生した電磁波をシールドする。
【００２３】
図２は、図１に示すプリント配線板２０のＡ方向透視図である。
同図２に示すように、誘電体基板２１の底面には、グラウンド・プレーン（接地層）２２が形成され、信号配線パターン２４，…，２４の上には電磁波シールド板２５が形成されている。電磁波シールド板２５は、導体板２５ａと、絶縁膜２５ｂと、保護膜２５ｃとから構成されている。導体板２５ａは、たとえば銅箔などで形成され、信号配線パターン２４，…，２４から発生した電磁波をシールドする。絶縁膜２５ｂは、たとえばポリイミドなどで形成され、導体板２５ａと信号配線パターン２４，…，２４との間を絶縁する。保護膜２５ｃは、たとえばポリイミドなどで形成され、導体板２５ａの表面を保護する。
【００２４】
図３は、図２中の信号配線パターン２４及び電磁波シールド板２５を含む部分の拡大断面図である。
同図３中の信号配線パターン２４，…，２４は、上方に導体板２５ａが形成された場合、同導体板２５ａが形成される前に比較して特性インピーダンスが減少する。このため、信号配線パターン２４，…，２４の幅は、導体板２５ａが形成された場合に特性インピーダンスがＬＳＩ２３，…，２３の入力インピーダンス及び出力インピーダンスと整合する値（たとえば、５０Ω）に設定されている。この特性インピーダンス（Ｚ）は、信号配線パターン２４，…，２４のインダクタンス（Ｌ）と、同信号配線パターン２４，…，２４とグラウンド・プレーン２２との間の静電容量（Ｃｇ）と、同信号配線パターン２４，…，２４と電磁波シールド板２５との間の静電容量（Ｃｓ）とに基づいて次式で概略の値が求められる。
Ｚ＝√｛Ｌ／（Ｃｇ＋Ｃｓ）｝
このため、たとえば、特性インピーダンスが５０Ωに設定される場合、信号配線パターン２４，…，２４の幅はたとえば３０μｍ、及び電磁波シールド板２５の絶縁膜２５ｂの膜厚がたとえば６０μｍに設定される。なお、電磁波シールド板２５が設けられない場合では、信号配線パターン２４，…，２４の幅がたとえば３５μｍとなる。
【００２５】
図４は、放射雑音が電磁波シールド板２５によってシールドされる様子を示す図である。
この図４を参照して、この形態の電磁波シールド方法について説明する。
このプリント配線板２０では、信号配線パターン２４，…，２４はビアホール２６を通過しないので、同信号配線パターン２４，…，２４の特性インピーダンスがＬＳＩ２３，…，２３の入力インピーダンス及び出力インピーダンスと整合する値（５０Ω）となる。このため、信号配線パターン２４，…，２４を伝搬する信号がたとえばクロックのような高速の信号の場合でも、同信号が容量性の反射によるノイズの影響を受けることがなく、正確な位相で伝送される。そして、ＬＳＩ２３，…，２３に誤動作が発生せず、正確に動作する。また、グラウンド・プレーン２２と接続された電磁波シールド板２５が信号配線パターン２４，…，２４を覆うように形成されているので、図４に示すように、同信号配線パターン２４，…，２４に流れる電流によって発生する電磁波Ｍによる放射雑音は、電磁波シールド板２５からビアホール２６，…，２６を介してグラウンド・プレーン２２に吸収される。このため、他の電子機器に対するＥＭＩの影響が低減される。
【００２６】
以上のように、この第１の実施形態では、信号配線パターン２４，…，２４は、ビアホールを通過せず、かつ所定の特性インピーダンスが設定されているので、同信号配線パターン２４，…，２４を伝搬する信号が正確な位相で伝送され、ＬＳＩ２３，…，２３に誤動作が発生せず、正確に動作する。さらに、信号配線パターン２４，…，２４の上方に電磁波シールド板２５が設けられているので、同信号配線パターン２４，…，２４に流れる電流によって発生する電磁波Ｍによる放射雑音は、電磁波シールド板２５からビアホール２６，…，２６を介してグラウンド・プレーン２２に吸収される。このため、他の電子機器に対するＥＭＩの影響が低減できる。
【００２７】
第２の実施形態
図５は、この発明の第２の実施形態であるプリント配線板を示す平面図であり、第１の実施形態を示す図１中の要素と共通の要素には共通の符号が付されている。
この形態のプリント配線板２０Ａでは、図５に示すように、図１中の信号配線パターン２４，…，２４及び電磁波シールド板２５に代えて、幅の異なる信号配線パターン２４Ａ，…，２４Ａ及び異なる構成の電磁波シールド板２５Ａが設けられている。電磁波シールド板２５Ａは、信号配線パターン２４Ａ，…，２４Ａの特性インピーダンスの値に影響を与えない位置に設けられている。信号配線パターン２４Ａ，…，２４Ａの幅は、その特性インピーダンスの値が電磁波シールド板２５Ａの影響を受けないので、たとえば３５μｍに設定されている。他は、図１と同様の構成である。
【００２８】
図６は、図５に示すプリント配線板のＡ方向透視図であり、第１の実施形態を示す図２中の要素と共通の要素には共通の符号が付されている。
図６に示すように、信号配線パターン２４Ａ，…，２４Ａの上には電磁波シールド板２５Ａが形成されている。電磁波シールド板２５Ａでは、図２中の絶縁膜２５ｂに代えて、膜厚の異なる絶縁膜２５ｄが設けられている。絶縁膜２５ｄの厚みは、信号配線パターン２４Ａ，…，２４Ａのインダクタンスと、信号配線パターン２４Ａ，…，２４Ａとグラウンド・プレーン２２との間の静電容量とに基づいて求められる同信号配線パターン２４Ａ，…，２４Ａの特性インピーダンスの値（５０Ω）に対して電磁波シールド板２５Ａが影響を与えない値に設定され、信号配線パターン２４Ａ，…，２４Ａの幅が３５μｍの場合、たとえば１５０μｍ以上に設定されている。
【００２９】
このプリント配線板２０Ａでは、第１の実施形態と同様の電磁波シールド方法が行われ、同様の利点がある。さらに、信号配線パターン２４Ａ，…，２４Ａの特性インピーダンスの値に対して電磁波シールド板２５Ａが影響を与えないので、同信号配線パターン２４Ａ，…，２４Ａの幅は、同電磁波シールド板２５Ａがない場合の値に設定でき、同電磁波シールド板２５Ａの影響を考慮する必要がない。
【００３０】
第３の実施形態
図７は、この発明の第３の実施形態であるプリント配線板を示す平面図であり、第２の実施形態を示す図５中の要素と共通の要素には共通の符号が付されている。
この形態のプリント配線板２０Ｂでは、図７に示すように、図５中の電磁波シールド板２５Ａに代えて、異なる構成の電磁波シールド板２５Ｂが設けられている。電磁波シールド板２５Ｂは、信号配線パターン２４Ａ，…，２４Ａの特性インピーダンスの値に影響を与えない位置に設けられると共に、同信号配線パターン２４Ａ，…，２４Ａ及びＬＳＩ２３，…，２３のリードを覆うように形成されている。他は、図５と同様の構成である。
【００３１】
図８は、図７に示すプリント配線板のＡ方向透視図であり、第２の実施形態を示す図６中の要素と共通の要素には共通の符号が付されている。
図８に示すように、信号配線パターン２４Ａ，…，２４Ａの上には電磁波シールド板２５Ｂが形成されている。電磁波シールド板２５Ｂでは、図６中の導体板２５ａ、絶縁膜２５ｄ及び保護膜２５ｃに代えて、それぞれ同様の厚みを有し、信号配線パターン２４Ａ，…，２４Ａ及びＬＳＩ２３，…，２３のリードを覆う形状の導体板２５ｅ、絶縁膜２５ｆ及び保護膜２５ｇが設けられている。
【００３２】
このプリント配線板２０Ｂでは、電磁波シールド板２５Ｂが信号配線パターン２４Ａ，…，２４Ａ及びＬＳＩ２３，…，２３のリードを覆うように形成されているので、同信号配線パターン２４，…，２４及びＬＳＩ２３，…，２３のリードに流れる電流によって発生する電磁波による放射雑音は、電磁波シールド板２５Ｂからビアホール２６，…，２６を介してグラウンド・プレーン２２に吸収される。このため、他の電子機器に対するＥＭＩの影響が低減される。
【００３３】
以上のように、この第３の実施形態では、信号配線パターン２４，…，２４及びＬＳＩ２３，…，２３のリードに流れる電流によって発生する電磁波による放射雑音は、電磁波シールド板２５Ｂからビアホール２６，…，２６を介してグラウンド・プレーン２２に吸収される。このため、第１の実施形態の利点に加え、他の電子機器に対するＥＭＩの影響がさらに低減できる。
【００３４】
以上、この発明の実施形態を図面により詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更などがあってもこの発明に含まれる。
例えば、プリント配線板２０，２０Ａ，２０Ｂに実装される電子部品は、ＬＳＩ２２，…，２２に限らず、たとえば抵抗やコンデンサなどの個別部品でも良い。また、信号配線パターン２４，２４Ａの特性インピーダンスの値は、５０Ωに限らず、たとえば７５Ωや１５０Ωなどでも良い。
【００３５】
【発明の効果】
以上説明したように、この発明の構成によれば、信号配線パターンはビアホールに接続されず、かつ電子部品の入力インピーダンス及び出力インピーダンスと整合する特性インピーダンスが設定されているので、同信号配線パターンを伝搬する信号が正確な位相で伝送され、電子部品に誤動作が発生せず、正確に動作する。さらに、信号配線パターンの上方に電磁波シールド層が設けられているので、同信号配線パターンに流れる電流によって発生する電磁波による放射雑音は、電磁波シールド層からビアホールを介してグラウンド・プレーンに吸収される。このため、他の電子機器に対するＥＭＩの悪影響を低減できる。
【００３６】
また、信号配線パターンの特性インピーダンスの値に対して電磁波シールド層が影響を与えないので、同信号配線パターンの幅は、同電磁波シールド層がない場合の値に設定でき、同電磁波シールド層の影響を考慮する必要がない。また、信号配線パターン及び電子部品のリードに流れる電流によって発生する電磁波による放射雑音は、電磁波シールド層からビアホールを介してグラウンド・プレーンに吸収される。このため、他の電子機器に対するＥＭＩの悪影響をさらに低減できる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態であるプリント配線板を示す平面図である。
【図２】図１に示すプリント配線板のＡ方向透視図である。
【図３】図２中の信号配線パターン２４及び電磁波シールド板２５を含む部分の拡大断面図である。
【図４】放射雑音が電磁波シールド板２５によってシールドされる様子を示す図である。
【図５】この発明の第２の実施形態であるプリント配線板を示す平面図である。
【図６】図５に示すプリント配線板のＡ方向透視図である。
【図７】この発明の第３の実施形態であるプリント配線板を示す平面図である。
【図８】図７に示すプリント配線板のＡ方向透視図である。
【図９】従来のプリント配線板を示す平面図である。
【図１０】図９に示すプリント配線板のＡ方向透視図である。
【図１１】放射雑音が空間に伝搬する様子を示す図である。
【符号の説明】
２０，２０Ａ，２０Ｂ プリント配線板
２１ 誘電体基板
２２ グラウンド・プレーン（接地層）
２３ ＬＳＩ（電子部品）
２４，２４Ａ 信号配線パターン
２５，２５Ａ，２５Ｂ 電磁波シールド板（電磁波シールド層）
２５ａ，２５ｅ 導体板
２５ｂ，２５ｄ，２５ｆ 絶縁膜
２６ ビアホール
Claims (10)
- 誘電体基板と、該誘電体基板の一方の面に形成された接地層と、外部接続用のリードを有し、前記誘電体基板の他方の面に実装された電子部品と、前記誘電体基板の前記他方の面に所定の幅で形成され、前記電子部品の前記リードに接続されて各種の信号を伝送するための信号配線パターンとを備えてなるプリント配線板であって、
前記電子部品のパッケージを除いて、前記電子部品の前記リードと前記信号配線パターンとを覆う態様で、前記接地層と接続されて、前記電子部品の前記リード及び前記信号配線パターンから発生した電磁波をシールドするための電磁波シールド層が設けられ、かつ、
前記信号配線パターンの幅は、
該信号配線パターンの特性インピーダンスが前記電子部品の入力インピーダンス及び出力インピーダンスと整合する値に設定されていることを特徴とする電磁波シールド層を備えるプリント配線板。 - 所定の厚み及び比誘電率を有する誘電体基板と、該誘電体基板の一方の面に形成された接地層と、外部接続用のリードを有し、前記誘電体基板の他方の面に実装された電子部品と、前記誘電体基板の前記他方の面に所定の幅で形成され、前記電子部品の前記リードに接続されて各種の信号を伝送するための信号配線パターンとを備えてなるプリント配線板であって、
前記電子部品のパッケージを除いて、前記電子部品の前記リードと前記信号配線パターンとを覆う態様で、前記接地層と接続されて、前記電子部品の前記リード及び前記信号配線パターンから発生した電磁波をシールドするための電磁波シールド層が設けられ、かつ、
前記信号配線パターンの幅は、
該信号配線パターンのインダクタンスと、該信号配線パターンと前記接地層との間の静電容量と、該信号配線パターンと前記電磁波シールド層との間の静電容量とに基づいて求められる該信号配線パターンの特性インピーダンスが前記電子部品の入力インピーダンス及び出力インピーダンスと整合する値に設定されていることを特徴とする電磁波シールド層を備えるプリント配線板。 - 誘電体基板と、該誘電体基板の一方の面に形成された接地層と、外部接続用のリードを有し、前記誘電体基板の他方の面に実装された電子部品と、前記誘電体基板の前記他方の面に所定の幅で形成され、前記電子部品の前記リードに接続されて各種の信号を伝送するための信号配線パターンとを備えてなるプリント配線板であって、
前記電子部品のパッケージを除いて、該パッケージの両側に設けられた前記リードと前記信号配線パターンとを覆う態様で、前記接地層と接続されて、前記パッケージの両側の前記リード及び前記信号配線パターンから発生した電磁波をシールドするための、互いに分離した複数の電磁波シールド層が設けられ、かつ、
前記信号配線パターンの幅は、
該信号配線パターンの特性インピーダンスが前記電子部品の入力インピーダンス及び出力インピーダンスと整合する値に設定されていることを特徴とする電磁波シールド層を備えるプリント配線板。 - 所定の厚み及び比誘電率を有する誘電体基板と、該誘電体基板の一方の面に形成された接地層と、外部接続用のリードを有し、前記誘電体基板の他方の面に実装された電子部品と、前記誘電体基板の前記他方の面に所定の幅で形成され、前記電子部品の前記リードに接続されて各種の信号を伝送するための信号配線パターンとを備えてなるプリント配線板であって、
前記電子部品のパッケージを除いて、該パッケージの両側に設けられた前記リードと前記信号配線パターンとを覆う態様で、前記接地層と接続されて、前記パッケージの両側の前記リード及び前記信号配線パターンから発生した電磁波をシールドするための、互いに分離した複数の電磁波シールド層が設けられ、かつ、
前記信号配線パターンの幅は、
該信号配線パターンのインダクタンスと、該信号配線パターンと前記接地層との間の静電容量と、該信号配線パターンと前記電磁波シールド層との間の静電容量とに基づいて求められる該信号配線パターンの特性インピーダンスが前記電子部品の入力インピーダンス及び出力インピーダンスと整合する値に設定されていることを特徴とする電磁波シールド層を備えるプリント配線板。 - 誘電体基板と、該誘電体基板の一方の面に形成された接地層と、外部接続用のリードを有し、前記誘電体基板の他方の面に実装された電子部品と、前記誘電体基板の前記他方の面に所定の幅で形成され、前記電子部品の前記リードに接続されて各種の信号を伝送するための信号配線パターンとを備えてなるプリント配線板であって、
前記電子部品のパッケージを除いて、前記電子部品の前記リード、前記信号配線パターン及びこれらの近傍を覆う態様で、前記接地層と接続されて、前記電子部品の前記リード及び前記信号配線パターンから発生した電磁波をシールドするための電磁波シールド層が設けられ、かつ、
前記信号配線パターンの幅は、
該信号配線パターンの特性インピーダンスが前記電子部品の入力インピーダンス及び出力インピーダンスと整合する値に設定されていることを特徴とする電磁波シールド層を備えるプリント配線板。 - 所定の厚み及び比誘電率を有する誘電体基板と、該誘電体基板の一方の面に形成された接地層と、外部接続用のリードを有し、前記誘電体基板の他方の面に実装された電子部品と、前記誘電体基板の前記他方の面に所定の幅で形成され、前記電子部品の前記リードに接続されて各種の信号を伝送するための信号配線パターンとを備えてなるプリント配線板であって、
前記電子部品のパッケージを除いて、前記電子部品の前記リード、前記信号配線パターン及びこれらの近傍を覆う態様で、前記接地層と接続されて、前記電子部品の前記リード及び前記信号配線パターンから発生した電磁波をシールドするための電磁波シールド層が設けられ、かつ、
前記信号配線パターンの幅は、
該信号配線パターンのインダクタンスと、該信号配線パターンと前記接地層との間の静電容量と、該信号配線パターンと前記電磁波シールド層との間の静電容量とに基づいて求められる該信号配線パターンの特性インピーダンスが前記電子部品の入力インピーダンス及び出力インピーダンスと整合する値に設定されていることを特徴とする電磁波シールド層を備えるプリント配線板。 - 前記電磁波シールド層は、
前記信号配線パターンから発生した電磁波をシールドするための導体板と、
該導体板と前記各信号配線パターンとの間を絶縁するための絶縁膜とを備えてなることを特徴とする請求項１乃至６の何れか１に記載の電磁波シールド層を備えるプリント配線板。 - 前記絶縁膜の厚みは、
前記各信号配線パターンと前記接地層との間の静電容量に基づいて求められる前記各信号配線パターンの特性インピーダンスの値に影響を与えない値に設定されていることを特徴とする請求項７記載の電磁波シールド層を備えるプリント配線板。 - 前記電磁波シールド層は、
前記誘電体基板を貫通するビアホールを介して前記接地層に接続されていることを特徴とする請求項１乃至７の何れか１に記載の電磁波シールド層を備えるプリント配線板。 - 前記電子部品は、ＬＳＩからなることを特徴とする請求項１乃至６の何れか１に記載の電磁波シールド層を備えるプリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002149507A JP3941590B2 (ja) | 2002-05-23 | 2002-05-23 | 電磁波シールド層を備えるプリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002149507A JP3941590B2 (ja) | 2002-05-23 | 2002-05-23 | 電磁波シールド層を備えるプリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003347692A JP2003347692A (ja) | 2003-12-05 |
| JP3941590B2 true JP3941590B2 (ja) | 2007-07-04 |
Family
ID=29767656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002149507A Expired - Fee Related JP3941590B2 (ja) | 2002-05-23 | 2002-05-23 | 電磁波シールド層を備えるプリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3941590B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1916915A (zh) * | 2005-08-19 | 2007-02-21 | 鸿富锦精密工业（深圳）有限公司 | 改良过孔阻抗的方法 |
| JP5353042B2 (ja) * | 2008-04-04 | 2013-11-27 | 日本電気株式会社 | プリント配線基板 |
| US9225049B2 (en) | 2010-03-30 | 2015-12-29 | Nec Corporation | Noise suppression structure |
| CN105765010B (zh) * | 2013-11-27 | 2019-07-05 | 捷恩智株式会社 | 光硬化性喷墨墨水、硬化膜、绝缘膜、电磁波屏蔽材、构件及二次电池 |
| KR102147336B1 (ko) * | 2018-01-23 | 2020-08-24 | 동우 화인켐 주식회사 | 필름 안테나-회로 연결 구조체 및 이를 포함하는 디스플레이 장치 |
-
2002
- 2002-05-23 JP JP2002149507A patent/JP3941590B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003347692A (ja) | 2003-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0663142B1 (en) | Electromagnetic radiation reduction technique using grounded conductive traces circumscribing internal planes of printed circuit boards | |
| US8004369B2 (en) | Arrangement structure of electromagnetic band-gap for suppressing noise and improving signal integrity | |
| US7345892B2 (en) | Semiconductor device, noise reduction method, and shield cover | |
| JP2004327690A (ja) | プリント配線基板 | |
| US6750403B2 (en) | Reconfigurable multilayer printed circuit board | |
| WO2002091515A1 (en) | Transmission line type components | |
| JP2001160663A (ja) | 回路基板 | |
| JP3941590B2 (ja) | 電磁波シールド層を備えるプリント配線板 | |
| CN107396621A (zh) | 用于电子装置的电磁屏蔽件 | |
| US6542380B1 (en) | Dielectric coupling of electromagnetic energy to an external current return path | |
| JPWO2008010445A1 (ja) | 多層プリント回路基板 | |
| JP2001274558A (ja) | プリント配線基板 | |
| JP2940478B2 (ja) | シールド付き表面実装部品 | |
| JP4508540B2 (ja) | 配線基板および電子装置 | |
| JP2010062180A (ja) | 多層プリント配線板 | |
| JP2000223800A (ja) | 配線基板及びその製造方法 | |
| US10729003B2 (en) | Anti-electromagnetic interference circuit board | |
| JPH1140947A (ja) | 多層プリント配線板 | |
| JP2001203434A (ja) | プリント配線板及び電気機器 | |
| JPH11220056A (ja) | 配線基板及び半導体装置並びに電子装置 | |
| JPH09252191A (ja) | 回路基板装置 | |
| JP2004022735A (ja) | 部品実装基板 | |
| JP2001135898A (ja) | プリント配線板 | |
| KR200301362Y1 (ko) | 전자파 장해 차폐형 인쇄 회로 기판 | |
| JP4496721B2 (ja) | 高速信号回路基板およびその信号伝送特性の改善方法。 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070326 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |