CN108509731A - 一种25g背板优化方法 - Google Patents
一种25g背板优化方法 Download PDFInfo
- Publication number
- CN108509731A CN108509731A CN201810300920.3A CN201810300920A CN108509731A CN 108509731 A CN108509731 A CN 108509731A CN 201810300920 A CN201810300920 A CN 201810300920A CN 108509731 A CN108509731 A CN 108509731A
- Authority
- CN
- China
- Prior art keywords
- pad
- backboards
- transmission line
- optimization method
- parasitic capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000005457 optimization Methods 0.000 title claims abstract description 17
- 230000005540 biological transmission Effects 0.000 claims abstract description 29
- 230000003071 parasitic effect Effects 0.000 claims abstract description 24
- 230000008878 coupling Effects 0.000 claims abstract description 18
- 238000010168 coupling process Methods 0.000 claims abstract description 18
- 238000005859 coupling reaction Methods 0.000 claims abstract description 18
- 239000007787 solid Substances 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims 1
- 230000001052 transient effect Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004590 computer program Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/06—Multi-objective optimisation, e.g. Pareto optimisation using simulated annealing [SA], ant colony algorithms or genetic algorithms [GA]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明公开一种25G背板优化方法，其特征在于，包括：去除非功能焊盘，缩小功能性焊盘；平衡包括寄生电阻R、寄生电感L、寄生电容C在内的通孔参数；采用松耦合布线。本发明解决了25G背板传输的损耗、阻抗匹配等问题，能充分降低寄生电容，使25G背板在阻抗、损耗方面具有更好的性能。
Description
技术领域
本发明涉及25G背板设计技术领域，尤其涉及一种25G背板优化方法。
背景技术
目前军工领域背板传输技术普遍集中在10G以下，随着产品带宽需求越来越大，现有技术形成一定的技术瓶颈，对更高速率传输提出新的要求；高速背板不仅是带宽的提升，同时也是制成能力的体现，此类板卡层数相对较高，一般在20层以上，长度500mm以上，所以另一方面也是对制成能力的考验。传统的高速率传输技术常采用去除非功能盘焊盘的方式，也能对25G信号经过的通孔做出优化，但是并不能充分降低寄生电容。
发明内容
本发明的目的在于通过一种25G背板优化方法，来解决以上背景技术部分提到的问题。
为达此目的，本发明采用以下技术方案：
一种25G背板优化方法，其包括：一、去除非功能焊盘，缩小功能性焊盘；二、平衡包括寄生电阻R、寄生电感L、寄生电容C在内的通孔参数；三、采用松耦合布线。
特别地，所述缩小功能性焊盘，具体包括：缩小功能性焊盘的半径或将圆形功能性焊盘改为扇形功能性焊盘。
特别地，所述将圆形功能性焊盘改为扇形功能性焊盘，包括：将圆形功能性焊盘缩小到整体功能性焊盘的一半即半圆形。
特别地，所述平衡包括寄生电阻R、寄生电感L、寄生电容C在内的通孔参数，具体包括：通过立体建模仿真软件单独对通孔建模，然后通过调整通孔形状平衡包括寄生电阻R、寄生电感L、寄生电容C在内的通孔参数。
特别地，所述采用松耦合布线，包括：采用松耦合布线，并通过调整传输线间距和传输线线宽使信号特征阻抗保持不变。
特别地，所述调整传输线间距和传输线线宽使信号特征阻抗保持不变，包括：增加传输线间距并增加传输线线宽使信号特征阻抗保持不变。
本发明提出的25G背板优化方法解决了25G背板传输的损耗、阻抗匹配等问题，能充分降低寄生电容，使25G背板在阻抗、损耗方面具有更好的性能。
附图说明
图1为本发明实施例提供的25G背板优化方法流程示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容，除非另有定义，本文所使用的所有技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述具体的实施例，不是旨在于限制本发明。
请参照图1所示，图1为本发明实施例提供的25G背板优化方法流程示意图。本实施例中25G背板优化方法100具体包括：一、去除非功能焊盘，缩小功能性焊盘。
对于正常25G信号，经过通孔的时候，通孔处瞬态阻抗常规变化范围大约55-155Ω，这样在100Ω或者90Ω特征阻抗基础上波动范围较大，信号反射严重，接收端获得的能量比例降低。基于这种事实，当仅去除非功能焊盘时，能使得瞬态阻抗变化范围调整在80-120Ω波动，但这样无法满足需求，继续将功能性焊盘缩小，通过缩小功能性焊盘的半径或将圆形功能性焊盘改为扇形功能性焊盘，可以使瞬态阻抗变化范围调整在88-112Ω。在本实施例中将圆形功能性焊盘改为扇形功能性焊盘的操作是：将圆形功能性焊盘缩小到整体功能性焊盘的一半即半圆形，具体实现方法是手动在PCB中依据热风焊盘处理方式来进行半圆形功能性焊盘的设计。
二、平衡包括寄生电阻R、寄生电感L、寄生电容C在内的通孔参数。
上述通孔处瞬态处阻抗不连续的情况，其本质就是通孔处寄生电阻R、寄生电感L、寄生电容C等效参数不平衡，本质上讲，瞬态阻抗通过立体建模仿真软件单独对通孔建模，然后通过调整通孔形状平衡包括寄生电阻R、寄生电感L、寄生电容C在内的通孔参数。其中，瞬态阻抗定义如下：传输线上某一点处电压与电流的比值，因为传输线不是均匀的，所以信号在各个位置感受到的阻抗可能不同，因此这是一种瞬态阻抗。
三、采用松耦合布线。松紧耦合布线是相对于工程设计应用来说，两条传输线间距越大，耦合越松，间距越小耦合越紧。根据需要可以设置一个间距阈值，两条传输线间距大于该阈值，则认定为松耦合布线；两条传输线间距小于该阈值则认定为紧耦合布线。
常规情况下，差分默认采用紧耦合布线，但是紧耦合主要适用低速率的差分传输情况，比如LVDS，422等信号，25G的信号不建议采用紧耦合布线，因为这样差分两根线的耦合会比较大，则自身损耗会增大，为了解决这个问题，在本实施例中采用松耦合布线，以减小信号能量损耗，并通过调整传输线间距和传输线线宽使信号特征阻抗保持不变。所述调整传输线间距和传输线线宽使信号特征阻抗保持不变，包括：增加传输线间距并增加传输线线宽使信号特征阻抗保持不变。
本发明的技术方案解决了25G背板传输的损耗、阻抗匹配等问题，能充分降低寄生电容，使25G背板在阻抗、损耗方面具有更好的性能。
本领域普通技术人员可以理解实现上述实施例中的全部部分是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random Access Memory，RAM)等。
Claims (6)
1.一种25G背板优化方法，其特征在于，包括：一、去除非功能焊盘，缩小功能性焊盘；二、平衡包括寄生电阻R、寄生电感L、寄生电容C在内的通孔参数；三、采用松耦合布线。
2.根据权利要求1所述的25G背板优化方法，其特征在于，所述缩小功能性焊盘，具体包括：缩小功能性焊盘的半径或将圆形功能性焊盘改为扇形功能性焊盘。
3.根据权利要求2所述的25G背板优化方法，其特征在于，所述将圆形功能性焊盘改为扇形功能性焊盘，包括：将圆形功能性焊盘缩小到整体功能性焊盘的一半即半圆形。
4.根据权利要求1至3之一所述的25G背板优化方法，其特征在于，所述平衡包括寄生电阻R、寄生电感L、寄生电容C在内的通孔参数，具体包括：通过立体建模仿真软件单独对通孔建模，然后通过调整通孔形状平衡包括寄生电阻R、寄生电感L、寄生电容C在内的通孔参数。
5.根据权利要求4所述的25G背板优化方法，其特征在于，所述采用松耦合布线，包括：采用松耦合布线，并通过调整传输线间距和传输线线宽使信号特征阻抗保持不变。
6.根据权利要求5所述的25G背板优化方法，其特征在于，所述调整传输线间距和传输线线宽使信号特征阻抗保持不变，包括：增加传输线间距并增加传输线线宽使信号特征阻抗保持不变。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810300920.3A CN108509731B (zh) | 2018-04-04 | 2018-04-04 | 一种25g背板优化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810300920.3A CN108509731B (zh) | 2018-04-04 | 2018-04-04 | 一种25g背板优化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108509731A true CN108509731A (zh) | 2018-09-07 |
| CN108509731B CN108509731B (zh) | 2022-11-22 |
Family
ID=63380899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810300920.3A Active CN108509731B (zh) | 2018-04-04 | 2018-04-04 | 一种25g背板优化方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108509731B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040176938A1 (en) * | 2003-03-06 | 2004-09-09 | Sanmina-Sci Corporation | Method for optimizing high frequency performance of via structures |
| CN1916915A (zh) * | 2005-08-19 | 2007-02-21 | 鸿富锦精密工业（深圳）有限公司 | 改良过孔阻抗的方法 |
| CN107729280A (zh) * | 2017-11-15 | 2018-02-23 | 无锡军安电子科技有限公司 | 一种高速差分信号端口阻抗与传输线阻抗一致性控制方法 |
-
2018
- 2018-04-04 CN CN201810300920.3A patent/CN108509731B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040176938A1 (en) * | 2003-03-06 | 2004-09-09 | Sanmina-Sci Corporation | Method for optimizing high frequency performance of via structures |
| CN1916915A (zh) * | 2005-08-19 | 2007-02-21 | 鸿富锦精密工业（深圳）有限公司 | 改良过孔阻抗的方法 |
| CN107729280A (zh) * | 2017-11-15 | 2018-02-23 | 无锡军安电子科技有限公司 | 一种高速差分信号端口阻抗与传输线阻抗一致性控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108509731B (zh) | 2022-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103219770B (zh) | 一种具有多端口充电控制功能的移动终端 | |
| US9836429B2 (en) | Signal transmission circuit and printed circuit board | |
| US20130278348A1 (en) | Crosstalk cancellation and/or reduction | |
| CN103391059B (zh) | 具有d类放大器的音频系统及集成电路芯片 | |
| US9589626B1 (en) | Single-ended memory signal equalization at power up | |
| CN105183986A (zh) | 针对ddr的pcb信号完整性设计方法 | |
| CN103338019A (zh) | 巴伦电路 | |
| CN205945143U (zh) | 一种充电电路、系统及移动终端 | |
| CN107729280A (zh) | 一种高速差分信号端口阻抗与传输线阻抗一致性控制方法 | |
| CN106961270A (zh) | 信号驱动器摆率控制 | |
| CN102131338A (zh) | 电子装置 | |
| CN108509731A (zh) | 一种25g背板优化方法 | |
| CN106897241A (zh) | 一种应用于移动终端内的usb接口电路及移动终端 | |
| Kosuge et al. | Analysis and design of an 8.5-Gb/s/link multi-drop bus using energy-equipartitioned transmission line couplers | |
| CN105470926B (zh) | 一种级联电池保护电路及其系统 | |
| CN102955554A (zh) | 硬盘电压调节电路 | |
| CN204130676U (zh) | 一种用于同轴线和悬置微带线转接的过渡结构 | |
| US10171268B2 (en) | Asymmetric on-state resistance driver optimized for multi-drop DDR4 | |
| CN103123530A (zh) | 固态硬盘 | |
| US20040124940A1 (en) | Voltage plane with high impedance link | |
| CN209231922U (zh) | Usb otg接口隔离电路 | |
| CN201797494U (zh) | 输出信号调节电路 | |
| CN109217663B (zh) | 一种存储系统微板电源补偿优化设计方法及系统 | |
| Kosuge et al. | A 12.5 Gb/s/link non-contact multi drop bus system with impedance-matched transmission line couplers and dicode partial-response channel transceivers | |
| CN206639216U (zh) | 一种rs232接口电磁兼容设计电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: No. 11-3 Hongyi Road, Xinwu District, Wuxi City, Jiangsu Province, 214028 Patentee after: Wuxi Synchronous Electronic Technology Co.,Ltd. Country or region after: China Address before: 214135 No. 18 Qingyuan Road, Wuxi New District, Wuxi City, Jiangsu Province C207-2, 530 Building, Sensor Network University Science Park, Taihu International Science Park Patentee before: P.C.B.A. ELECTRONIC (WUXI) LTD. Country or region before: China |