CN1989503A - 优化过孔结构的高频性能的方法 - Google Patents
优化过孔结构的高频性能的方法 Download PDFInfo
- Publication number
- CN1989503A CN1989503A CNA038260905A CN03826090A CN1989503A CN 1989503 A CN1989503 A CN 1989503A CN A038260905 A CNA038260905 A CN A038260905A CN 03826090 A CN03826090 A CN 03826090A CN 1989503 A CN1989503 A CN 1989503A
- Authority
- CN
- China
- Prior art keywords
- value
- circuit
- via structure
- transmission line
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/163—Monitoring a manufacturing process
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明提供了一种用于增强印刷电路板(PCB)或背板高频信号完整性性能的方法。该方法可包括使用S参数作为与优化PCB或背板中的单个过孔或一组过孔的物理尺寸和形状的迭代过程有关的主要成本因素。该过程包括将过孔部件表达成等价集总串联导纳和阻抗,以及RLGC子电路,由此,可进行基本电路分析以优化次要参数,例如,使子电路的电阻最大化和/或使子电路的电容最小化。迭代过程包括改变过孔部件的物理尺寸和形状,以优化次要参数。
Description
技术领域
本发明主要涉及确保以较高频率运行的各种电子元件中的增强的信号完整性的方法。具体而言,本发明涉及优化这些元件中的过孔结构的方法。更具体地,本发明涉及用于为了印刷电路板和背板的增强的高频性能而优化过孔结构的方法。
背景技术
现在的电子产品,包括计算机、移动电话、以及网络系统都在以不断增大的数据传输速率运行。在较高的数据传输速率下,阻抗、电介质吸收、以及辐射损失、串音(cross-talk)、以及无源互连的结构性谐振会显著降低通过互连进行传播的信号的质量。使模拟信号、射频信号、和数字信号削弱和畸变的一个主要电路元件就是过孔。过孔信号衰减与频率/数据速率相关。
已有多种技术用于缓解信号衰减问题,包括有反钻(backdrill)过孔根(via stub)以及去除非功能焊盘等。但是,这些技术有局限性,并且在某种程度上被主观地应用于试图改善复杂印刷电路板和背板的信号完整性。因此,希望提供一种客观的、节约成本的方法,用于对该印刷电路板或背板的各过孔结构的形状和尺寸进行优化。另外,希望提供一种能够应用到现有电路的其它元件的方法,例如一组互连元件(即,背板部件包括过孔、走线(trace)、以及连接器),从而增强电路的整体信号完整性性能并从而增强电路用于较高操作频率时的效率。
发明内容
本发明认识到并解决前面提到的各种局限和缺点,以及有关传统技术的其它问题,目的在于改善电子电路的高频性能。因此,本发明目的在于提供一种优化过孔结构的方法,用于印刷电路板和背板的增强的高频性能。
因此,本发明的一个主要目的在于提供一种改善高频电子电路的信号完整性性能的方法。更具体而言,本发明的一个目的在于提供一种方法,用于优化电路的至少一个元件,以改善其高频信号完整性性能。在该情况下,本发明的一个更具体的目的在于提供一种方法,用于优化过孔结构的尺寸和形状,以增强其高频信号完整性性能。
再又,本发明的一个主要目的在于提供一套节约成本的优化方法,用于改善电路的信号完整性。在该情况下,本发明的一个目的在于提供一套节约成本的方法,用于改善过孔结构的高频信号完整性性能。
本发明的其它特性和优点在随后的详细说明中给出,或者对本领域技术人员来说可从该说明中明显看出,或可从本发明的实施中看出。另外,还应该意识到在不偏离本发明的精神和范围的情况下,对具体描述过和讨论过的特性、方法步骤、以及相关材料的修改和变化可以应用于本发明的各种实施例以及应用当中。这些改变可包括但不限于等同装置、特性、方法步骤、以及那些显示或讨论过的材料的替代,以及各种部件、特性、方法步骤等的功能或位置变换。
再又,应该明白本发明的各种实施例以及各种现有优选实施例,可包括现有公开特性、元件、方法步骤、或其等同物的各种组合或结构(包括没有在附图或说明书中明显示出的特性的组合或结构)。
参照下面的说明书和所附权利要求,可以更好地理解本发明的各种特性、方面、和优点。附图构成本说明书的一部分,其示出了本发明的实施例,并与说明书一起用于说明本发明的原理。
在一个典型实施例中,提供了一种交互式优化方法,用于调整PCB或背板中的一个或多个过孔的物理特性,以增强其高频性能。一般来说,该方法包括把过孔细分成下面三种不同类型部分中的一个或多个部分:传输线弯曲部,不均匀传输线穿越部(thru section),以及负载不均匀传输线根部。其中可能需要设计PCB叠层以使根部的长度最小化(如果存在的话)。
传输线弯曲部可转换成集总元件(lumped element)串联阻抗以及分流元件(shunt element)导纳。可以调整弯曲部部件的物理尺寸,直到使该部分的电学等价子电路的多个次要参数(secondlevel parameter)最优化。在单个过孔情况下,传输线弯曲部的这种优化大致等价于使集总元件串联阻抗以及分流元件导纳的值最小化。
进一步地,不均匀传输线穿过部可转换成一系列的包含一个或多个电阻器R、电感器L、导体G、以及电容器C的离散(discretized)RLGC子电路。可以调整与各子电路相关的穿越部部件的物理尺寸,直到使R、L、G、和C的值最优化。在单个过孔情况下,不均匀传输线穿越部的这种优化大致等价于:(1)使各个R、L、G、和C值与相邻子电路之间相关离散的特性阻抗值尽可能匹配;或者(2)使串联阻抗总和与分流导纳总和尽可能比例相匹配。
再又,不均匀根传输线部可以转换成一系列的离散RLGC子电路。可以调整与各子电路相关的根部部件的物理尺寸,直到使R、L、G、和C的值最优化。在单个过孔情况下,不均匀根传输线部的这种优化大致等价于使串联R和串联L的值尽可能地大,并使分流G和分流C的值尽可能地小。
最后,可在优化后计算过孔结构的S参数,以验证优化结果。本发明允许限制对过孔物理特性的持续调整,以避免用指数级增长的经济成本只获得微小的性能改善。
附图说明
参照附图,对于本领域的普通技术人员而言,本说明书阐明了本发明的全部内容,包括其最佳实施方式,其中:
图1是标准印刷电路板的一对剖视图,示出了各个内部层,以及示出了包含多个过孔的各层之间的内部连接的相应视图;
图2是如图1所示的印刷电路板的一对剖视图,采用了现有技术修改过孔结构,以增强信号完整性性能;
图3是印刷电路板的基线剖视图,示出了各个内部层,以及对应的局部剖视图,示出了该印刷电路板上三层的微带线和带状线传输线交叉部分;
图4是印刷电路板的局部剖视图,示出了图3的单端带状线的视图,以及该带状线被分成等长度的线段及其等价电路;
图5是印刷电路板的一对剖视图,示出了各个内部层,以及示出了包含具有相邻返回过孔的过孔穿越部的各层之间的内部连接的相应视图,以及这些过孔的等价电路;
图6是如图5所示的、但不具有相邻返回过孔的过孔穿越部的一对剖视图,及其等价电路;以及
图7是概括了本发明的基本方法的流程图。
尽可能地,在本说明书全文以及附图中,相同或相似的特性或部件使用相同的参考标号。
具体实施方式
现在详细描述本发明的优选实施例,在附图中完全示出了其实例。提供这些实例是为了解释本发明而不是限制本发明。事实上,对本领域技术人员而言,很显然可以对本发明进行各种修改和变化而不偏离本发明的精神和范围。例如,作为一个实施例的一部分所示或所描述的特性可以被另一个实施例使用来产生又一实施例。而且,可以改变对材料的选择和/或特性,以满足特定的预期用户条件。因而应该明白,本发明的这种修正和改变包含在本发明的范围及其等同物内。
如上所述,本发明尤其涉及优化过孔结构以增强印刷电路板和背板10的高频性能的方法。过孔12因为使通过其传播的模拟信号、射频信号、以及数字信号削弱和畸变,所以其降低了印刷电路板互连的信号完整性性能。本发明可用于优化构成过孔12、或一组过孔12的各个部件结构,以及用于甚至更高层互连,例如包括过孔12、互连的走线、以及连接器的印刷电路板和背板部件10。
图1示出了典型的具有多个过孔12的多层印刷电路板10(PCB)的剖视图。多层PCB10是由两个或多于两个的平面导电层(L1、L2、L3等)组成的印刷板,这些导电层被一个或多个联结在一起的刚性的或挠性的平面绝缘电介质层分隔,并电互连。在不同导电层上两个或多于两个导电图之间的电连接被称为过孔12。埋孔14没有延伸到印刷电路板10的外层。盲孔16只延伸到一个外层。盲孔14和埋孔16还被称为中间孔(interstitial via)。镀通孔18(PTH)过孔延伸穿过整个印刷电路板10(从外主要到外底层),并能够在内部各层、外部各层、或两者的导电图之间建立电连接。
过孔12无论其位置如何都包含多个部件。过孔12至少包括套管(barrel)20和一个或多个功能焊盘22或非功能焊盘24。在合适的地方,过孔12可处于某些层上包括间隙区域26(也称为反焊盘区域),在这些层上过孔12横断该层但是必须与位于该层的所有导电图电隔离。焊盘22或24是电连接至过孔12上的局部化的导电图。如果焊盘22还电连接到某个导电图(即,信号走线、接地板、或电压板,或者无源装置等),那么它就是功能焊盘22。
图2示出了目前用于改善过孔12信号完整性性能的两种方法。实践当中通常去除非功能焊盘24作为增强过孔12信号完整性性能的方法。通过将构成根部28的过孔12导电部反钻钻通而去除PTH过孔18的未使用“根”部28,这也是一个实践常用的方法。
随意使用这些通常被接受的方法,而不尝试优化印刷电路板或背板10上的每个过孔12或一组过孔12,这将会带来许多问题。存在这样的情况,即当去除一些非功能焊盘后,不但没有改善反而降低了信号完整性性能。
本发明的方法包括将过孔12细分成下面三种不同类型部分中的一个或多个部分:传输线弯曲部、不均匀传输线穿越部、以及负载不均匀传输线根部。其中可能需要设计印刷电路板叠层10以使根部的长度28最小化。传输线弯曲部可转换成集总元件串联阻抗和分流元件导纳,它们与包括非优化过孔12的电路的可缩放S参数单调相关。因此,用于该过程的迭代步骤可以基于线性有序收敛算法(straightforward sequential convergence algorithm)。
可以调整弯曲部部件的物理尺寸,直到使该部分的电学等价子电路的多个次要参数最优化。不均匀传输线穿越部和不均匀根传输线部可转换成一系列的离散RLGC子电路(参照图4到图6)。可以调整与各子电路相关的穿越部部件的物理尺寸,直到使R、L、G、和C的值最优化。
为了完成这些转换,可使信号走线和相邻的导电平面区域形成如图3所示的平面传输线。平面传输线是波导结构,它沿传输线传播的基础模式本质上是横向电磁波。适合传输高频或窄脉冲电信号的平面传输线限定了导体和电介质材料的尺寸和形状沿其纵长是均匀的。传输线可以用分布电阻、电感、电导率、和电容元件(即RLGC子电路)构成的等价电路来描述。微带线传输线32结构由导体组成,该导体位于导电平面之上且平行于导电平面,同时电介质处于导体与导电平面之间。带状线传输线34结构由导体组成,该导体位于两个导电平面之间且平行于导电平面,并用电介质处于导体与各导电平面之间。平衡传输线36是双导体传输线,其分布电阻、电感、电导率、和电容元件平等地分布在导体之间。不平衡传输线38是一种分布电阻、电感、电导率、和电容元件不平等地分布在其导体上的传输线。不相等的走线宽度是创建不平衡传输线38的一种方式。实践当中通常将信号走线层作为微带线32和带状线34传输线结构的参考层。在图3中,单端微带线、平衡差分微带线、以及不平衡差分微带线都位于层L1中,不过在层L2中的导电平面也构成了传输线结构的一部分。类似地,单端带状线、平衡差分带状线、以及不平衡差分带状线都位于层L3,不过在层L2和层L4中的导电平面也构成了传输线结构的一部分。
由于微带线32和带状线34是均匀的波导结构(例如,它们的剖视图不随着沿线距离而改变),所以它们可用于对通过一系列相同的集总元件RLGC电路40沿线路传播的信号的影响建立模型。如图4所示并使用图3的单端带状线34作为实例,首先将传输线分成无穷小增量,ΔZ。电学等价电路40可以根据所有横向电磁波模式传输线所共有的四个物理现象而创建。串联电阻R用于量化在传输线的导电区域中的信号能量的热量转换。分流电导率G用于量化在传输线的电介质区域中的信号能量的热量转换。由于传输线是波导结构,所以传播信号中包含的能量处于存在于传输线导电部分周围的电介质区域中的电磁场中。电容C用于量化传输线对电场的影响。类似的关系存在于电感L和磁场之间。改变用于创建传输线的导体和绝缘材料的尺寸和形状,这将改变R、L、G、和C的值。
当均匀传输线(例如微带线32和带状线34互连走线)连接到过孔12时,过孔12及其局部环境可以分成三种不同的垂直区域:一个或多个弯曲区域、一个或多个根区域、以及一个或多个穿越区域。组成这些区域的顶面和底面取决于印刷电路板叠层10以及进入和离开平面传输线所路由的层次。过孔弯曲部是过孔12连接到平面传输线的区域。弯曲意味着与信号相关的电流方向必须改变。换言之,信号电流从沿着互连走线水平流动必须改成沿过孔12垂直流动。作为一般规则,弯曲部由过孔12的位于同层的用于创建信号走线传输线结构的纵断面组成。由于微带线传输线32需要两层,所以与微带线32相关的弯曲部包括至少两层。
类似地,过孔根部28是过孔12的一端没有终结的部分。过孔穿越部或过孔弯曲部不可能是过孔根部28的组成部分。过孔穿越部是过孔12的完成进入和离开信号传输线之间的电路所需要的而又不是弯曲部的部分。与经过过孔12传递的信号有关的电磁场经常延伸到反焊盘边界26之外的导电层之间的区域中。
优化过孔12时,如果电磁场具有信号所占能量很高的百分比时,必须包括这些区域26。渗透距离取决于多个因素,包括焊盘22和24和反焊盘26区域的尺寸和形状,以及相关的区域的导电层和电介质层厚度。在过孔密度较高的印刷电路板区域(通常是底层连接器和大量引线集成电路的情况),由相邻的过孔12产生的电磁场肯定会相互混合。此时,对给定过孔12进行优化的同时也需要对相邻的过孔12进行优化。
图5示出了将两个过孔结构52转换成离散线段以进行优化的实例。在该实例中,将两个微带线传输线32连接到镀通孔(PTH)过孔18。埋孔14用于为这两个微带线32提供直流回路。埋孔14的位置非常接近PTH过孔18,于是使两个过孔14和18的电流所产生的电磁场耦合。层L1和L2之间的垂直距离形成弯曲区域。层L11和L12之间的垂直距离形成弯曲区域。过孔18的剩余部分,从层L2到层L11,形成穿越部。在该结构中没有根区域28。可以通过将整个高度分成一系列串联RL段54和分流GC段56,来为穿越部限定等价电路40。串联R值能够从与限定在该区域中的过孔段有关的电阻损失中计算出来。
串联电感能从在层L2和L3之间传播的信号所产生的磁场计算出来。分流电容能从环绕层L3传播的信号所产生的电场计算出来。串联阻抗随着层之间的间隔增大而增大。分流导纳取决于接地平面与任何非功能焊盘有多近。层L6的分流导纳大于层L7的分流导纳。导电平面的厚度也影响分流导纳。较厚的导电层有较低的导纳。使导电平面远离非功能焊盘24,或去除非功能焊盘24将增大分流导纳。由于穿越部的优化一般需要各个离散的RLGC电路40之间的离散特性阻抗尽可能匹配,所以必须根据要求调整焊盘22和24和反焊盘26的直径,以补偿在电介质材料厚度、导体厚度等方面的差异。如果没有足够的自由度调整焊盘/反焊盘的直径,那么需要调整电介质层高度。
应当注意,给定传输线结构并不限于此处提到的四个RLGC值。只要能够推导出串联阻抗和串联导纳的表达式,就能计算传输线结构的集总元件特性阻抗。举例而言,考虑图6所示单个过孔结构62。在此情况下,没有相邻的DC返回电流过孔,等价电路40包括串联电容Cpp,它为AC位移电流提供了返回路径。
还需注意的是,随着频率增大,离散特性阻抗逼近上面描述的两过孔情况52所获得的阻抗。如果在两过孔情况52中的DC返回过孔不是十分接近所分析的过孔12,那么必须使用图6所限定的模型。需要强调的是,一旦限定了给定的过孔结构62,就可将其转换成离散的不均匀传输线结构,在其上可以执行公知的计算从而优化过孔12或一组过孔12的物理特性。
图7提供了本发明优化过孔结构12高频性能方法的流程图70。由于本发明主要关注于改善信号完整性,所以过程的第一步72是要选择可计算的参数,从而检验通过调整过孔12的物理特性对印刷电路板信号完整性的改善。S参数就是一个这样的参数。由于在对物理参数的等价电学表达式进行估值的迭代过程中固有的计算困难,所以S参数最好用串联阻抗、分流元件导纳、以及串联离散RLGC子电路表达,其中R、L、G、C值、和导纳以及阻抗可快速计算出。这些参数可选为次要参数74从而确定优化。
为了计算次要参数,必须将过孔分成多种类型的传输线段76中的一种。这些过孔包括传输线弯曲部、不均匀传输线穿越部、以及负载不均匀传输线根部,如有必要,可产生等价于所述至少一种过孔结构的电路。为了简化计算并减少反射信号影响,应该尽可能减小过孔的根部长度78。
于是可以将传输线段转换80成等价串联阻抗、分流元件导纳、以及一系列离散RLGC子电路,后者包括一个或多个电阻器R、电感器L、导体G、以及电容器C。可以计算这些等价电路的次要参数,作为基线82。接着以第一方向84调整过孔12的物理特性(即增大或减小孔的尺寸或改变其形状)。然后重新计算次要参数86,以确定其值是否按照用户希望的方向变动。
如果次要参数值朝优化值方向变动88,那么可以同样的方式进一步改变过孔的物理特性90(即,如果以前使之变小,则继续使之更小),直到使次要参数的计算值最优化92,或直到进一步优化会成本过高。如果次要参数值没有朝优化值方向变动94,那么过孔的物理特性就向其它方向变动96(即如果以前使之变小,则使之变大)直到使次要参数的计算值最优化100,或直到进一步优化会成本过高。可选地,也可计算主要参数(top level parameter,顶级参数),以确保通过优化过孔改善印刷电路板高频性能。
尽管使用具体的术语和装置对本发明的优选实施例进行了描述,但是这只是出于解释的目的。所使用的词语是描述性的而不是限制性的。应该明白,本领域技术人员可在不脱离权利要求中所阐述的本发明精神和范围的情况下对本发明做出修改和变化。另外,应该明白,各种其它实施例的方面可以在整体上或局部上相互替换。因此,权利要求的精神和范围不应该限于说明书中包含的优选方案的描述。
Claims (20)
1.一种用于优化至少一个过孔结构的高频性能的方法,包括以下步骤:
a)限定要优化的主要参数;
b)由所述主要参数的函数推导出要优化的次要参数;
c)限定优化所述主要参数和所述次要参数的经济成本约束条件;
d)将所述至少一个过孔结构细分成多种类型的传输线段中的一种;
e)使所述至少一个过孔结构的根部长度最小化;
f)将所述多种类型的传输线段转换为等价串联阻抗、分流元件导纳、以及一系列离散RLGC子电路,所述离散RLGC子电路包括一个或多个电阻器R、电感器L、导体G、和电容器C;以及
g)优化所述次要参数。
2.根据权利要求1所述的方法,其中所述主要参数是所述至少一个过孔结构的S参数。
3.根据权利要求1所述的方法,其中如有必要,所述多种类型的传输线段包括传输线弯曲部、不均匀传输线穿过部、以及负载不均匀传输线根部,以产生等价于所述至少一个过孔结构的电路。
4.根据权利要求3所述的方法,其中将所述传输线弯曲部转换成集总元件串联阻抗和分流元件导纳。
5.根据权利要求4所述的方法,其中将所述不均匀传输线穿过部转换成一系列的离散RLGC子电路。
6.根据权利要求5所述的方法,其中将所述负载不均匀传输线根部转换成一系列的离散RLGC子电路。
7.根据权利要求3所述的方法,其中所述次要参数是所述传输线弯曲部的等价集总元件串联阻抗值和分流元件导纳值,以及所述不均匀传输线穿过部和所述负载不均匀传输线根部的各个R、L、G、和C值。
8.根据权利要求7所述的方法,其中所述次要参数的所述优化包括使所述传输线弯曲部的所述集总元件串联阻抗值和分流元件导纳值最小化。
9.根据权利要求7所述的方法,其中所述次要参数的所述优化包括使所述不均匀传输线穿过部的所述各个R、L、G、和C值与相邻子电路之间的离散特性阻抗尽可能匹配,如果其中所述各个R、L、G、和C值与相邻子电路之间的离散特性阻抗无法尽量匹配,就使所述串联阻抗的总和与所述分流导纳的总和之间尽可能比例相匹配。
10.根据权利要求7所述的方法,其中所述次要参数的所述优化包括使所述负载不均匀传输线根部的所述等价离散RLGC子电路中的所述各个R和L值尽可能地大,并使所述等价离散RLGC子电路中的所述各个G和C值尽可能地小。
11.根据权利要求1所述的方法,其中所述次要参数的所述优化包括调整所述至少一个过孔结构的物理尺寸。
12.一种用于优化至少一个过孔结构的高频性能的方法,包括以下步骤:
a)根据所述至少一个过孔结构的物理特性限定优化特性;
b)为所述至少一个过孔结构生成等价基本子电路;以及
c)优化所述优化特性。
13.根据权利要求12所述的方法,其中所述优化特性包括集总元件串联阻抗、分流元件导纳、以及一系列的离散RLGC子电路中的各个R、L、G、和C值。
14.根据权利要求12所述的方法,其中如有必要,产生所述等价基本子电路包括将所述至少一个过孔结构转换成传输线弯曲部、不均匀传输线穿过部、以及负载不均匀传输线根部。
15.根据权利要求14所述的方法,其中所述优化特性的优化包括调整所述至少一个过孔结构的所述物理特性。
16.一种用于优化至少一个过孔结构的高频性能的方法,包括以下步骤:
a)将所述至少一个过孔结构转换为等价可确定的基本电学特性;
b)调整所述至少一个过孔结构的物理特性,以改变所述可确定的基本电学特性值;以及
c)优化所述可确定的基本电学特性值。
17.根据权利要求16所述的方法,其中将所述至少一个过孔结构转换为等价基本电学特性还包括以下步骤:
a)如有必要,将所述至少一个过孔结构细分为传输线弯曲部、不均匀传输线穿越部、负载不均匀传输线根部,以产生仅包含所述等价可确定的基本电学特性的,并且电学等价于所述至少一个过孔结构的电路;以及
b)将所述传输线弯曲部、所述不均匀传输线穿过部、以及所述负载不均匀传输线根部转换为等价串联阻抗、分流元件导纳、以及一系列的离散RLGC子电路。
18.根据权利要求17所述的方法,其中优化所述可确定的基本电学特性值包括使所述传输线弯曲部的集总元件串联阻抗值和分流元件导纳值最小化。
19.根据权利要求17所述的方法,其中优化所述可确定的基本电学特性值包括使所述不均匀传输线穿越部的各个R、L、G、和C值与相邻子电路之间的离散特性阻抗尽可能匹配,如果其中所述各个R、L、G、和C值与相邻子电路之间的离散特性阻抗无法尽量匹配,就使所述串联阻抗的总和与所述分流导纳的总和之间尽可能比例相匹配。
20.根据权利要求17所述的方法,其中优化所述可确定的基本电学特性值包括使所述负载不均匀传输线根部的所述等价电路中的所述各个R和L值尽可能地大,并使所述等价离散RLGC子电路中的所述各个G和C值尽可能地小。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2003/006836 WO2004082180A2 (en) | 2003-03-06 | 2003-03-06 | Method for optimizing high frequency performance of via structures |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1989503A true CN1989503A (zh) | 2007-06-27 |
CN1989503B CN1989503B (zh) | 2010-08-04 |
Family
ID=32986322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN038260905A Expired - Lifetime CN1989503B (zh) | 2003-03-06 | 2003-03-06 | 优化过孔结构的高频性能的方法 |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP1625680A4 (zh) |
JP (1) | JP2006526883A (zh) |
KR (1) | KR101041555B1 (zh) |
CN (1) | CN1989503B (zh) |
AU (1) | AU2003225687A1 (zh) |
WO (1) | WO2004082180A2 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101373488B (zh) * | 2007-08-21 | 2011-06-15 | 京元电子股份有限公司 | 印刷电路板的堆叠设计系统与方法 |
WO2018218907A1 (zh) * | 2017-05-31 | 2018-12-06 | 郑州云海信息技术有限公司 | 一种优化pcie连接器区域信号质量的设计方法 |
CN112770482A (zh) * | 2020-12-04 | 2021-05-07 | 深圳国人无线通信有限公司 | 一种印制板组件及屏蔽结构 |
CN114113960A (zh) * | 2021-11-01 | 2022-03-01 | 中国电子科技集团公司第十三研究所 | Gcpw校准件的制备方法及gcpw校准件 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1916915A (zh) | 2005-08-19 | 2007-02-21 | 鸿富锦精密工业(深圳)有限公司 | 改良过孔阻抗的方法 |
JP4834385B2 (ja) * | 2005-11-22 | 2011-12-14 | 株式会社日立製作所 | プリント基板および電子装置 |
CN101236078B (zh) | 2007-02-02 | 2011-01-05 | 鸿富锦精密工业(深圳)有限公司 | 电容到过孔导线长度检查系统及方法 |
JP4585587B2 (ja) * | 2008-08-20 | 2010-11-24 | 株式会社東芝 | 高周波多層基板及び高周波多層基板の製造方法 |
US9397418B2 (en) | 2011-03-30 | 2016-07-19 | Nec Corporation | Transmission system and method for constructing backplane system |
WO2012133755A1 (ja) | 2011-03-30 | 2012-10-04 | 日本電気株式会社 | 伝送システムとバックプレーンシステム構築方法 |
US9560742B2 (en) * | 2014-11-11 | 2017-01-31 | Alcatel Lucent | Backdrill reliability anchors |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0944549A (ja) * | 1995-07-31 | 1997-02-14 | Mitsubishi Electric Corp | 回路設計方法及びレイアウト設計方法 |
JPH09274623A (ja) * | 1996-04-08 | 1997-10-21 | Oki Electric Ind Co Ltd | 伝送線路シミュレーションシステムとそれを用いた伝送線路シミュレーション方法 |
JPH1049568A (ja) * | 1996-05-31 | 1998-02-20 | Sharp Corp | 回路基板設計方法及び記録媒体 |
JP4204150B2 (ja) * | 1998-10-16 | 2009-01-07 | パナソニック株式会社 | 多層回路基板 |
US6538538B2 (en) * | 1999-02-25 | 2003-03-25 | Formfactor, Inc. | High frequency printed circuit board via |
JP2000252716A (ja) * | 1999-03-03 | 2000-09-14 | Sony Corp | 分布定数フィルタおよびその製造方法、ならびに分布定数フィルタ回路基板 |
JP3285010B2 (ja) * | 1999-06-22 | 2002-05-27 | 日本電気株式会社 | スタブ回路、スタブ回路の調整方法及び発振器 |
JP3482958B2 (ja) * | 2000-02-16 | 2004-01-06 | 株式会社村田製作所 | 高周波回路装置および通信装置 |
JP2001308547A (ja) * | 2000-04-27 | 2001-11-02 | Sharp Corp | 高周波多層回路基板 |
JP4184590B2 (ja) * | 2000-12-04 | 2008-11-19 | 松下電器産業株式会社 | 回路基板の実装コスト評価方法及びその装置 |
JP4734723B2 (ja) * | 2001-01-31 | 2011-07-27 | 凸版印刷株式会社 | 同軸ビアホールを用いた多層配線基板の製造方法 |
US20020147575A1 (en) * | 2001-02-12 | 2002-10-10 | Bois Karl J. | Method and system for modeling dielectric losses in a transmission line |
US6512377B1 (en) * | 2001-06-29 | 2003-01-28 | Nortel Networks Limited | Method and apparatus for extraction of via parasitics |
US6891266B2 (en) * | 2002-02-14 | 2005-05-10 | Mia-Com | RF transition for an area array package |
-
2003
- 2003-03-06 AU AU2003225687A patent/AU2003225687A1/en not_active Abandoned
- 2003-03-06 CN CN038260905A patent/CN1989503B/zh not_active Expired - Lifetime
- 2003-03-06 WO PCT/US2003/006836 patent/WO2004082180A2/en active Search and Examination
- 2003-03-06 KR KR1020057016653A patent/KR101041555B1/ko active IP Right Grant
- 2003-03-06 JP JP2004569398A patent/JP2006526883A/ja active Pending
- 2003-03-06 EP EP03816274A patent/EP1625680A4/en not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101373488B (zh) * | 2007-08-21 | 2011-06-15 | 京元电子股份有限公司 | 印刷电路板的堆叠设计系统与方法 |
WO2018218907A1 (zh) * | 2017-05-31 | 2018-12-06 | 郑州云海信息技术有限公司 | 一种优化pcie连接器区域信号质量的设计方法 |
CN112770482A (zh) * | 2020-12-04 | 2021-05-07 | 深圳国人无线通信有限公司 | 一种印制板组件及屏蔽结构 |
CN112770482B (zh) * | 2020-12-04 | 2023-11-28 | 深圳国人无线通信有限公司 | 一种印制板组件及屏蔽结构 |
CN114113960A (zh) * | 2021-11-01 | 2022-03-01 | 中国电子科技集团公司第十三研究所 | Gcpw校准件的制备方法及gcpw校准件 |
Also Published As
Publication number | Publication date |
---|---|
KR101041555B1 (ko) | 2011-06-15 |
EP1625680A4 (en) | 2009-04-08 |
EP1625680A2 (en) | 2006-02-15 |
AU2003225687A1 (en) | 2004-09-30 |
CN1989503B (zh) | 2010-08-04 |
WO2004082180A2 (en) | 2004-09-23 |
JP2006526883A (ja) | 2006-11-24 |
WO2004082180A3 (en) | 2006-12-28 |
AU2003225687A8 (en) | 2004-09-30 |
KR20060006776A (ko) | 2006-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7249337B2 (en) | Method for optimizing high frequency performance of via structures | |
US7626216B2 (en) | Systems and methods for electromagnetic noise suppression using hybrid electromagnetic bandgap structures | |
CN1989503B (zh) | 优化过孔结构的高频性能的方法 | |
Gu et al. | Modeling and analysis of vias in multilayered integrated circuits | |
JP4652230B2 (ja) | プリント回路基板用コンパクトビア伝送路およびその設計方法 | |
EP2439845B1 (en) | Common mode noise suppression circuit | |
CN104041200A (zh) | 具有用于较高带宽传输的嵌入式电光无源元件的印刷电路板 | |
Laermans et al. | Modeling differential via holes | |
Xiao et al. | Analysis of crosstalk between finite-length microstrip lines: FDTD approach and circuit-concept modeling | |
JP2001147952A (ja) | プリント回路基板設計支援装置及びプリント回路基板設計方法並びに制御プログラム記録媒体 | |
Guo et al. | An analysis of conductor surface roughness effects on signal propagation for stripline interconnects | |
EP1568099B1 (en) | A circuit that taps a differential signal | |
CN107396541B (zh) | 一种优化视频信号线阻抗匹配的方法 | |
Sharma et al. | Analytical model for optimum signal integrity in PCB interconnects using ground tracks | |
US8104013B2 (en) | Design method of semiconductor package substrate to cancel a reflected wave | |
CN113314821B (zh) | 一种介质集成悬置双绞传输线 | |
Ymeri et al. | A new approach for the calculation of line capacitances of two‐layer IC interconnects | |
Zarei et al. | Design Analysis and evaluation of a W-element model for a twisted-pair cable | |
Zeeff et al. | Traces in proximity to gaps in return planes | |
Pan et al. | Equivalent mixed-mode characteristic impedances for differential signal vias | |
Xu | Computational electrodynamics and simulation in high speed circuit using finite difference time domain (FDTD) method | |
CN104849572B (zh) | 一种基于电磁场模式分解的高速信号线串扰抑制方法 | |
de Paulis et al. | Signal integrity analysis of embedded planar EBG structures | |
CN105228334A (zh) | 一种印刷电路板 | |
Simonovich | Relative permittivity variation surrounding PCB via hole structures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20100804 |
|
CX01 | Expiry of patent term |