JP2001147952A - プリント回路基板設計支援装置及びプリント回路基板設計方法並びに制御プログラム記録媒体 - Google Patents

プリント回路基板設計支援装置及びプリント回路基板設計方法並びに制御プログラム記録媒体

Info

Publication number
JP2001147952A
JP2001147952A JP33220399A JP33220399A JP2001147952A JP 2001147952 A JP2001147952 A JP 2001147952A JP 33220399 A JP33220399 A JP 33220399A JP 33220399 A JP33220399 A JP 33220399A JP 2001147952 A JP2001147952 A JP 2001147952A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
ground
power supply
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33220399A
Other languages
English (en)
Other versions
JP3348709B2 (ja
Inventor
Takashi Harada
高志 原田
Hideki Sasaki
英樹 佐々木
Eiji Hangui
英二 半杭
Kiyoshi Asao
清 浅尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP33220399A priority Critical patent/JP3348709B2/ja
Priority to DE60040778T priority patent/DE60040778D1/de
Priority to EP00125691A priority patent/EP1103905B1/en
Priority to US09/718,431 priority patent/US6557154B1/en
Publication of JP2001147952A publication Critical patent/JP2001147952A/ja
Application granted granted Critical
Publication of JP3348709B2 publication Critical patent/JP3348709B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 従来の基板の設計手法、構造を維持しつつ基
板レイアウトの最適化を図ることにより不要電磁波の放
射を抑制可能としたプリント回路基板を得る。 【解決手段】 グランドプレーン構造、電源プレーン構
造、ＬＳＩ、ＩＣなどの能動デバイスとデカップリング
コンデンサの搭載位置などのプリント回路基板のレイア
ウト情報を入力する機能２と、入力された情報を用いて
電源、グランド両プレーン間の電圧、電流分布を計算す
るためのモデルを生成する機能３と、特定の周波数を選
択して当該周波数において電源、グランド両プレーンの
電圧、電流分布を計算する機能４と、得られた電圧、電
流分布をプリント回路基板の形状に従って二次元的な電
圧、電流レベルマップとして表す機能５を有する。本装
置により電源電圧変動の要因となる層間ビアホールや層
内配線パターンを特定することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はプリント回路基板設
計支援装置及びプリント回路基板設計方法並びに制御プ
ログラム記録媒体に関し、特に多層プリント回路路基板
の電源プレーンとグランドプレーン間の電圧変動に起因
して発生する不要電磁波を、同電圧変動を抑制すること
により低減するための設計支援装置及び設計方法並びに
それに使用する等価回路モデルに関するものである。
【０００２】
【従来の技術】プリント回路基板はＩＣやＬＳＩなどの
電子部品とそれらの部品を接続する配線回路などから構
成され、電子機器の心臓部としてほとんど全ての機器に
搭載されている。プリント回路基板の電子回路が動作す
ると回路には電圧が発生し、電流が流れることにより、
電磁波が発生する。近年の信号処理速度の高速化にとも
なう回路動作の高周波化は不要な電磁波の発生、放射を
増大させ、その結果、当該電子機器周辺の無線通信シス
テムやラジオ、ＴＶなどに妨害を与える問題が発生して
いる。そのため、ＶＣＣＩ（情報処理装置等電波障害自
主規制協議会）では、電子機器から発生する不要電磁波
に対して一定レベル以下に抑制することを義務付けてい
る。
【０００３】多層プリント回路基板では、回路の電位の
基準を与えるためのグランドと、ＩＣやＬＳＩに対して
動作電源を供給するための電源とがプレーン状である場
合が多く、これら電源プレーンとグランドプレーンとは
平行板線路として作用し、両者間の電圧変動は不要電磁
波放射の原因であることが知られている（例えば、電子
情報通信学会英文誌Ｂ、E-80-B巻、No.11 、１９９７年
１１月、p.1645-1651参照）。こうした電源−グランド
プレーンからの不要電磁波放射を抑制するための手段と
して、種々の構造のプリント回路基板やプリント回路基
板の設計手法が用いられている。
【０００４】例えば、特開平１１−１４５５６９号公報
のプリント配線基板及びその設計方法においては、図３
０に示すように、長方形の板状の基材１０１の部品面
に、基材１０１の長手方向に伸びる複数の導体パターン
１０２ａ及び信号配線１０５ａが形成されている。基材
１０１の、部品面と反対側の半田面には、基材の長手方
向と垂直な方向に延びる複数の導体パターン１０２ｂ及
び信号配線１０５ｂが形成されている。導体パターン１
０２ａ及び１０２ｂは電源パターンまたはグランドパタ
ーンとして用いられている。導体パターン１０２ａ及び
１０２ｂの分離された部分同士がチップ型抵抗体１０４
を介して接続される。これにより、基板のサイズと、放
射ノイズの波長との関係から発生する定在波の周波数に
おける導体パターン１０２ａ及び１０２ｂのインピーダ
ンスの低下がチップ型抵抗体１０４の損失によって抑制
され、定在波の共振のＱ値が抑えられる。
【０００５】また、特開平１１−４０９０５号公報の回
路基板及び電子機器においては、図３１に示すように、
電源層１１１及びグランド層１１２を有し、前記電源層
とグランド層の間に誘電体層１１３を配置する回路基板
１１０において、誘電体層１１３は誘電率の異なる二つ
の誘電体１１３ａ、１１３ｂを配置させることにより、
電源層及びグランド層に沿った平面でその誘電率に分布
を持たせるように構成し、各部位について異なる共振条
件として広く周波数軸上に分布した弱い共振とし、特定
の周波数に発生させていた強い電磁波放射を低減させ
る。
【０００６】特開平１０−２７５９８１号公報の多層プ
リント回路基板においては図３２に示すように、電源層
１２２のパターン形状と、グランド層１２３の電源パタ
ーン形状のエッジ部に、連続的又は離散的な配置形式に
従って、電源層に流れる高周波電流をグランド層へ流す
コンデンサ手段１２４を備えることで、多層プリント板
１２２から放射される電波の低減を実現している。
【０００７】特開平６−２０３１０２号公報のプリント
基板配線方法においては、図３３に示すように、多層プ
リント配線基板１３１に各部ブロック１３２，１３３，
……，１４３間の高周波成分の多いデジタル信号が、そ
れぞれＸ方向もしくはＹ方向に直線的に配線できるよう
に各部品ブロックを配置する。そして、各ブロック間の
高周波成分の多いデジタル信号を、それぞれＸ方向もし
くはＹ方向に配置し、配線した層に隣接する電源／グラ
ンド層の各ブロック間の高周波成分の多いディジタル信
号を配線した領域１５１，１５２，１５３に重なる領域
では、高周波成分の多いデジタル信号の配線方向と直交
するカットライン１６１，１６２の発生を禁止すること
により不要電磁波の放射を低減している。
【０００８】特開平１０−９７５６０号公報のコンピュ
ータ支援設計システムにおいては、図３４に示すように
ＣＡＤシステムに設けられたバイパスコンデンサの配置
評価ツール１７１により、回路基板のレイアウト設計上
必要な基板レイアウト情報１７４を利用して、バイパス
コンデンサの配線路に関するパラメータを決定し、この
パラメータに基づいて算出したインピーダンス特性から
バイパスコンデンサの有効範囲を決定する。バイパスコ
ンデンサの配線に関するパラメータとは、バイパスコン
デンサの配線路の配線長、抵抗率、配線幅、配線厚など
である。さらに、ツール１７１は決定したバイパスコン
デンサの有効範囲を近似的楕円として、ディスプレー１
７５の画面に表示する機能により不要電磁波放射を低減
したプリント回路基板の設計が行なっている。
【０００９】
【発明が解決しようとする課題】ところが、上記の従来
技術はそれぞれ課題を抱えている。特開平１１−１４５
５６９号公報の技術においては、抵抗体１０４の挿入に
より、配線の共振は抑制されるが、抵抗体の挿入により
電圧降下が生じてしまうため、電源線へは適用できな
い。よって、本技術による電源、グランドの電圧変動に
関わる放射の抑制は不可能である。
【００１０】特開平１１−４０９０５号公報の技術で
は、誘電率の異なる二つの誘電体１１３ａ，１１３ｂを
用いる必要があり、構造が複雑になる問題を有する。ま
た、特開平１０−２７５９８１号公報の技術において
は、基板エッジ部に挿入する素子がリアクタンス素子で
あるコンデンサ１２４のため、電源、グランド間の共振
周波数が変るだけで、共振そのものは抑制されない。す
なわち、電磁波放射の周波数がシフトにより効果がある
場合のみ有効な技術である。
【００１１】特開平６−２０３１０２号公報の技術で
は、主に信号配線系の帰路電流の経路に不連続を設けな
いことを特徴としている。従って、信号配線系からの不
要電磁波の放射は抑制する効果があるものの、電源、グ
ランド両プレーン間の電源電圧変動に起因して発生する
不要電磁波放射に関しては考慮されていない。更に、特
開平１０−９７５６０号公報の技術においては、バイパ
スコンデンサの配線路を決定するための手段であり、Ｌ
ＳＩ，ＩＣなどの能動デバイスのスイッチングノイズに
起因して発生する電源とグランド両プレーン間の電源電
圧変動を抑制する効果はあるものの、異なる層間に配線
された信号配線を接続するための層間ビアホールや電
源、グランド両プレーンに挟まれた層内の信号配線との
結合により発生する電源電圧変動を抑制する効果はな
い。
【００１２】プリント回路基板では、同基板を搭載する
電子機器の開発期間の短縮要求から、不要電磁波放射抑
制対策は設計段階から盛り込む必要が生じている。ま
た、基板コストの削減のためには、できる限り新規の部
品追加や特別な配線構造を避け、従来の設計方法、回路
配置方法を維持し、基板レイアウトの最適化により不要
電磁波放射抑制を図る必要がある。 本発明の目的は、
従来の基板の設計手法及び構造を維持しつつ基板レイア
ウトの最適化を図ることにより不要電磁波の放射を抑制
するプリント回路基板設計支援装置及びプリント回路基
板設計方法並びに制御プログラム記録媒体を提供するこ
とである。
【００１３】
【課題を解決するための手段】本発明によるプリント回
路基板設計支援装置は、グランドプレーン構造、電源プ
レーン構造、ＬＳＩ、ＩＣなどの能動デバイスとデカッ
プリングコンデンサの搭載位置などのプリント回路基板
のレイアウト情報を入力する手段と、この入力情報を用
いて電源、グランド両プレーン間の電圧分布を計算する
ためのモデルを生成する手段と、特定の周波数を選択し
て当該周波数において電源、グランド両プレーンの電圧
分布を計算する計算手段と、得られた電圧分布をプリン
ト回路基板の形状に従って二次元の電圧レベルマップと
して表す表示手段と、これらの結果を記録保存する手段
とを含むことを特徴とする。
【００１４】そして、前記表示手段は、前記電圧分布を
プリント回路基板の形状にオーバーラップさせて、電圧
の高い領域より段階的に表示することを特徴とする。ま
た、前記電圧分布マップを電圧レベルの高い順番に何段
階かのレベルとして規定し、これら各レベルに応じて電
源層とグランド層をまたがって配線するビアホールの配
置を禁止する領域から、配置しても支障のない領域まで
段階的にクラス分けする手段を、更に含むことを特徴と
する。
【００１５】また、前記計算手段は、電源プレーンとグ
ランドプレーン間の電圧分布の計算に代えて、電源プレ
ーンとグランドプレーン間の複素インピーダンス特性を
計算する様構成し、その絶対値を表示するようにしたこ
とを特徴とする。
【００１６】そして、前記入力情報には信号配線レイア
ウトの情報を含んでおり、この入力された信号配線情報
のうち電源、グランド両プレーンをまたぐ層間配線ビア
ホールを抽出する手段と、抽出されたビアホールの位置
と計算により得られた電源、グランド両プレーン間の電
圧分布図を一致させ、もしくは表示する手段と、電圧の
高い領域に位置するビアホールには警告を発生する手段
とを、更に含むことを特徴とする。
【００１７】更に、電圧の高い領域に電源層とグランド
層をまたがって配線されたビアホールに対し、当該ビア
ホールに近接して電源プレーンとグランドプレーン間を
接続するコンデンサの搭載指示を出す手段を含むことを
特徴とする。また、警告の対象となったビアホールの位
置を電圧の低い領域を探し、その領域を指示し、もしく
は自動的に移動するよう回路基板レイアウト設計装置に
指示する手段を、更に含むことを特徴とする。
【００１８】本発明によるプリント回路基板設計方法
は、グランドプレーン構造、電源プレーン構造、ＬＳ
Ｉ、ＩＣなどの能動デバイスとデカップリングコンデン
サの搭載位置などのプリント回路基板のレイアウト情報
を入力するステップと、この入力情報を用いて電源、グ
ランド両プレーン間の電圧分布を計算するためのモデル
を生成するステップと、特定の周波数を選択して当該周
波数において電源、グランド両プレーンの電圧分布を計
算するステップと、得られた電圧分布をプリント回路基
板の形状に従って二次元の電圧レベルマップに表示する
ステップと、該電圧マップを用いて電源層とグランド層
をまたがって配線する信号配線用のビアホールの配置位
置を決定するステップとを含むことを特徴とする。
【００１９】本発明によるプリント回路基板設計支援装
置は、グランドプレーン構造、電源プレーン構造、ＬＳ
Ｉ、ＩＣなどの能動デバイスとデカップリングコンデン
サの搭載位置などのプリント回路基板のレイアウト情報
を入力する手段と、この入力情報を用いて電源、グラン
ド両プレーンを流れる電流分布を計算するためのモデル
を生成する手段と、特定の周波数を選択して当該周波数
において電源、グランド両プレーン上を基板端部に平行
な二方向に流れる電流の分布を計算する手段と、得られ
た電流分布を各方向別にプリント回路基板の形状に従っ
て二次元的な電流レベルマップとして表す手段と、これ
らの結果を記録保存する手段とを含むことを特徴とす
る。
【００２０】そして、前記表示手段は、前記電流分布を
プリント回路基板の形状にオーバーラップさせて、各方
向別に電流レベルの高い領域より段階的に表示するよう
にしたことを特徴とし、また各方向毎に得られた電流分
布マップを、電流レベルの高い順番に何段階かのレベル
として規定し、各レベルに応じて電源、グランド両プレ
ーンで挟まれた層に同方向の配線の設置を禁止する領域
から、配線を設置に支障のない領域までの段階的にクラ
ス分けする手段を、更に含むことを特徴とする。
【００２１】また、前記入力情報は信号配線レイアウト
の情報を含んでおり、この入力された信号配線情報のう
ち電源、グランド両プレーンに挟まれた層内の信号配線
を抽出する手段と、抽出された内層の信号配線の位置と
計算により得られた電源、グランド両プレーン間の各方
向の電流分布図を一致させ、もしくは表示する手段と、
電流の高い領域に位置する同一方向の内層配線には警告
を発生する手段とを、更に含むことを特徴とする。
【００２２】そして、警告の対象となった内層配線の位
置を電源、グランド両プレーンを流れる電流レベルの低
い領域を探し、その領域を指示し、もしくは前記配線が
電流レベルの低い領域に自動的に移動するよう回路基板
レイアウト設計装置に指示する手段を、更に含むことを
特徴とする。
【００２３】本発明によるプリント回路基板設計方法
は、グランドプレーン構造、電源プレーン構造、ＬＳ
Ｉ、ＩＣなどの能動デバイスとデカップリングコンデン
サの搭載位置などのプリント回路基板のレイアウト情報
を入力スルステップと、この入力情報を用いて電源、グ
ランド両プレーン間の電圧分布を計算するためのモデル
を生成するステップと、特定の周波数を選択して当該周
波数において電源、グランド両プレーンの基板端部に平
行な二方向の電流分布を計算するステップと、得られた
電流分布を各方向別にプリント回路基板の形状に従って
二次元的な電流レベルマップとして表するステップと、
該電流レベルマップにより、電源、グランド両プレーン
に挟まれた内層配線の位置を決定するステップとを含む
ことを特徴とする。
【００２４】本発明による制御プログラムを記録した記
録媒体は、当該プログラムが、グランドプレーン構造、
電源プレーン構造、ＬＳＩ、ＩＣなどの能動デバイスと
デカップリングコンデンサの搭載位置などのプリント回
路基板のレイアウト情報を入力するステップと、この入
力情報を用いて電源、グランド両プレーン間の電圧分布
を計算するためのモデルを生成するステップと、特定の
周波数を選択して当該周波数において電源、グランド両
プレーンの電圧分布を計算するステップと、得られた電
圧分布をプリント回路基板の形状に従って二次元の電圧
レベルマップに表示するステップと、該電圧マップを用
いて電源層とグランド層をまたがって配線する信号配線
用のビアホールの配置位置を決定するステップとを含む
ことを特徴とする。
【００２５】また、本発明による制御プログラムを記録
した記録媒体は、当該プログラムが、グランドプレーン
構造、電源プレーン構造、ＬＳＩ、ＩＣなどの能動デバ
イスとデカップリングコンデンサの搭載位置などのプリ
ント回路基板のレイアウト情報を入力スルステップと、
この入力情報を用いて電源、グランド両プレーン間の電
圧分布を計算するためのモデルを生成するステップと、
特定の周波数を選択して当該周波数において電源、グラ
ンド両プレーンの基板端部に平行な二方向の電流分布を
計算するステップと、得られた電流分布を各方向別にプ
リント回路基板の形状に従って二次元的な電流レベルマ
ップとして表するステップと、該電流レベルマップによ
り、電源、グランド両プレーンに挟まれた内層配線の位
置を決定するステップとを含むことを特徴とする。
【００２６】更に、本発明において使用される等価回路
モデルは、電源及びグランドの両プレーン間の電圧分
布、電流分布、複素インピーダンスを計算するために、
前記両プレーンを、コンデンサとコイルとプレーンにお
ける導電抵抗とにより表現した等価回路モデルであっ
て、回路基板を構成する誘電体の誘電損による抵抗を前
記コンデンサと並列に設けたこを特徴とし、また、前記
両プレーンからの電磁波の放射損失による抵抗を、当該
モデルの周辺に設けたことを特徴とする。
【００２７】
【発明の実施の形態】以下に、本発明の実施の形態を図
を用いて説明する。図１は本発明の第一の実施の形態に
よるプリント回路配線基板設計支援装置１を示すブロッ
ク図である。グランドプレーン構造、電源プレーン構
造、ＬＳＩ、ＩＣなどの能動デバイスとデカップリング
コンデンサの搭載位置などのプリント回路基板のレイア
ウト情報を入力する機能（手段）２と、入力された情報
を用いて電源、グランド両プレーン間の電圧分布を計算
するためのモデルを生成する機能（手段）３と、特定の
周波数を選択して当該周波数において電源、グランド両
プレーンの電圧分布を計算する機能（手段）４と、得ら
れた電圧分布をプリント回路基板の形状に従って２次元
的な電圧レベルマップとして表す機能（手段）５と、こ
れらの結果を記録保存する機能（手段）６により構成さ
れている。
【００２８】次に、プリント回路配線基板設計支援装置
１の各構成要素とその機能を説明する。プリント回路基
板レイアウト入力機能２では、グランドプレーン構造１
２、電源プレーン構造１３、ＬＳＩ、ＩＣ１４などの能
動デバイスとデカップリングコンデンサ１５の搭載位置
などが入力され、図２の斜視図に示すような信号配線を
除いた回路レイアウト１１が生成される。モデル生成機
能３では、上記で得られたレイアウト１１に基づき、図
３に示すような電源プレーン、グランドプレーンを平板
線路とみなす計算モデル２２を作製する。
【００２９】ここでは、電圧分布の計算に回路シミュレ
ータであるＳＰＩＣＥ（SimulationProgram with Integ
rated Circuit Emphasis ）を用いることを仮定し、モ
デルはコンデンサ２３、インダクタ２４、抵抗２５の集
中定数回路素子で構成された回路２２とした。上記の
他、計算手法としては伝送線路解析、モーメント法やＦ
ＤＴＤ（Finite Difference Time-Domain ）法などの電
磁界解析の手段をとり、それぞれの計算手法に対応した
モデルを作成する。
【００３０】電圧分布の計算を回路モデルを用いて計算
する場合を例に、モデルの作成手順を説明する。図３に
示した様な等価回路モデルは基本的に既に報告されてい
る手法、例えば、IEEE TRANSACTION ON COMPONENT, PAC
KAGING AND MANUFACTUERINGTECHNOLOGY. PART B. VOL.1
8, NO.4, pp.628-639, NOVEMBER 1995 に記載の技術を
用いることができる。
【００３１】次に、モデルの具体的な作成手順をフロー
チャートである図４を参照しつつ説明する。先ず、解析
対象とする基板のレイアウト構造から電源とグランドの
両プレーン間の距離ｄ、基板を構成する誘電体の比誘電
率εr 、プレーを構成する材料の抵抗率ρ、解析する周
波数帯域の上限周波数を入力する（ステップ２０１）。
現在、ＣＩＳＰＲ（国際無線障害特別委員会）で制定さ
れている不要電磁波放射規格に定められた周波数上限は
１０００ＭHzであることから、現段階では同周波数を上
限周波数として設定する。
【００３２】次に、電源プレーン、グランドプレーン全
体を図５に示す様に、一辺がｌの正方形で分割した容量
セルと、図６に示す様な誘電セルとに分割する（ステッ
プ２０２）。誘電セルは容量セルと寸法が等しく半セル
ずれて配置される。誘電セルはＸ軸方向に流れる電流に
対応するＸ軸セルと、Ｙ軸方向に流れる電流に対応する
Ｙセルの二つに分けられる。長さｌは上述の上限周波数
における波長の１／２０以下の寸法とする。ここでは、
上限周波数１０００ＭHzにおける波長が０．３ｍである
ので、ｌ＜０．０１５ｍとなる。
【００３３】このとき、四辺に沿ったセルは内部のセル
の１／２もしくは１／４の大きさになる。各セルにおけ
る点は図３に示した等価回路モデルの各回路及び要素の
接点（ノード）である。コンデンサ２３の容量Ｃ、イン
ダクタ２４のインダクタンスＬ、抵抗２５の抵抗値Ｒは
図４のステップ２０３の式でそれぞれ表され、これらの
各式を用いて計算する（ステップ２０３）。これら式に
おいて、ε0 は真空中の誘電率、μ0 は真空中の透磁
率、ｔはプレーンの厚さである。周波数が高くなるに従
って、表皮厚さｄs は薄くなる。ｄs がプレーンの厚さ
ｔに比べて薄い場合には、ｔの代わりにｄs を用いる。
四辺の各点に対する容量はＣ／２，Ｃ／４、インダクタ
ンスと抵抗はそれぞれ２Ｌ，２Ｒとする。
【００３４】こうして生成されたＬＣＲの二次元等価回
路モデルに対して、基板のレイアウト情報により得られ
たデカップリングコンデンサの搭載位置に相当するノー
ドとグランド間に、デカップリングコンデンサとその寄
生インダクタンス、寄生抵抗で構成された直列回路を接
続して作成する（ステップ２０４）。
【００３５】解析において、伝送線路理論を用いて計算
を行う際は、電源プレーン、グランドプレーンを平行線
路と見なしてたモデルを作成し、またＦＤＴＤ法やモー
メント法などの電磁解析手段を用いる際には、基板の構
造データをそのまま電界計算ポイントと磁界計算ポイン
トに離散化したり、電源プレーン、グランドプレーンを
網目状に分解して各格子を電流素に区切ったモデルを作
成する。尚、基板に含まれる各素子は等価回路として表
すことが可能であるため、電源プレーン、グランドプレ
ーンの特性を等価回路で表現したモデルを用いる回路解
析による計算手法が最も都合がよい。尚、図３に示した
等価回路モデルに対し、より精度の良いモデルが存在
し、これについては後述するものとする。
【００３６】モデル２２において、コンデンサ２３、イ
ンダクタス２４及び抵抗２５は、電源、グランド両プレ
ーンを分割した各要素における容量成分とインダクタン
ス成分、導体損を表現している。また、コンデンサ２
６、インダクタンス２７、抵抗２８は図７の基板の断面
図に示すように電源、グランド両プレーンを結ぶデカッ
プリングコンデンサ３１の容量、デカップリングコンデ
ンサを搭載するためのパッド３２と、これらのパッドと
電源、グランド両プレーンを接続するためのビアホール
３３が有するインダクタンス成分及びこれらの持つ損失
分を集中定数回路素子として表したものである。
【００３７】次に、図１の周波数選択機能／電圧分布計
算機能４により、この回路に関係する周波数、例えばク
ロック周波数とその整数倍の周波数を選択し、当該周波
数における電圧分布を前記にのモデルに応じた計算手法
を用いて計算する。この場合、図３の回路モデルを使用
して計算する場合を例にとり、その計算手順を図８に示
すフローチャートにより説明する。先ず、解析の対象と
する周波数を選択する（ステップ２１１）。一般に、プ
リント回路基板において、不要電磁波の放射はクロック
周波数の整数倍の周波数において生じるために、これら
の周波数の設定をなす。また、回路の仕様情報から上記
周波数を直接読込む機能を設けても良い。
【００３８】次に、これらの周波数において、図９にそ
の等価回路モデルを示す様に、電圧源２１５と抵抗２１
６の直列回路を接続して回路全体を励振し（ステップ２
１２）、そのときの各ノードにおける電圧を計算して求
める（ステップ２１３）。電圧の分布は解放端である基
板の四角において常に最大となる。よって、励振はこれ
らの基板の四角に相当するノードにて行うことが望まし
い（もしくは、ＬＳＩ等の能動素子の搭載位置に相当す
るノードに行っても良い）。接続する電源は内部抵抗無
限大の電流源としても良い。最後に、得られた各ノード
の電圧を出力する（ステップ２１４）。回路モデルによ
る回路計算では、ＳＰＩＣＥ等の回路シミュレータを用
いることができる。こうして計算された電圧分布は図１
０に示すように、プリント回路基板の形状にオーバーラ
ップさせて、電圧の高い領域より９ａ〜９ｄのように段
階的に表示する。なお、図１０において、白色表示領域
９ａは最も電圧が高い領域、横線で示す領域９ｂは二番
目に電圧が高い領域、斜線で示す領域９ｃは三番目に電
圧が高い領域、黒色表示領域９ｄは最も電圧が低い領域
を示しており、他の図においても同様とする。
【００３９】次に、プリント回路配線基板設計支援装置
１が不要電磁波放射を抑制するためのプリント回路基板
の設計支援できる理由を示す。一般に、多層プリント回
路基板では電位の基準を提供するグランドプレーンとＩ
Ｃ、ＬＳＩなどの能動素子に電力を供給する電源プレー
ンを内層に有し、表面を含めた他の層はもっぱら、信号
の配線に割り当てられる。例えば、図１１の断面図に示
すような４層のプリント回路基板３４においては、表面
層である第一層３７と第四層３８にて部品の搭載とクロ
ック信号やデータ信号の配線を行い、内層である第二層
と第三層は層全体が前記グランドプレーンと電源プレー
ン１２，１３として構成される。
【００４０】ＩＣやＬＳＩのスイッチング動作時に発生
するパルス状の電流は電源、グランド両プレーンの間に
電源電圧変動を発生させ基板の端部まで伝搬し、基板端
部に表れた電圧により不要電磁波が放射される。こうし
たスイッチング時に発生する電源電圧変動を抑制するた
めにさまざまな電源デカップリング回路が提案されてい
る（例えば、特開平１０−３０３５６８、特開平１０−
１８４４６９などを参照のこと）。
【００４１】ところで、発明者らはこの電源電圧変動が
これらのＬＳＩやＩＣなどの能動デバイスによるスイッ
チングノイズだけではなく、図１１に示すような第一層
３７と第四層３８に設けられた配線パターン３５を接続
するため、電源、グランドプ両プレーン１３，１２をま
たがって設けられたビアホール３６によっても引き起こ
されることを見出した。さらに、この電源電圧変動、す
なわち不要電磁波放射レベルはビアホール３６の位置に
依存することを明らかにした。
【００４２】本位置依存性に関し、より詳細に検討した
結果、電源プレーン１３とグランドプレーン１２は、両
プレーンを平板とする二次元の線路が構成されており、
定在波が発生して電圧分布が生じていること、さらには
電圧の強くなる位置すなわち電圧定在波の山となる付近
にビアホールがある場合に大きな電源電圧変動が発生す
ることが明らかになった。例えば、図１２は発振器とＩ
Ｃで構成された回路を有する４層基板４１（ａ），
（ｂ）の断面を示した図である。いずれの基板とも層間
配線がなされており、（ａ）の基板では中央付近におい
て層間配線用のビアホール４２が配置されており、
（ｂ）に示す基板では基板端部に近い位置に層間配線の
ビアホール４２が配置されている。
【００４３】各基板において、電源、グランド両プレー
ンで構成された線路の共振周波数（この場合４７４ＭH
z）で基板の長さに沿った電源プレーン１３とグランド
プレーン１２間の電圧分布を求めたところ、図１３
（ａ），（ｂ）に示すような分布が得られた。縦軸は電
圧を対数で表示してある。いずれの基板も基板両端で強
く、中心よりやや右側の位置において低い電圧分布とな
るが、電圧の高い位置にビアホール４２を有する（ｂ）
の基板の方が電圧の低い位置にビアホール４２を有する
（ａ）の基板よりも電源、グランド両プレーン間に誘起
される電圧は高くなり、それだけ不要電磁波放射量も増
大する。
【００４４】以上の結果から、図１０の電圧レベルマッ
プは層間配線のビアホールの位置を決める際に有効な情
報を与えることがわかる。電圧の高い順番に段階的にレ
ベルの幅を規定し、それぞれのレベルに応じて、ビア
ホールの配置を禁止する領域９ａ、ビアホールの配置
を極力避ける領域９ｂ、必要によってはビアホールを
配置してもよい領域９ｃ、ビアホールを配置しても支
障のない領域９ｄなどにクラス分けすることにより、層
間ビアホールの配置に関し、プリント回路レイアウトの
設計が支援できる。
【００４５】図１４は層間ビアホール４２を有するプリ
ント回路基板４７のレイアウトの一部を示した図であ
る。回路レイアウトの制約上、やむをえず電圧レベルの
高い領域（例えば、図１０の９ａに示す領域）に、第１
層の配線４３ａと第４層の配線４３ｂを接続する層間配
線ビアホール４２を設ける必要が生じた場合、同ビアホ
ールの近傍の電源、グランド両プレーン間に適当な容量
のコンデンサ４５の搭載を指示を出す機能を追加する。
これにより、同ビアホール４２に起因して増加する不要
電磁波放射を抑制するための設計支援が可能となる。こ
の際のコンデンサ４５の容量Ｃは、コンデンサの搭載に
必要なパッドや同コンデンサとグランドプレーン、電源
プレーンを接続するためのビアホールの有する寄生のイ
ンダクタンスＬとで構成された直列共振周波数が考慮す
る周波数と等しくなる値を目安とすることにより、抑制
効果は増加する。
【００４６】尚、電源、グランド両プレーン間の複素イ
ンピーダンス特性も位置に依存して変化する。前述の電
圧レベルの高いところでは複素インピーダンスの絶対値
は高く、電圧の低いところでは複素インピーダンスの絶
対値は低くい。従って、電圧分布の代わりに複素インピ
ーダンス分布を計算し、その絶対値を表示するようにし
てもよい。
【００４７】本発明の実施の形態はプリント回路基板設
計支援装置のみならず、いくつかの応用が考えられる。
図１５はプリント回路基板設計支援装置１にクロック信
号やデータ信号などの信号配線レイアウトの情報を入力
する機能５２と、入力された信号配線情報のうち電源、
グランド両プレーンをまたぐ層間配線ビアホールを抽出
する機能５３と、抽出されたビアホールの位置と計算に
より得られた電源、グランド両プレーン間の電圧分布図
を一致させ、もしくは表示する機能５４と電圧の高い領
域に位置するビアホールには警告を発生する機能５５を
追加したプリント回路基板設計支援装置５１である。
【００４８】図１６は電圧分布表示機能５により基板上
の電圧分布上に、入力された信号配線レイアウト情報か
ら層間配線ビアホール抽出機能５３により抽出された層
間配線ビアホール５７、５８をプロットした図である。
電源、グランド両プレーン間の電圧の比較的低い５９
ｃ、５９ｄの領域にあるビアホール５７はそのままで、
電圧の高い５９ａ、５９ｂの領域にあるビアホール５８
にのみ警告を発生することにより、不要電磁波放射の要
因となる層間ビアホールをその設計段階から把握するこ
とができる。
【００４９】また、図１７に示すように本プリント回路
基板設計支援装置５１において警告の対象となったビア
ホールの位置を電圧の低い領域を探し、その領域を指示
する機能、もしくは自動的に移動するよう回路基板レイ
アウト設計装置に指示する機能を追加することにより、
設計者の負担が低減できる。なお、信号配線レイアウト
の情報を入力する機能５２はプリント回路基板レイアウ
ト入力機能２に盛り込んでもよい。
【００５０】図１８は本発明の第二の実施の形態による
プリント回路配線基板設計支援装置６１を示すブロック
図である。グランドプレーン構造、電源プレーン構造、
ＬＳＩ、ＩＣなどの能動デバイスとデカップリングコン
デンサの搭載位置などのプリント回路基板のレイアウト
情報を入力する機能６２と、入力された情報を用いて電
源、グランド両プレーン間の電圧分布を計算するための
モデルを生成する機能６３と、特定の周波数を選択し、
当該周波数において電源、グランド両プレーンのｘ，ｙ
方向（図２参照）の電流分布を計算する機能６４と、得
られた電流分布をｘ，ｙ方向の別にプリント回路基板の
形状に従って二次元的な電流レベルマップとして表す機
能６５と、これらの結果を記録保存する機能６６とによ
り構成される。
【００５１】グランドプレーン構造、電源プレーン構
造、ＬＳＩ、ＩＣなどの能動デバイスとデカップリング
コンデンサの搭載位置情報より、電源プレーン、グラン
ドプレーンを平板線路とみなすモデルが作製できるのは
本発明の第一の実施の形態で述べた通りである。機能６
４では、この回路に関係する周波数、例えば、クロック
周波数とその整数倍の周波数において、電流分布の計算
を行う。この場合における電流分布の計算手法につい
て、図３に示した回路モデルを用いて計算する場合につ
き、図１９のフローチャートを参照して説明する。
【００５２】先ず、解析の対象ととする周波数を選択す
る（ステップ２２１）。一般に、プリント回路基板にお
いて不要電磁波の放射はクロック周波数の整数倍の周波
数において強い放射を生じるために、これらの周波数を
設定する。また、回路の仕様情報から上記周波数を直截
に設定しても良い。次に、これら周波数において、図９
の等価回路に示した様に、電圧源２１５と抵抗２１６の
直列回路を接続して回路を励振し（ステップ２２２）、
そのときの各抵抗もしくはインダクタンスに流れる電流
を計算して求める（ステップ２２３）。電圧の分布は解
放端である基板の四角において常に最大となる。よっ
て、励振はこれら基板の四角に相当するノードにて行う
ことが望ましい。接続する電源は内部抵抗無限大の電流
源としても良い。
【００５３】最後に、得られた各素子を流れる電流を出
力する（ステップ２２４）。回路モデルの回路計算で
は、ＳＰＩＣＥなどの回路シミュレータを用いることが
できる。当該機能６４で計算された電流分布を図２０に
示す様に、ｘ，ｙの方向別に電流の強い領域より段階的
に表示する。
【００５４】次に、本装置６１が不要電磁波放射を抑制
するためのプリント回路基板の設計を支援できる理由を
示す。先にも述べたように、通常、多層プリント回路基
板においてはグランドプレーンと電源プレーンは基板の
内層におかれる。さらに層数の多い基板では、これら電
源、グランドの両プレーンに挟まれた層を信号の配線に
割り当てる場合がある。例えば、６層のプリント回路基
板においては、図２１にその断面を示すように第二層を
グランドプレーン７２、第五層を電源プレーン７３とし
て、表面層である第一層７４ａと第六層７４ｂの他に電
源、グランドの両プレーンで挟まれた第三層７５ａ、第
四層７５ｂにクロック信号やデータ信号のための信号線
を配線する。電源とグランドの両プレーン７２，７３間
には前記の電源電圧変動とともに、電流が流れて電流定
在波が生じる。
【００５５】図２２は６層プリント回路基板の一部を切
り欠いた斜視図である。上記電源とグランドの両プレー
ンを流れる電流はｘ方向成分７６ｘとｙ方向成分７６ｙ
に分けて考えることができる。ｘ軸方向の電流が強い領
域において内層７５にｘ軸方向の配線７７が存在する場
合、信号配線に流れる電流からの誘導により両プレーン
間に強い電流が発生し、大きな電源電圧変動が生じる。
この電源電圧変動はレベルの高い不要電磁波を発生させ
る要因となる。ｙ方向の電流成分においても同様であ
る。
【００５６】前述の計算により得られた電流分布マップ
は、電源、グランド両プレーン内の配線レイアウトを決
める際に有効な情報を与える。図２０に示すように各方
向毎に電流レベルの高い順番に何段階かのレベルを規定
し、それぞれのレベルに応じて電源、グランド両プレー
ンで挟まれた層上に、同方向の配線の設置を不可とす
る領域６９ａ、極力避ける領域６９ｂ、必要によっ
て配線してもよい領域６９ｃ、配線に支障のない領域
６９ｄなどにクラス分けすることにより、電源、グラン
ド両プレーンで挟まれた層に信号配線をするための指針
を与えることができる。
【００５７】本発明の実施の形態は前述したプリント回
路基板設計支援装置のみならず、いくつかの応用が考え
られる。図２３はプリント回路基板設計支援装置６１に
クロック信号やデータ信号などの信号配線レイアウトの
情報を入力する機能８２と、入力された信号配線情報の
うち電源、グランド両プレーンに挟まれた層内の信号配
線を抽出する機能８３と、抽出された内層の信号配線の
位置と計算により得られた電源、グランド両プレーン間
のｘ方向、ｙ方向のそれぞれの電流分布を一致させ、も
しくは表示する機能８４と電流レベルの高い領域に位置
する同一方向の内層配線には警告を発生する機能８５を
追加したプリント回路基板設計支援装置８１である。
【００５８】図２４は電流強度分布表示機能６５により
ｘ方向、ｙ方向の別に電流強度の分布を表示させ、入力
された信号配線レイアウトの層内配線抽出機能８３によ
り抽出された内層配線８６をプロットした図である。電
源、グランド両プレーン間の電流が比較的少ない８９
ｃ、８９ｄの領域にある内層配線８７はそのままで、電
流が強く流れる８９ａ、８９ｂの領域にある内層配線８
８にのみ警告を発生させることにより、不要電磁波放射
の要因となる内層配線をその設計段階から把握すること
ができる。
【００５９】また、本プリント回路基板設計支援装置８
１において警告の対象となった内層配線の位置をその方
向において流れる電流の少ない領域を探し、その領域を
指示する機能、もしくは自動的に移動するよう回路基板
レイアウト設計装置に指示する機能を追加することによ
り、設計者の負担を低減できる。なお、信号配線レイア
ウトの情報を入力する機能８２はプリント回路基板レイ
アウト入力機能６２に盛り込んでもよい。
【００６０】図３に示す等価回路を用いて、図２５に示
すような０．２６ｍ×０．２６ｍの四層プリント回路基
板の電源、グランド両プレーンで構成された系の透過特
性を計算した。その結果を実測値と共に図２６に示す。
図中、実線は実測値、破線は計算値を示す。ピークを取
る周波数において透過レベルに５〜１０ｄＢの差異が見
られた。この結果を詳細に検討した結果、発明者等は、
この原因が、計算に用いたモデル２２がプレーンの導電
損のみを考慮したものであり、基板を構成する誘電材の
誘電損失の影響を無視しているためであることを見出し
た。
【００６１】そこで、図２７に示すような誘電損失の影
響を考慮した計算モデル２３１を構築し、計算を行っ
た。誘電損失の効果は抵抗２３２として盛り込んだ。こ
の抵抗２３２の抵抗値は誘電体の損失を現す誘電正接ta
n δを用いて、 Ｒd ＝ｄ／（２πｆε0 εr ｌ2 tan δ） なる式により計算して求める。ここで、ｌはセルの一辺
の長さ、ｄは電源、グランド両プレーン間の距離、ε0
は真空中ん誘電率、εr は誘電材料の比誘電率、πは円
周率、ｆは周波数である。
【００６２】同式から明らかなように、誘電損失２３２
は周波数に依存して変化する。計算の結果を実験値と共
に図２８に示す。計算では、簡単のため、全周波数帯に
おいて誘電損失２３２に３００ＭHzにおける値を用いて
いる。透過レベルは実測の結果とよく一致しており、実
際の特性を表現するためには本モデル２３１が優れてい
ることが分かる。高周波での差異は誘電損失２３２に周
波数特性を持たせなかったことに起因しており、周波数
特性を考慮することで、より正確な計算が可能となる。
【００６３】図２９は、上記誘電損失にさらに不要電磁
波の放射による放射損失の影響を抵抗２３４により表現
した計算モデル２３３である。電源プレーン、グランド
プーンからの放射は主に、その端部において生じること
から放射抵抗２３４は端部に挿入する。また、放射抵抗
の値は構造が極めて類似した短形マイクロストップアン
テナの放射抵抗値を参照して定める（例えば、羽石他
著、「小型、平面アンテナ」電子情報通信学会Ｐ１２
８，１９９６年参照）。特に、高周波では放射抵抗の影
響は大きくなり、この項を加えることでさらに精度のよ
い計算が可能となる。
【００６４】
【発明の効果】以上述べた様に、本発明によれば、プリ
ント回路基板の設計段階から不要電磁波放射抑制施策を
盛り込むことができ、また、従来の基板の設計手法、構
造を維持しつつ基板レイアウトの最適化を図ることによ
り不要電磁波の放射を抑制し得るという効果がある。
【図面の簡単な説明】
【図１】 第一の実施の形態によるプリント回路配線基
板設計支援装置のブロック図である。
【図２】 多層プリント回路基板の斜視図である。
【図３】 電源プレーン、グランドプレーンにより構成
された電源系の計算モデルである。
【図４】 図１の電源及びグランド系のモデル作成機能
１の動作手順を示すフローチャートである。
【図５】 電源及びグランドプレーン全体を容量セルで
表記した図である。
【図６】 電源及びグランドプレーン全体を誘電セルで
表記した図である。
【図７】 デカップリングコンデンサ搭載位置における
４層基板の断面図である。
【図８】 図１の周波数選択機能／電圧分布計算機能４
の計算手順を示すフローチャートである。
【図９】 周波数選択機能／電圧分布計算機能４の計算
手順における等価回路モデルを示す図である。
【図１０】 電源及びグランド両プレーン間の電圧分布
マップである。
【図１１】 電源及びグランド両プレーンをまたくビア
ホール付近における４層基板の断面図である。
【図１２】 電源、グランド両プレーンをまたくビアホ
ールを有する４層基板の断面図である。
【図１３】 電源、グランド両プレーンに沿った電圧分
布を示す図である。
【図１４】 層間ビアホールを有する４層プリント回路
基板のレイアウトの一部を示した図である。
【図１５】 第一の実施の形態の変形によるプリント回
路基板設計支援装置のブロック図である。
【図１６】 電圧分布マップ上に層間配線ビアホールを
示した図である。
【図１７】 電圧分布マップ上に層間配線ビアホールの
移動の様子を示した図である。
【図１８】 本発明の第二の実施の形態によるプリント
回路配線基板設計支援装置のブロック図である。
【図１９】 図１８の周波数選択機能／電流分布計算機
能６４の計算手順を示すフローチャートである。
【図２０】 電源、グランド両プレーンを流れる電流の
強度分布マップである。
【図２１】 ６層プリント回路基板の断面図である。
【図２２】 ６層プリント回路基板の一部を切り欠いた
斜視図である。
【図２３】 第二の実施の形態の変形によるプリント回
路基板設計支援装置のブロック図である。
【図２４】 電流分布マップ上に層内配線パターンを示
した図である。
【図２５】 四層プリント回路基板の電源及びグランド
プレーンの回路例である。
【図２６】 図２５に示す四層プリント回路基板の等価
特性を示す図である。
【図２７】 誘電体損失の影響を考慮した等価回路モデ
ルである。
【図２８】 図２７の等価回路モデルを使用した等価回
路特性を示す図である。
【図２９】 図２７の回路に、更に放射抵抗による損失
を考慮した等価回路モデルである。
【図３０】 従来技術によるプリント配線番およびその
設計方法を示す図である。
【図３１】 従来技術による回路基板および電子機器を
示す図である。
【図３２】 従来技術による多層プリント板を示す図で
ある。
【図３３】 従来技術によるプリント配線基板の設計方
法を示す図である。
【図３４】 従来技術によるプリント基板設計コンピュ
ータ支援設計システムを示す図である。
【符号の説明】
１ プリント回路基板設計支援装置 ２ プリント回路基板レイアウト入力機能 ３ 電源、グランド系のモデル作成機能 ４ 周波数の選択／電圧分布計算機能 ５ 電圧分布表示機能 ６ 記録保存機能 ９ 電圧分布マップ上の電圧レベル １１ プリント回路基板レイアウト １２ グランドプレーン １３ 電源プレーン １４ ＬＳＩ １５ コンデンサ ２２ 計算モデル ２３，２６ コンデンサ ２４，２７ インダクタンス ２５，２８ 抵抗 ３１ コンデンサ ３２ パッド ３３ ビアホール ３４ ４層プリント回路基板 ３５ 信号配線パターン ３６ ビアホール ３７ 第一層 ３８ 第四層 ４１ ４層プリント回路基板 ４２ ビアホール ４３ 信号配線パターン ４５ コンデンサ ４６ コンデンサ搭載用パッド ５１ プリント回路基板設計支援装置 ５２ 信号配線レイアウト情報入力機能 ５３ 層間ビアホール抽出機能 ５４ 電圧分布／ビアホール表示機能 ５５ 警告発生機能 ５７，５８ ビアホール ５９ 電圧分布マップ上の電圧レベル ６１ プリント回路基板設計支援装置 ６２ プリント回路基板レイアウト入力機能 ６３ 電源、グランド系のモデル作成機能 ６４ 周波数の選択／電流分布計算機能 ６５ 電流分布表示機能 ６６ 記録保存機能 ６９ 電流分布マップ上の電流レベル ７１ ６層プリント回路基板 ７２ グランドプレーン ７３ 電源プレーン ７４ 表面層 ７５ 内層 ７６ 電源、グランド両プレーンを流れる電流のｘ方
向、ｙ方向成分 ７７ 信号配線パターン ８１ プリント回路基板設計支援装置 ８２ 信号配線レイアウト情報入力機能 ８３ 内層配線パターン抽出機能 ８４ 電流分布／内層信号配線パターン表示機能 ８５ 警告発生機能 ８６，８７ 内層信号配線パターン
フロントページの続き (72)発明者 半杭 英二 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 浅尾 清 東京都港区芝五丁目７番１号 日本電気株 式会社内 Ｆターム(参考） 5B046 AA08 BA04 BA05 BA06 HA03 JA03 JA10

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 グランドプレーン構造、電源プレーン構
    造、ＬＳＩ、ＩＣなどの能動デバイスとデカップリング
    コンデンサの搭載位置などのプリント回路基板のレイア
    ウト情報を入力する手段と、この入力情報を用いて電
    源、グランド両プレーン間の電圧分布を計算するための
    回路モデルを生成する手段と、特定の周波数を選択して
    当該周波数において電源、グランド両プレーンの電圧分
    布を計算する計算手段と、得られた電圧分布をプリント
    回路基板の形状に従って二次元の電圧レベルマップとし
    て表す表示手段と、これらの結果を記録保存する手段と
    を含むことを特徴とするプリント回路基板設計支援装
    置。
  2. 【請求項２】 前記表示手段は、前記電圧分布をプリン
    ト回路基板の形状にオーバーラップさせて、電圧の高い
    領域より段階的に表示することを特徴とする請求項１項
    記載のプリント回路基板設計支援装置。
  3. 【請求項３】 前記電圧分布マップを電圧レベルの高い
    順番に何段階かのレベルとして規定し、これら各レベル
    に応じて電源層とグランド層をまたがって配線するビア
    ホールの配置を禁止する領域から、配置しても支障のな
    い領域まで段階的にクラス分けする手段を、更に含むこ
    とを特徴とする請求項１または２記載のプリント回路基
    板設計支援装置。
  4. 【請求項４】 前記計算手段は、電源プレーンとグラン
    ドプレーン間の電圧分布の計算に代えて、電源プレーン
    とグランドプレーン間の複素インピーダンス特性を計算
    する様構成し、その絶対値を表示するようにしたことを
    特徴とする請求項１記載のプリント回路基板設計支援装
    置。
  5. 【請求項５】 前記入力情報には信号配線レイアウトの
    情報を含んでおり、この入力された信号配線情報のうち
    電源、グランド両プレーンをまたぐ層間配線ビアホール
    を抽出する手段と、抽出されたビアホールの位置と計算
    により得られた電源、グランド両プレーン間の電圧分布
    図を一致させ、もしくは表示する手段と、電圧の高い領
    域に位置するビアホールには警告を発生する手段とを、
    更に含むことを特徴とする請求項１記載のプリント回路
    基板設計支援装置。
  6. 【請求項６】 電圧の高い領域に電源層とグランド層を
    またがって配線されたビアホールに対し、当該ビアホー
    ルに近接して電源プレーンとグランドプレーン間を接続
    するコンデンサの搭載指示を出す手段を、更に含むこと
    を特徴とする請求項５記載のプリント回路基板設計支援
    装置。
  7. 【請求項７】 警告の対象となったビアホールの位置を
    電圧の低い領域を探し、その領域を指示し、もしくは自
    動的に移動するよう回路基板レイアウト設計装置に指示
    する手段を、更に含むことを特徴とする請求項６記載の
    プリント回路基板設計支援装置。
  8. 【請求項８】 グランドプレーン構造、電源プレーン構
    造、ＬＳＩ、ＩＣなどの能動デバイスとデカップリング
    コンデンサの搭載位置などのプリント回路基板のレイア
    ウト情報を入力するステップと、この入力情報を用いて
    電源、グランド両プレーン間の電圧分布を計算するため
    の回路モデルを生成するステップと、特定の周波数を選
    択して当該周波数において電源、グランド両プレーンの
    電圧分布を計算するステップと、得られた電圧分布をプ
    リント回路基板の形状に従って二次元の電圧レベルマッ
    プに表示するステップと、該電圧マップを用いて電源層
    とグランド層をまたがって配線する信号配線用のビアホ
    ールの配置位置を決定するステップとを含むことを特徴
    とするプリント回路基板設計方法。
  9. 【請求項９】 グランドプレーン構造、電源プレーン構
    造、ＬＳＩ、ＩＣなどの能動デバイスとデカップリング
    コンデンサの搭載位置などのプリント回路基板のレイア
    ウト情報を入力する手段と、この入力情報を用いて電
    源、グランド両プレーンを流れる電流分布を計算するた
    めの回路モデルを生成する手段と、特定の周波数を選択
    して当該周波数において電源、グランド両プレーン上を
    基板端部に平行な二方向に流れる電流の分布を計算する
    手段と、得られた電流分布を各方向別にプリント回路基
    板の形状に従って二次元的な電流レベルマップとして表
    す手段と、これらの結果を記録保存する手段とを含むこ
    とを特徴とするプリント回路基板設計支援装置。
  10. 【請求項１０】 前記表示手段は、前記電流分布をプリ
    ント回路基板の形状にオーバーラップさせて、各方向別
    に電流レベルの高い領域より段階的に表示するようにし
    たことを特徴とする請求項９記載のプリント回路基板設
    計支援装置。
  11. 【請求項１１】 各方向毎に得られた電流分布マップ
    を、電流レベルの高い順番に何段階かのレベルとして規
    定し、各レベルに応じて電源、グランド両プレーンで挟
    まれた層に同方向の配線の設置を禁止する領域から、配
    線を設置に支障のない領域までの段階的にクラス分けす
    る手段を、更に含むことを特徴とする請求項９記載のプ
    リント回路基板設計支援装置。
  12. 【請求項１２】 前記入力情報は信号配線レイアウトの
    情報を含んでおり、この入力された信号配線情報のうち
    電源、グランド両プレーンに挟まれた層内の信号配線を
    抽出する手段と、抽出された内層の信号配線の位置と計
    算により得られた電源、グランド両プレーン間の各方向
    の電流分布図を一致させ、もしくは表示する手段と、電
    流の高い領域に位置する同一方向の内層配線には警告を
    発生する手段とを、更に含むことを特徴とする請求項９
    記載のプリント回路基板設計支援装置。
  13. 【請求項１３】 警告の対象となった内層配線の位置を
    電源、グランド両プレーンを流れる電流レベルの低い領
    域を探し、その領域を指示し、もしくは前記配線が電流
    レベルの低い領域に自動的に移動するよう回路基板レイ
    アウト設計装置に指示する手段を、更に含むことを特徴
    とする請求項１２記載のプリント回路基板設計支援装
    置。
  14. 【請求項１４】 グランドプレーン構造、電源プレーン
    構造、ＬＳＩ、ＩＣなどの能動デバイスとデカップリン
    グコンデンサの搭載位置などのプリント回路基板のレイ
    アウト情報を入力スルステップと、この入力情報を用い
    て電源、グランド両プレーン間の電圧分布を計算するた
    めの回路モデルを生成するステップと、特定の周波数を
    選択して当該周波数において電源、グランド両プレーン
    の基板端部に平行な二方向の電流分布を計算するステッ
    プと、得られた電流分布を各方向別にプリント回路基板
    の形状に従って二次元的な電流レベルマップとして表す
    るステップと、該電流レベルマップにより、電源、グラ
    ンド両プレーンに挟まれた内層配線の位置を決定するス
    テップとを含むことを特徴とするプリント回路基板設計
    方法。
  15. 【請求項１５】 グランドプレーン構造、電源プレーン
    構造、ＬＳＩ、ＩＣなどの能動デバイスとデカップリン
    グコンデンサの搭載位置などのプリント回路基板のレイ
    アウト情報を入力するステップと、この入力情報を用い
    て電源、グランド両プレーン間の電圧分布を計算するた
    めの回路モデルを生成するステップと、特定の周波数を
    選択して当該周波数において電源、グランド両プレーン
    の電圧分布を計算するステップと、得られた電圧分布を
    プリント回路基板の形状に従って二次元の電圧レベルマ
    ップに表示するステップと、該電圧マップを用いて電源
    層とグランド層をまたがって配線する信号配線用のビア
    ホールの配置位置を決定するステップとを含むプリント
    回路基板設計方法の制御プログラムを記録した記録媒
    体。
  16. 【請求項１６】 グランドプレーン構造、電源プレーン
    構造、ＬＳＩ、ＩＣなどの能動デバイスとデカップリン
    グコンデンサの搭載位置などのプリント回路基板のレイ
    アウト情報を入力スルステップと、この入力情報を用い
    て電源、グランド両プレーン間の電圧分布を計算するた
    めの回路モデルを生成するステップと、特定の周波数を
    選択して当該周波数において電源、グランド両プレーン
    の基板端部に平行な二方向の電流分布を計算するステッ
    プと、得られた電流分布を各方向別にプリント回路基板
    の形状に従って二次元的な電流レベルマップとして表す
    るステップと、該電流レベルマップにより、電源、グラ
    ンド両プレーンに挟まれた内層配線の位置を決定するス
    テップとを含むプリント回路基板設計方法の制御プログ
    ラムを記録した記録媒体。
  17. 【請求項１７】 プリント回路基板の設計支援において
    使用され、電源及びグランドの両プレーン間の電圧分
    布、電流分布、複素インピーダンスを計算するために、
    前記両プレーンを、コンデンサとコイルとプレーンにお
    ける導電抵抗とにより表現した等価回路モデルであっ
    て、回路基板を構成する誘電体の誘電損による抵抗を前
    記コンデンサと並列に設けたこを特徴とする等価回路モ
    デル。
  18. 【請求項１８】 前記両プレーンからの電磁波の放射損
    失による抵抗を、当該モデルの周辺に設けたことを特徴
    とする請求項１７記載の等価回路モデル。
JP33220399A 1999-11-24 1999-11-24 プリント回路基板設計支援装置及び制御プログラム記録媒体 Expired - Lifetime JP3348709B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP33220399A JP3348709B2 (ja) 1999-11-24 1999-11-24 プリント回路基板設計支援装置及び制御プログラム記録媒体
DE60040778T DE60040778D1 (de) 1999-11-24 2000-11-23 Entwurfunterstützungssytem für gedruckte Leiterplatte, Verfahren und Speichermedium zur Speicherung des Steuerungsprogramms dafür
EP00125691A EP1103905B1 (en) 1999-11-24 2000-11-23 Printed circuit board design support system, printed circuit board design method and storage medium storing control program for same
US09/718,431 US6557154B1 (en) 1999-11-24 2000-11-24 Printed circuit board design support system, printed circuit board design method and storage medium storing control program for same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33220399A JP3348709B2 (ja) 1999-11-24 1999-11-24 プリント回路基板設計支援装置及び制御プログラム記録媒体

Publications (2)

Publication Number Publication Date
JP2001147952A true JP2001147952A (ja) 2001-05-29
JP3348709B2 JP3348709B2 (ja) 2002-11-20

Family

ID=18252341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33220399A Expired - Lifetime JP3348709B2 (ja) 1999-11-24 1999-11-24 プリント回路基板設計支援装置及び制御プログラム記録媒体

Country Status (4)

Country Link
US (1) US6557154B1 (ja)
EP (1) EP1103905B1 (ja)
JP (1) JP3348709B2 (ja)
DE (1) DE60040778D1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006109750A1 (ja) * 2005-04-07 2006-10-19 Nec Corporation 集積回路装置の評価装置、評価方法及び評価プログラム
JP2006285794A (ja) * 2005-04-01 2006-10-19 Mitsubishi Electric Corp 回路基板のｅｍｉ設計検証方法
JP2007293725A (ja) * 2006-04-26 2007-11-08 Nec Corp 共振周波数算出装置および共振周波数算出方法
JP2007299099A (ja) * 2006-04-28 2007-11-15 Nec Corp プリント基板搭載筐体解析システムと方法、これによるプリント基板搭載筐体構造、プログラムおよび記録媒体
JP2007334775A (ja) * 2006-06-16 2007-12-27 Fujitsu Ltd 回路解析装置、回路解析方法および回路解析プログラム
WO2009037757A1 (ja) * 2007-09-19 2009-03-26 Fujitsu Limited 電源装置および電子機器
US7643308B2 (en) 2003-02-11 2010-01-05 Robert Bosch Gmbh Device and method for damping cavity resonance in a multi-layer carrier module
US7823096B2 (en) 2005-08-03 2010-10-26 Elpida Memory, Inc. Inductance analysis system and method and program therefor
US7957150B2 (en) 2008-02-21 2011-06-07 Hitachi, Ltd. Support method and apparatus for printed circuit board
TWI408376B (zh) * 2008-12-05 2013-09-11 Fujitsu Ltd 用於電壓變動量計算之方法與系統
JP2021076942A (ja) * 2019-11-05 2021-05-20 株式会社Ｎｔｔファシリティーズ 表示制御装置及び表示制御方法
JP2021179749A (ja) * 2020-05-12 2021-11-18 富士通株式会社 推定プログラム、モデル生成プログラム、推定方法、モデル生成方法、推定装置およびモデル生成装置

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3840883B2 (ja) * 2000-07-12 2006-11-01 日本電気株式会社 プリント基板の設計支援装置、設計支援方法および設計支援装置で使用されるプログラムを記録した記録媒体
JP4451575B2 (ja) * 2001-05-22 2010-04-14 パナソニック株式会社 配線基板の設計支援装置、設計支援方法、プログラム記録媒体、及びプログラム
US6774641B2 (en) * 2001-06-20 2004-08-10 Nec Corporation Printed circuit board design support apparatus, method, and program
JP3971167B2 (ja) * 2001-11-20 2007-09-05 株式会社ルネサステクノロジ 等価回路の導出方法、および、そのためのシステム
US7277841B1 (en) * 2002-02-11 2007-10-02 Sun Microsystems, Inc. Method for adaptive sub-gridding for power/ground plane simulations
EP1497758A1 (en) * 2002-04-18 2005-01-19 University Of South Florida Global equivalent circuit modeling system for substrate mounted circuit components incoporating substrate dependent characteristics
JP4063585B2 (ja) * 2002-05-20 2008-03-19 富士通株式会社 Ｂｗｂ伝送配線設計システム
JP3975841B2 (ja) * 2002-06-28 2007-09-12 ソニー株式会社 回路基板の検証方法および検証装置
JP2004334654A (ja) * 2003-05-09 2004-11-25 Fujitsu Ltd 電源ノイズ解析モデル生成装置、電源ノイズ解析モデル生成方法、電源ノイズ解析モデル生成プログラム
JP4506303B2 (ja) * 2003-08-29 2010-07-21 株式会社デンソー 電子制御装置
JP4065229B2 (ja) * 2003-11-26 2008-03-19 松下電器産業株式会社 半導体集積回路の電源ノイズ解析方法
US7412683B2 (en) * 2004-02-05 2008-08-12 Matsushita Electric Industrial Co., Ltd. Printed wiring board design method, program therefor, recording medium storing the program recorded therein, printed wiring board design device using them and CAD system
US7669162B2 (en) * 2004-03-30 2010-02-23 Nec Corporation Integrated power supply system analyzing system, integrated power supply system analyzing method, and multiplayer printed circuit board
JP2006012049A (ja) * 2004-06-29 2006-01-12 Sharp Corp 配線板設計・検証装置
JP2006018379A (ja) * 2004-06-30 2006-01-19 Toshiba Corp 情報処理装置および情報表示方法
US7157647B2 (en) * 2004-07-02 2007-01-02 Endicott Interconnect Technologies, Inc. Circuitized substrate with filled isolation border, method of making same, electrical assembly utilizing same, and information handling system utilizing same
US7157646B2 (en) * 2004-07-02 2007-01-02 Endicott Interconnect Technologies, Inc. Circuitized substrate with split conductive layer, method of making same, electrical assembly utilizing same, and information handling system utilizing same
JP4186890B2 (ja) * 2004-07-13 2008-11-26 日本電気株式会社 半導体集積回路の素子配置システム、素子配置方法、及びプログラム
US7376408B2 (en) * 2004-08-10 2008-05-20 Sony Ericsson Mobile Communications Ab Reduction of near field electro-magnetic scattering using high impedance metallization terminations
JP4266362B2 (ja) * 2004-08-11 2009-05-20 富士通株式会社 電磁界シミュレータおよび電磁界シミュレートプログラム
US7721238B2 (en) * 2004-09-22 2010-05-18 Digi International Inc. Method and apparatus for configurable printed circuit board circuit layout pattern
US7619434B1 (en) * 2004-12-01 2009-11-17 Cardiac Pacemakers, Inc. System for multiple layer printed circuit board misregistration testing
US7456704B2 (en) * 2005-04-29 2008-11-25 California Institute Of Technology 2D transmission line-based apparatus and method
CN1916915A (zh) * 2005-08-19 2007-02-21 鸿富锦精密工业（深圳）有限公司 改良过孔阻抗的方法
US8085109B2 (en) * 2005-09-23 2011-12-27 California Institute Of Technology Electrical funnel: a novel broadband signal combining method
US20070083841A1 (en) * 2005-10-06 2007-04-12 Lantz John E Assessing bypass capacitor locations in printed circuit board design
US7376914B2 (en) * 2006-04-20 2008-05-20 International Business Machines Corporation Method and computer program product for designing power distribution system in a circuit
JP4728944B2 (ja) * 2006-12-27 2011-07-20 富士通株式会社 電源ノイズ解析モデル生成プログラム及び電源ノイズ解析モデル作成装置
JP4967164B2 (ja) * 2008-03-19 2012-07-04 Ｎｅｃインフロンティア株式会社 多層プリント配線板及びそれを用いた電子機器
JP2009238130A (ja) * 2008-03-28 2009-10-15 Fujitsu Ltd プリント基板設計装置およびプリント基板設計方法
JP2009272540A (ja) * 2008-05-09 2009-11-19 Canon Inc 電子機器
JP5241358B2 (ja) * 2008-07-11 2013-07-17 キヤノン株式会社 プリント基板設計支援プログラム、プリント基板設計支援方法及びプリント基板設計支援装置
JP5143052B2 (ja) * 2009-02-24 2013-02-13 株式会社日立製作所 ノイズ解析設計方法およびノイズ解析設計装置
WO2011078857A1 (en) * 2009-12-22 2011-06-30 Cornell University Electrical prism: a high quality factor filter for millimeter-wave and terahertz frequencies
JP5471872B2 (ja) * 2010-06-18 2014-04-16 富士通株式会社 電源回路解析装置，電源回路解析プログラムおよび電源回路解析方法
TW201206256A (en) * 2010-07-22 2012-02-01 Hon Hai Prec Ind Co Ltd Printed circuit board
US9468090B2 (en) * 2012-10-29 2016-10-11 Cisco Technology, Inc. Current redistribution in a printed circuit board
US9330226B1 (en) * 2013-10-07 2016-05-03 Mentor Graphics Corporation Modeling substrate noise coupling for circuit simulation
US9899982B2 (en) 2015-11-23 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip electromagnetic bandgap (EBG) structure for noise suppression
JP6380726B1 (ja) * 2016-12-21 2018-08-29 大日本印刷株式会社 貫通電極基板、半導体装置及び貫通電極基板の製造方法
CN110633480B (zh) * 2018-06-22 2023-04-28 北京比特大陆科技有限公司 一种用于配置芯片连接方式的方法及系统
US10785867B2 (en) * 2018-09-25 2020-09-22 International Business Machines Corporation Automatic determination of power plane shape in printed circuit board

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0713096B2 (ja) * 1987-02-27 1995-02-15 積水化学工業株式会社 ポリビニルアセトアセタール樹脂の製造方法
JP3209597B2 (ja) 1992-12-28 2001-09-17 株式会社日立製作所 プリント配線基板の設計方法
US5502644A (en) * 1994-04-07 1996-03-26 At&T Corp. Process and apparatus for auditing crosstalk and characteristic impedances of printed wiring boards
US5566083A (en) * 1994-10-18 1996-10-15 The Research Foundation Of State University Of New York Method for analyzing voltage fluctuations in multilayered electronic packaging structures
JP3428232B2 (ja) * 1995-06-16 2003-07-22 富士通株式会社 電磁界強度算出装置
JP3643450B2 (ja) 1996-09-20 2005-04-27 株式会社東芝 コンピュータ支援設計システム
JP3724902B2 (ja) 1996-12-19 2005-12-07 本田技研工業株式会社 バーチカルエンジンの吸気マニホールド
US5912809A (en) * 1997-01-21 1999-06-15 Dell Usa, L.P. Printed circuit board (PCB) including channeled capacitive plane structure
JP3926880B2 (ja) * 1997-03-31 2007-06-06 富士通株式会社 多層プリント板
JP2988431B2 (ja) 1997-04-25 1999-12-13 日本電気株式会社 多層プリント基板の配線構造
JPH1140905A (ja) 1997-07-22 1999-02-12 Fuji Xerox Co Ltd 回路基板及び電子機器
JPH11145569A (ja) 1997-11-04 1999-05-28 Canon Inc プリント配線板及びその設計方法
US6084779A (en) * 1998-10-02 2000-07-04 Sigrity, Inc. Ground and power patches on printed circuit board signal planes in the areas of integrated circuit chips
JP3838328B2 (ja) * 2000-02-28 2006-10-25 日本電気株式会社 設計支援装置および設計支援装置に含まれるコンピュータに実行させるためのプログラムを記録したコンピュータ読みとり可能な記録媒体
US6395996B1 (en) * 2000-05-16 2002-05-28 Silicon Integrated Systems Corporation Multi-layered substrate with a built-in capacitor design

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7643308B2 (en) 2003-02-11 2010-01-05 Robert Bosch Gmbh Device and method for damping cavity resonance in a multi-layer carrier module
JP2006285794A (ja) * 2005-04-01 2006-10-19 Mitsubishi Electric Corp 回路基板のｅｍｉ設計検証方法
JP4481862B2 (ja) * 2005-04-01 2010-06-16 三菱電機株式会社 回路基板のｅｍｉ設計検証方法
JP4678027B2 (ja) * 2005-04-07 2011-04-27 日本電気株式会社 集積回路装置の評価装置、評価方法及び評価プログラム
WO2006109750A1 (ja) * 2005-04-07 2006-10-19 Nec Corporation 集積回路装置の評価装置、評価方法及び評価プログラム
JPWO2006109750A1 (ja) * 2005-04-07 2008-11-20 日本電気株式会社 集積回路装置の評価装置、評価方法及び評価プログラム
US7882468B2 (en) 2005-04-07 2011-02-01 Nec Corporation Integrated circuit device evaluation device, evaluation method, and evaluation program
US7823096B2 (en) 2005-08-03 2010-10-26 Elpida Memory, Inc. Inductance analysis system and method and program therefor
JP2007293725A (ja) * 2006-04-26 2007-11-08 Nec Corp 共振周波数算出装置および共振周波数算出方法
JP4697445B2 (ja) * 2006-04-26 2011-06-08 日本電気株式会社 共振周波数算出装置および共振周波数算出方法
JP2007299099A (ja) * 2006-04-28 2007-11-15 Nec Corp プリント基板搭載筐体解析システムと方法、これによるプリント基板搭載筐体構造、プログラムおよび記録媒体
JP2007334775A (ja) * 2006-06-16 2007-12-27 Fujitsu Ltd 回路解析装置、回路解析方法および回路解析プログラム
WO2009037757A1 (ja) * 2007-09-19 2009-03-26 Fujitsu Limited 電源装置および電子機器
US7957150B2 (en) 2008-02-21 2011-06-07 Hitachi, Ltd. Support method and apparatus for printed circuit board
US8355258B2 (en) 2008-02-21 2013-01-15 Hitachi, Ltd. Support method and apparatus for printed circuit board
TWI408376B (zh) * 2008-12-05 2013-09-11 Fujitsu Ltd 用於電壓變動量計算之方法與系統
JP2021076942A (ja) * 2019-11-05 2021-05-20 株式会社Ｎｔｔファシリティーズ 表示制御装置及び表示制御方法
JP2021179749A (ja) * 2020-05-12 2021-11-18 富士通株式会社 推定プログラム、モデル生成プログラム、推定方法、モデル生成方法、推定装置およびモデル生成装置
JP7409220B2 (ja) 2020-05-12 2024-01-09 富士通株式会社 推定プログラム、モデル生成プログラム、推定方法、モデル生成方法、推定装置およびモデル生成装置

Also Published As

Publication number Publication date
JP3348709B2 (ja) 2002-11-20
DE60040778D1 (de) 2008-12-24
EP1103905A2 (en) 2001-05-30
EP1103905A3 (en) 2006-01-11
US6557154B1 (en) 2003-04-29
EP1103905B1 (en) 2008-11-12

Similar Documents

Publication Publication Date Title
JP3348709B2 (ja) プリント回路基板設計支援装置及び制御プログラム記録媒体
US7120893B2 (en) System and method for evaluation of electric characteristics of printed-circuit boards
KR100294957B1 (ko) 프린트배선판
US7626216B2 (en) Systems and methods for electromagnetic noise suppression using hybrid electromagnetic bandgap structures
KR100382804B1 (ko) 다층 프린트 기판
Hubing et al. Power bus decoupling on multilayer printed circuit boards
KR100402521B1 (ko) 전원 디커플링 회로의 설계 방법
Ye et al. DC power-bus design using FDTD modeling with dispersive media and surface mount technology components
US8004369B2 (en) Arrangement structure of electromagnetic band-gap for suppressing noise and improving signal integrity
US20070205018A1 (en) Multilayer printed board, electronic apparatus, and packaging method
Huang et al. Analytical design of via lattice for ground planes noise suppression and application on embedded planar EBG structures
US6031986A (en) Thin-film passive circuit simulation on basis of reduced equivalent circuits
US7839135B2 (en) System for and method of analyzing printed board carrying chassis, printed board carrying chassis structure, program, and recording medium
WO2006127851A2 (en) Systems and methods for reducing circuit area
JP2001167139A (ja) 電源デカップリング設計方法及び設計支援システム
Pak et al. Modeling and measurement of radiated field emission from a power/ground plane cavity edge excited by a through-hole signal via based on a balanced TLM and via coupling model
US6774641B2 (en) Printed circuit board design support apparatus, method, and program
Fu et al. Analysis of radiated emissions from a printed circuit board using expert system algorithms
Kamgaing et al. Inductance-enhanced high-impedance surfaces for broadband simultaneous switching noise mitigation in power planes
JP2002064279A (ja) 多層回路基板の検証方法、設計方法、それらの装置および記録媒体
Kayano et al. A study on characteristics of em radiation from stripline structure
Damnjanović et al. Comparison of different structures of ferrite EMI suppressors
Wada Modeling and simulation of unintended electromagnetic emission from digital circuits
Fukawa et al. Reducing the radiation from PCB cavities with a high-DK dielectric layer
Maheswari et al. Design, Simulation and Analysis of a Novel EBG Structure using Advanced Design System: Implementation and Related Issues

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3348709

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080913

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080913

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090913

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090913

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100913

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110913

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120913

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130913

Year of fee payment: 11

EXPY Cancellation because of completion of term