CN110633480B - 一种用于配置芯片连接方式的方法及系统 - Google Patents
一种用于配置芯片连接方式的方法及系统 Download PDFInfo
- Publication number
- CN110633480B CN110633480B CN201810962634.3A CN201810962634A CN110633480B CN 110633480 B CN110633480 B CN 110633480B CN 201810962634 A CN201810962634 A CN 201810962634A CN 110633480 B CN110633480 B CN 110633480B
- Authority
- CN
- China
- Prior art keywords
- node
- chip
- chips
- data processing
- target area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种用于配置芯片连接方式的方法:获取与目标设备相关联的数据处理标准,确定为满足数据处理标准所需要的由多个节点芯片构成的节点芯片组,其中多个节点芯片中的每个节点芯片能够按照多种工作模式中的任意工作模式进行工作;根据目标设备的功能结构对布局区域进行划分,确定用于容纳节点芯片组的目标区域;根据目标区域的区域属性确定节点芯片组内多个节点芯片中的每个节点芯片的工作模式,并且根据目标区域的位置属性和每个节点芯片的工作模式确定多个节点芯片的连接关系;根据多个节点芯片的连接关系确定目标区域内的连接线的布线方式;根据布线方式确定每个节点芯片在目标区域中的位置,实现节点芯片组的单层布线连接。
Description
技术领域
本发明涉及芯片连接技术领域,并且更具体地,涉及一种用于配置芯片连接方式的方法及系统。
背景技术
PCB(Printed Circuit Board)的中文名称为印制电路板,又称印刷线路板,是重要的电子部件,是电子元器件的支撑体,是电子元器件电气连接的载体。PCB板为了实现其电路功能,通常需要在PCB板上进行布线操作,即将PCB板上的进行元器件间导线连接的布置,先布好线,将导线穿过有电气连接的引脚所在的孔,这样可以在焊接元件的同时,实现元件间的连接,进而实现PCB板的电路功能。
在人工智能、安全运算等大运算量领域中,通常都是使用专用芯片进行数据处理,为了提高数据的处理速度和处理能力,通常将N个节点芯片依次连接,N个节点芯片形成一个节点芯片组,节点芯片组通过首个节点芯片上的外部接口接收数据处理任务,通过所述节点芯片组中的一个以上节点芯片对所述数据处理任务进行计算处理,并通过所述外部接口返回计算处理得到的数据处理结果。
由于在PCB板上要串行连接多个专用芯片,专用芯片要协调工作,故使得在PCT板上要布许多连接线,这就要求PCT板存在多层结构,在每层中都进行相关布线,这样造成PCB板设计和生成十分困难,很容易在生成过程中出现废板的问题。
因此,需要一种芯片的连接的配置技术,以实现多个芯片在PCB板上的单层布线连接。
发明内容
本发明提供了一种用于配置芯片连接方式的方法及系统,以解决如何对多个芯片在PCB板上的进行单层布线连接的问题。
本发明提供了一种用于配置芯片连接方式的方法,所述方法包括:
获取预先设置的与目标设备相关联的数据处理标准,确定为了满足所述数据处理标准所需要的由多个节点芯片构成的节点芯片组,其中所述多个节点芯片中的每个节点芯片能够按照多种工作模式中的任意工作模式进行工作;
根据所述目标设备的功能结构对布局区域进行划分,以确定用于容纳所述节点芯片组的目标区域;
根据所述目标区域的区域属性确定所述节点芯片组内多个节点芯片中的每个节点芯片的工作模式,并且根据所述目标区域的位置属性和每个节点芯片的工作模式确定所述多个节点芯片的连接关系;
根据所述多个节点芯片的连接关系确定所述目标区域内的连接线的布线方式;以及
根据所述连接线的布线方式确定所述多个节点芯片中每个节点芯片在目标区域中的位置,从而在所述目标区域内实现所述节点芯片组的单层布线连接。
优选地,所述数据处理标准包括:数据计算速度、数据处理吞吐量以及任务处理时间。
优选地,还包括根据目标设备的应用场景来预先设置的与目标设备相关联的数据处理标准。
优选地,其中每个节点芯片按照多种工作模式中的不同工作模式进行工作时,对每个节点芯片的多个管脚中的至少一个管脚进行功能复用。
优选地,所述每个节点芯片的多个管脚中的至少一个管脚在不同工作模式中具有不同的功能。
优选地,所述目标设备的功能结构包括:供电功能、输入/输出功能、时钟控制功能以及数据处理功能。
优选地,所述目标区域的区域属性包括区域形状和区域尺寸。
优选地,其中根据所述目标区域的区域属性确定所述节点芯片组内多个节点芯片中的每个节点芯片的工作模式包括:根据所述目标区域的区域形状和区域尺寸确定所述节点芯片组内多个节点芯片的排列顺序,并且根据所述排列顺序确定每个节点芯片的工作模式。
优选地,所述目标区域的位置属性为与所述目标设备的功能结构的位置邻接关系。
优选地,所述位置邻接关系包括:与供电功能、输入/输出功能、时钟控制功能以及数据处理功能中一个或多个的邻接关系。
优选地,其中根据所述目标区域的位置属性和每个节点芯片的工作模式确定所述多个节点芯片的连接关系包括:根据所述目标区域的与所述目标设备的功能结构的位置邻接关系和每个节点芯片的工作模式确定所述多个节点芯片的连接关系,其中所述连接关系包括节点芯片之间的管脚连接方式。
优选地,所述多个节点芯片按照串行方式进行连接。
优选地,所述单层布线连接是在印刷电路板的单层进行布线连接以提供多个节点芯片的连接。
优选地,所述节点芯片组通过多个节点芯片中的队首节点芯片的外部接口接收数据处理任务,并且通过所述节点芯片组中的多个节点芯片对所述数据处理任务进行计算处理。
优选地,通过所述队首节点芯片的外部接口将经过计算处理所得到的数据处理任务的计算结果进行返回。
基于本发明的另一方面,提供一种用于配置芯片连接方式的系统,所述系统包括:
获取单元,获取预先设置的与目标设备相关联的数据处理标准,确定为了满足所述数据处理标准所需要的由多个节点芯片构成的节点芯片组,其中所述多个节点芯片中的每个节点芯片能够按照多种工作模式中的任意工作模式进行工作;
划分单元,根据所述目标设备的功能结构对布局区域进行划分,以确定用于容纳所述节点芯片组的目标区域;
处理单元,根据所述目标区域的区域属性确定所述节点芯片组内多个节点芯片中的每个节点芯片的工作模式,并且根据所述目标区域的位置属性和每个节点芯片的工作模式确定所述多个节点芯片的连接关系;
布线单元,根据所述多个节点芯片的连接关系确定所述目标区域内的连接线的布线方式,根据所述连接线的布线方式确定所述多个节点芯片中每个节点芯片在目标区域中的位置,从而在所述目标区域内实现所述节点芯片组的单层布线连接。
优选地,所述数据处理标准包括:数据计算速度、数据处理吞吐量以及任务处理时间。
优选地,还包括设置单元,用于根据目标设备的应用场景来预先设置的与目标设备相关联的数据处理标准。
优选地,其中每个节点芯片按照多种工作模式中的不同工作模式进行工作时,对每个节点芯片的多个管脚中的至少一个管脚进行功能复用。
优选地,所述每个节点芯片的多个管脚中的至少一个管脚在不同工作模式中具有不同的功能。
优选地,所述目标设备的功能结构包括:供电功能、输入/输出功能、时钟控制功能以及数据处理功能。
优选地,所述目标区域的区域属性包括区域形状和区域尺寸。
优选地,其中所述处理单元根据所述目标区域的区域形状和区域尺寸确定所述节点芯片组内多个节点芯片的排列顺序,并且根据所述排列顺序确定每个节点芯片的工作模式。
优选地,所述目标区域的位置属性为与所述目标设备的功能结构的位置邻接关系。
优选地,所述位置邻接关系包括:与供电功能、输入/输出功能、时钟控制功能以及数据处理功能中一个或多个的邻接关系。
优选地,其中所述处理单元根据所述目标区域的与所述目标设备的功能结构的位置邻接关系和每个节点芯片的工作模式确定所述多个节点芯片的连接关系,其中所述连接关系包括节点芯片之间的管脚连接方式。
优选地,所述多个节点芯片按照串行方式进行连接。
优选地,所述单层布线连接是在印刷电路板的单层进行布线连接以提供多个节点芯片的连接。
优选地,所述节点芯片组通过多个节点芯片中的队首节点芯片的外部接口接收数据处理任务,并且通过所述节点芯片组中的多个节点芯片对所述数据处理任务进行计算处理。
优选地,通过所述队首节点芯片的外部接口将经过计算处理所得到的数据处理任务的计算结果进行返回。
本发明技术方案提供的一种用于配置芯片连接方式的方法和系统,首先获取预先设置的与目标设备相关联的数据处理标准,确定为了满足数据处理标准所需要的由多个节点芯片构成的节点芯片组,其中多个节点芯片中的每个节点芯片能够按照多种工作模式中的任意工作模式进行工作。本发明技术方案中节点芯片组的每个芯片的工作模式能够实现转换。根据目标设备的功能结构对布局区域进行划分,以确定用于容纳节点芯片组的目标区域。本发明技术方案,根据目标设备的功能结构,确定PCB板上容纳节点芯片组的目标区域。根据目标区域的区域属性确定节点芯片组内多个节点芯片中的每个节点芯片的工作模式,并且根据目标区域的位置属性和每个节点芯片的工作模式确定多个节点芯片的连接关系。根据多个节点芯片的连接关系确定目标区域内的连接线的布线方式,以及根据连接线的布线方式确定多个节点芯片中每个节点芯片在目标区域中的位置,从而在目标区域内实现节点芯片组的单层布线连接。本发明的技术方案,解决了在PCB板上要串行连接多个芯片时,需要在PCB板上布置许多连接线,要求PCB板设置多层结构的问题。本发明技术方案,实现了将多个芯片在PCB上的单层布线连接,解决了多层PCB板设计和生成困难的问题。
附图说明
通过参考下面的附图,可以更为完整地理解本发明的示例性实施方式:
图1为根据本发明优选实施方式的用于配置芯片连接方式的方法流程图;
图2为根据本发明优选实施方式的芯片结构示意图;
图3为根据本发明优选实施方式的芯片管脚在不同工作模式下功能复用结构示意图;
图4为根据本发明优选实施方式的多个芯片管脚连接关系示意图;
图5为根据本发明优选实施方式的多个芯片管脚功能复用时连接关系示意图;
图6为根据本发明优选实施方式的多个芯片管脚功能复用时连接关系示意图;以及
图7为根据本发明优选实施方式的用于配置芯片连接方式的系统结构图。
具体实施方式
现在参考附图介绍本发明的示例性实施方式,然而,本发明可以用许多不同的形式来实施,并且不局限于此处描述的实施例,提供这些实施例是为了详尽地且完全地公开本发明,并且向所属技术领域的技术人员充分传达本发明的范围。对于表示在附图中的示例性实施方式中的术语并不是对本发明的限定。在附图中,相同的单元/元件使用相同的附图标记。
除非另有说明,此处使用的术语(包括科技术语)对所属技术领域的技术人员具有通常的理解含义。另外,可以理解的是,以通常使用的词典限定的术语,应当被理解为与其相关领域的语境具有一致的含义,而不应该被理解为理想化的或过于正式的意义。
图1为根据本发明优选实施方式的用于配置芯片连接方式的方法流程图。本发明实施方式提供的一种用于配置芯片连接方式的方法,首先获取预先设置的与目标设备相关联的数据处理标准,确定为了满足数据处理标准所需要的由多个节点芯片构成的节点芯片组,其中多个节点芯片中的每个节点芯片能够按照多种工作模式中的任意工作模式进行工作。本申请中节点芯片组的每个芯片的工作模式能够实现转换。根据目标设备的功能结构对布局区域进行划分,以确定用于容纳节点芯片组的目标区域。本申请根据目标设备的功能结构,确定PCB板上容纳节点芯片组的目标区域。本申请根据目标区域的区域属性确定节点芯片组内多个节点芯片中的每个节点芯片的工作模式,并且根据目标区域的位置属性和每个节点芯片的工作模式确定多个节点芯片的连接关系。本申请根据多个节点芯片的连接关系确定目标区域内的连接线的布线方式,以及根据连接线的布线方式确定多个节点芯片中每个节点芯片在目标区域中的位置,从而在目标区域内实现节点芯片组的单层布线连接。如图1所示,一种用于配置芯片连接方式的方法100包括:
优选地,在步骤101:获取预先设置的与目标设备相关联的数据处理标准,确定为了满足数据处理标准所需要的由多个节点芯片构成的节点芯片组,其中多个节点芯片中的每个节点芯片能够按照多种工作模式中的任意工作模式进行工作。
优选地,数据处理标准包括:数据计算速度、数据处理吞吐量以及任务处理时间。优选地,还包括根据目标设备的应用场景来预先设置的与目标设备相关联的数据处理标准。
优选地,其中每个节点芯片按照多种工作模式中的不同工作模式进行工作时,对每个节点芯片的多个管脚中的至少一个管脚进行功能复用。优选地,每个节点芯片的多个管脚中的至少一个管脚在不同工作模式中具有不同的功能。
本申请中,需要获取预先设置的与目标设备相关联的数据处理标准,其中数据处理标准包括:数据计算速度、数据处理吞吐量以及任务处理时间。由于数据处理标准的不同,本申请为了满足预先设置的数据处理标准从而确定配置相对应的由多个节点芯片构成的节点芯片组,其中多个节点芯片中的每个节点芯片能够按照多种工作模式中的任意工作模式进行工作,并且每个节点芯片按照多种工作模式中的不同工作模式进行工作时,对每个节点芯片的多个管脚中的至少一个管脚进行功能复用,每个节点芯片的多个管脚中的至少一个管脚在不同工作模式中具有不同的功能。例如测试功能单元的管脚,当引脚的电压为0时,使芯片处于正常的工作模式;当引脚的电压为1时,使芯片处于测试的工作模式。本申请,通过对芯片组中多个芯片的工作模式进行选择,避免管脚之间电路设计的相交,使得目标区域内芯片组单层布置于PCB板上。
优选地,在步骤102:根据目标设备的功能结构对布局区域进行划分,以确定用于容纳节点芯片组的目标区域。优选地,目标设备的功能结构包括:供电功能、输入/输出功能、时钟控制功能以及数据处理功能。本申请中,根据目标设备的功能结构,如根据目标设备的供电功能、输入/输出功能、时钟控制功能以及数据处理功能,对PCB板的布局区域进行划分,确定用于容纳节点芯片组的目标区域。
优选地,在步骤103:根据目标区域的区域属性确定节点芯片组内多个节点芯片中的每个节点芯片的工作模式,并且根据目标区域的位置属性和每个节点芯片的工作模式确定多个节点芯片的连接关系。优选地,目标区域的区域属性包括区域形状和区域尺寸。优选地,其中根据目标区域的区域属性确定节点芯片组内多个节点芯片中的每个节点芯片的工作模式包括:根据目标区域的区域形状和区域尺寸确定节点芯片组内多个节点芯片的排列顺序,并且根据排列顺序确定每个节点芯片的工作模式。本申请中,PCB板中目标区域的区域属性包括区域形状和区域尺寸,如区域的形状可以为T型、L型等,以及每块区域的尺寸大小。根据目标区域的区域属性确定节点芯片组内多个节点芯片中的每个节点芯片的工作模式,并且根据目标区域的位置属性和每个节点芯片的工作模式确定多个节点芯片的连接关系。本申请中,目标区域的位置属性为对目标区域的定位。本申请中,根据目标区域的区域形状和区域尺寸确定节点芯片组内多个节点芯片的排列顺序,并且根据排列顺序确定每个节点芯片的工作模式。
优选地,目标区域的位置属性为与目标设备的功能结构的位置邻接关系。优选地,位置邻接关系包括:与供电功能、输入/输出功能、时钟控制功能以及数据处理功能中一个或多个的邻接关系。本申请中,目标区域的位置属性,为与供电功能、输入/输出功能、时钟控制功能以及数据处理功能中一个或多个的邻接关系,如目标区域在供电功能的左上方,在输入/输出功能的右下方等。
优选地,在步骤104:根据多个节点芯片的连接关系确定目标区域内的连接线的布线方式。优选地,其中根据目标区域的位置属性和每个节点芯片的工作模式确定多个节点芯片的连接关系包括:根据目标区域的与目标设备的功能结构的位置邻接关系和每个节点芯片的工作模式确定多个节点芯片的连接关系,其中连接关系包括节点芯片之间的管脚连接方式。本申请中,根据目标区域的与目标设备的功能结构的位置邻接关系和每个节点芯片的工作模式确定多个节点芯片的连接关系,其中连接关系包括节点芯片之间的管脚连接方式,并且根据多个节点芯片的连接关系确定目标区域内的连接线的布线方式。
优选地,在步骤105:根据连接线的布线方式确定多个节点芯片中每个节点芯片在目标区域中的位置,从而在目标区域内实现节点芯片组的单层布线连接。优选地,多个节点芯片按照串行方式进行连接。优选地,单层布线连接是在印刷电路板的单层进行布线连接以提供多个节点芯片的连接。优选地,节点芯片组通过多个节点芯片中的队首节点芯片的外部接口接收数据处理任务,并且通过节点芯片组中的多个节点芯片对数据处理任务进行计算处理。优选地,通过队首节点芯片的外部接口将经过计算处理所得到的数据处理任务的计算结果进行返回。本申请中,多个节点芯片按照串行方式进行连接,节点芯片组通过多个节点芯片中的队首节点芯片的外部接口接收数据处理任务,并且通过节点芯片组中的多个节点芯片对数据处理任务进行计算处理。根据连接线的布线方式确定多个节点芯片中每个节点芯片在目标区域中的位置,从而在目标区域内实现节点芯片组的单层布线连接。其中,单层布线连接是在印刷电路板的单层进行布线连接以提供多个节点芯片的连接,避免了布线的交叉。
本申请通过设置芯片的不同模式,以及节点芯片所在目标区域的位置属性,通过将芯片部分管脚进行功能复用,实现在PCT板单面进行布线就可将多个芯片连接工作。
图2为根据本发明优选实施方式的芯片结构示意图。本申请以专用数据处理芯片为例,对本发明实施方式的配置芯片连接方式的方法进行举例说明。本申请中数据处理芯片可以执行神经网络的深度学习,哈希运算等专用运算芯片本申请中数据处理芯片主要包括接口单元即I/O接口和运算单元等。本申请的专用数据处理芯片内部也可以包括处理器,存储器,FPGA等其他器件。本申请中,同一块芯片根据不同模式,其管脚具有不同的功能,能够实现至少一个管脚进行功能复用。
图2中芯片管脚以及管脚的功能说明如下:
IO11为左输入输出I/O接口供电;
IO12为右输入输出I/O接口供电;
IO13测试管脚,当引脚的电压为0时,芯片处于正常工作模式,当为1时,芯片处于测试模式;
IO14芯片锁相环电压输入端;
IO16芯片锁相环电压接地端;
IO15IO17芯片内部工作状态检查管脚,通过该管脚可以查看芯片内部的温度等参数;
IO18(模式MODE)芯片工作模式设置管脚,当为0时,芯片处于IO18l0(模式0);为1时,处于IO18l 1(模式1);
本申请中,数据处理芯片在不同工作模式下,芯片中部分相同位置的管脚功能是不同的;
IO111 芯片的测试接口;
IO19 芯片的测试接口;
IO110 寻找地址的接口单元;
IO112 寻找地址的接口单元;
IO113 芯片接地管脚;
IO115 时钟输入单元;
IO125 为空管脚,不产生任何作用;
IO117 运算数据输出单元;
IO118 时钟输出单元;
IO119 命令输入管脚;
IO120 运算数据输出单元;
IO121 辅助命令输入管脚;
IO126 辅助运算数据输出单元;
IO123 复位信号输入管脚;
IO127 复位信号输入管脚;
IO130 复位信号输出管脚;
IO128 命令输出单元;
IO129 忙信息输入单元;
IO131 辅助忙信息输入单元;
IO132 忙信号输出单元;
其中,IO119和IO121,IO120和IO126,IO123和IO127,IO129和IO131管脚的功能相同。
图3为根据本发明优选实施方式的芯片管脚在不同工作模式下功能复用结构示意图。例如列1中第一个管脚,在模式0工作模式下,为IO115时钟输入单元功能;在模式1工作模式下,为IO132忙信号输出单元。列1中第二个管脚,在模式0工作模式下,为IO117运算数据输出单元功能;在模式1工作模式下,为IO130复位信号输出单元。本申请中,芯片在不同的工作模式下,管脚具有的功能不同。本申请通过对管理的功能进行复用,实现了在PCB板上进行单面布线以进行多个芯片的连接,简化了PCB板的多层结构的布线方式。
图4为根据本发明优选实施方式的多个芯片管脚连接关系示意图。如图4所示,当IO112在0工作模式下,以及AAR0在0工作模式下时,IO120助运算数据输出单元与输入输出I/O接口供电进行连接;IO121辅助命令输入单元、IO123复位信号输入单元与输入输出I/O接口供电进行连接;IO131辅助忙信息输入单元与输入输出I/O接口接地单元进行连接;IO120运算数据输出单元、IO119命令输入单元、IO129忙信息输入单元、IO127复位信号输入单元与相应信号功能单元进行连接。
当IO112在1工作模式下,以及AAR0在1工作模式下时,IO120助运算数据输出单元与相应信号功能单元进行连接;IO121辅助命令输入单元、IO127IO123复位信号输入单元、IO131辅助忙信息输入单元与相应信号功能单元进行连接;IO120运算数据输出单元、IO119命令输入单元、IO127复位信号输入单元与输入输出I/O接口供电功能单元进行连接;IO129忙信息输入单元与IOVSS功能单元进行连接。
图5和图6为根据本发明优选实施方式的多个芯片管脚功能复用时连接关系示意图。如图5所示,芯片1、2和3工作在模式0中,芯片4,5和6工作在模式1中,芯片7、8和9工作在模式0中。外部时钟信号通过芯片1IO115时钟输入单元管脚输入到芯片1,芯片1的IO118时间输出单元管脚将时钟信号传输给芯片2的IO115时钟输入单元管脚。外部命令信号通过芯片1的IO121辅助命令输入单元管脚输入到芯片1,芯片1的IO128命令输出单元管脚将命令信号传输给芯片2的IO121辅助命令输入单元管脚。外部复位信号通过芯片1IO123复位信号输入单元管脚输入到芯片1,芯片1的IO130复位信号输出单元管脚将命令信号传输给芯片2的IO123复位信号输入单元管脚。芯片1的IO132忙信号输出单元管脚输出忙信号给芯片2的IO131辅助忙信息输入单元管脚。芯片2通过IO126辅助运算数据输出单元管脚接受芯片3的IO117运算数据输出单元管脚返回的计算数据,芯片2通过IO117运算数据输出单元管脚将计算数据发送给芯片1的IO126辅助运算数据输出单元管脚,芯片1通过IO117运算数据输出单元管脚将计算数据返回。由于芯片4位于芯片3的下面,并且其工作模式为1,因此管脚之间的电路并不相交,因此该多个芯片的连线可以在PCB板的一侧,减少了PCB板设计和生成的复杂度。
图7为根据本发明优选实施方式的用于配置芯片连接方式的系统结构图。如图7所示,一种用于配置芯片连接方式的系统,系统包括:
获取单元701,获取预先设置的与目标设备相关联的数据处理标准,确定为了满足数据处理标准所需要的由多个节点芯片构成的节点芯片组,其中多个节点芯片中的每个节点芯片能够按照多种工作模式中的任意工作模式进行工作。优选地,数据处理标准包括:数据计算速度、数据处理吞吐量以及任务处理时间。优选地,还包括设置单元,用于根据目标设备的应用场景来预先设置的与目标设备相关联的数据处理标准。优选地,其中每个节点芯片按照多种工作模式中的不同工作模式进行工作时,对每个节点芯片的多个管脚中的至少一个管脚进行功能复用。优选地,每个节点芯片的多个管脚中的至少一个管脚在不同工作模式中具有不同的功能。
本申请中,需要获取预先设置的与目标设备相关联的数据处理标准,其中数据处理标准包括:数据计算速度、数据处理吞吐量以及任务处理时间。由于数据处理标准的不同,本申请为了满足预先设置的数据处理标准从而确定配置相对应的由多个节点芯片构成的节点芯片组,其中多个节点芯片中的每个节点芯片能够按照多种工作模式中的任意工作模式进行工作,并且每个节点芯片按照多种工作模式中的不同工作模式进行工作时,对每个节点芯片的多个管脚中的至少一个管脚进行功能复用,每个节点芯片的多个管脚中的至少一个管脚在不同工作模式中具有不同的功能。例如测试功能单元的管脚,当引脚的电压为0时,使芯片处于正常的工作模式;当引脚的电压为1时,使芯片处于测试的工作模式。本申请,通过对芯片组中多个芯片的工作模式进行选择,避免管脚之间电路设计的相交,使得目标区域内芯片组单层布置于PCB板上。
划分单元702,根据目标设备的功能结构对布局区域进行划分,以确定用于容纳节点芯片组的目标区域。优选地,目标设备的功能结构包括:供电功能、输入/输出功能、时钟控制功能以及数据处理功能。本申请中,根据目标设备的功能结构,如根据目标设备的供电功能、输入/输出功能、时钟控制功能以及数据处理功能,对PCB板的布局区域进行划分,确定用于容纳节点芯片组的目标区域。
处理单元703,根据目标区域的区域属性确定节点芯片组内多个节点芯片中的每个节点芯片的工作模式,并且根据目标区域的位置属性和每个节点芯片的工作模式确定多个节点芯片的连接关系。优选地,目标区域的区域属性包括区域形状和区域尺寸。优选地,其中处理单元根据目标区域的区域形状和区域尺寸确定节点芯片组内多个节点芯片的排列顺序,并且根据排列顺序确定每个节点芯片的工作模式。本申请中,PCB板中目标区域的区域属性包括区域形状和区域尺寸,如区域的形状可以为T型、L型等,以及每块区域的尺寸大小。根据目标区域的区域属性确定节点芯片组内多个节点芯片中的每个节点芯片的工作模式,并且根据目标区域的位置属性和每个节点芯片的工作模式确定多个节点芯片的连接关系。本申请中,目标区域的位置属性为对目标区域的定位。本申请中,根据目标区域的区域形状和区域尺寸确定节点芯片组内多个节点芯片的排列顺序,并且根据排列顺序确定每个节点芯片的工作模式。
优选地,目标区域的位置属性为与目标设备的功能结构的位置邻接关系。优选地,位置邻接关系包括:与供电功能、输入/输出功能、时钟控制功能以及数据处理功能中一个或多个的邻接关系。本申请中,目标区域的位置属性,为与供电功能、输入/输出功能、时钟控制功能以及数据处理功能中一个或多个的邻接关系,如目标区域在供电功能的左上方,在输入/输出功能的右下方等。
布线单元704,根据多个节点芯片的连接关系确定目标区域内的连接线的布线方式,根据连接线的布线方式确定多个节点芯片中每个节点芯片在目标区域中的位置,从而在目标区域内实现节点芯片组的单层布线连接。优选地,其中处理单元根据目标区域的与目标设备的功能结构的位置邻接关系和每个节点芯片的工作模式确定多个节点芯片的连接关系,其中连接关系包括节点芯片之间的管脚连接方式。本申请中,根据目标区域的与目标设备的功能结构的位置邻接关系和每个节点芯片的工作模式确定多个节点芯片的连接关系,其中连接关系包括节点芯片之间的管脚连接方式,并且根据多个节点芯片的连接关系确定目标区域内的连接线的布线方式。
优选地,多个节点芯片按照串行方式进行连接。优选地,单层布线连接是在印刷电路板的单层进行布线连接以提供多个节点芯片的连接。优选地,节点芯片组通过多个节点芯片中的队首节点芯片的外部接口接收数据处理任务,并且通过节点芯片组中的多个节点芯片对数据处理任务进行计算处理。优选地,通过队首节点芯片的外部接口将经过计算处理所得到的数据处理任务的计算结果进行返回。本申请中,多个节点芯片按照串行方式进行连接,节点芯片组通过多个节点芯片中的队首节点芯片的外部接口接收数据处理任务,并且通过节点芯片组中的多个节点芯片对数据处理任务进行计算处理。根据连接线的布线方式确定多个节点芯片中每个节点芯片在目标区域中的位置,从而在目标区域内实现节点芯片组的单层布线连接。其中,单层布线连接是在印刷电路板的单层进行布线连接以提供多个节点芯片的连接,避免了布线的交叉。
已经通过参考少量实施方式描述了本发明。然而,本领域技术人员所公知的,正如附带的专利权利要求所限定的,除了本发明以上公开的其他的实施例等同地落在本发明的范围内。
通常地,在权利要求中使用的所有术语都根据他们在技术领域的通常含义被解释,除非在其中被另外明确地定义。所有的参考“一个/所述/该[装置、组件等]”都被开放地解释为所述装置、组件等中的至少一个实例,除非另外明确地说明。这里公开的任何方法的步骤都没必要以公开的准确的顺序运行,除非明确地说明。
Claims (26)
1.一种用于配置芯片连接方式的方法,所述方法包括:
获取预先设置的与目标设备相关联的数据处理标准,确定为了满足所述数据处理标准所需要的由多个节点芯片构成的节点芯片组,其中所述多个节点芯片中的每个节点芯片能够按照多种工作模式中的任意工作模式进行工作;
根据所述目标设备的功能结构对布局区域进行划分,以确定用于容纳所述节点芯片组的目标区域;
根据所述目标区域的区域属性确定所述节点芯片组内多个节点芯片中的每个节点芯片的工作模式,并且根据所述目标区域的位置属性和每个节点芯片的工作模式确定所述多个节点芯片的连接关系;
根据所述多个节点芯片的连接关系确定所述目标区域内的连接线的布线方式;以及
根据所述连接线的布线方式确定所述多个节点芯片中每个节点芯片在目标区域中的位置,从而在所述目标区域内实现所述节点芯片组的单层布线连接;
其中每个节点芯片按照多种工作模式中的不同工作模式进行工作时,对每个节点芯片的多个管脚中的至少一个管脚进行功能复用;所述每个节点芯片的多个管脚中的至少一个管脚在不同工作模式中具有不同的功能。
2.根据权利要求1所述的方法,所述数据处理标准包括:数据计算速度、数据处理吞吐量以及任务处理时间。
3.根据权利要求1所述的方法,还包括根据目标设备的应用场景来预先设置的与目标设备相关联的数据处理标准。
4.根据权利要求1所述的方法,所述目标设备的功能结构包括:供电功能、输入/输出功能、时钟控制功能以及数据处理功能。
5.根据权利要求1所述的方法,所述目标区域的区域属性包括区域形状和区域尺寸。
6.根据权利要求5所述的方法,其中根据所述目标区域的区域属性确定所述节点芯片组内多个节点芯片中的每个节点芯片的工作模式包括:根据所述目标区域的区域形状和区域尺寸确定所述节点芯片组内多个节点芯片的排列顺序,并且根据所述排列顺序确定每个节点芯片的工作模式。
7.根据权利要求4所述的方法,所述目标区域的位置属性为与所述目标设备的功能结构的位置邻接关系。
8.根据权利要求7所述的方法,所述位置邻接关系包括:与供电功能、输入/输出功能、时钟控制功能以及数据处理功能中一个或多个的邻接关系。
9.根据权利要求8所述的方法,其中根据所述目标区域的位置属性和每个节点芯片的工作模式确定所述多个节点芯片的连接关系包括:根据所述目标区域的与所述目标设备的功能结构的位置邻接关系和每个节点芯片的工作模式确定所述多个节点芯片的连接关系,其中所述连接关系包括节点芯片之间的管脚连接方式。
10.根据权利要求1所述的方法,所述多个节点芯片按照串行方式进行连接。
11.根据权利要求1所述的方法,所述单层布线连接是在印刷电路板的单层进行布线连接以提供多个节点芯片的连接。
12.根据权利要求1所述的方法,所述节点芯片组通过多个节点芯片中的队首节点芯片的外部接口接收数据处理任务,并且通过所述节点芯片组中的多个节点芯片对所述数据处理任务进行计算处理。
13.根据权利要求12所述的方法,通过所述队首节点芯片的外部接口将经过计算处理所得到的数据处理任务的计算结果进行返回。
14.一种用于配置芯片连接方式的系统,所述系统包括:
获取单元,获取预先设置的与目标设备相关联的数据处理标准,确定为了满足所述数据处理标准所需要的由多个节点芯片构成的节点芯片组,其中所述多个节点芯片中的每个节点芯片能够按照多种工作模式中的任意工作模式进行工作;
划分单元,根据所述目标设备的功能结构对布局区域进行划分,以确定用于容纳所述节点芯片组的目标区域;
处理单元,根据所述目标区域的区域属性确定所述节点芯片组内多个节点芯片中的每个节点芯片的工作模式,并且根据所述目标区域的位置属性和每个节点芯片的工作模式确定所述多个节点芯片的连接关系;
布线单元,根据所述多个节点芯片的连接关系确定所述目标区域内的连接线的布线方式,根据所述连接线的布线方式确定所述多个节点芯片中每个节点芯片在目标区域中的位置,从而在所述目标区域内实现所述节点芯片组的单层布线连接;
其中每个节点芯片按照多种工作模式中的不同工作模式进行工作时,对每个节点芯片的多个管脚中的至少一个管脚进行功能复用;所述每个节点芯片的多个管脚中的至少一个管脚在不同工作模式中具有不同的功能。
15.根据权利要求14所述的系统,所述数据处理标准包括:数据计算速度、数据处理吞吐量以及任务处理时间。
16.根据权利要求14所述的系统,还包括设置单元,用于根据目标设备的应用场景来预先设置的与目标设备相关联的数据处理标准。
17.根据权利要求14所述的系统,所述目标设备的功能结构包括:供电功能、输入/输出功能、时钟控制功能以及数据处理功能。
18.根据权利要求14所述的系统,所述目标区域的区域属性包括区域形状和区域尺寸。
19.根据权利要求18所述的系统,其中所述处理单元根据所述目标区域的区域形状和区域尺寸确定所述节点芯片组内多个节点芯片的排列顺序,并且根据所述排列顺序确定每个节点芯片的工作模式。
20.根据权利要求17所述的系统,所述目标区域的位置属性为与所述目标设备的功能结构的位置邻接关系。
21.根据权利要求20所述的系统,所述位置邻接关系包括:与供电功能、输入/输出功能、时钟控制功能以及数据处理功能中一个或多个的邻接关系。
22.根据权利要求21所述的系统,其中所述处理单元根据所述目标区域的与所述目标设备的功能结构的位置邻接关系和每个节点芯片的工作模式确定所述多个节点芯片的连接关系,其中所述连接关系包括节点芯片之间的管脚连接方式。
23.根据权利要求14所述的系统,所述多个节点芯片按照串行方式进行连接。
24.根据权利要求14所述的系统,所述单层布线连接是在印刷电路板的单层进行布线连接以提供多个节点芯片的连接。
25.根据权利要求14所述的系统,所述节点芯片组通过多个节点芯片中的队首节点芯片的外部接口接收数据处理任务,并且通过所述节点芯片组中的多个节点芯片对所述数据处理任务进行计算处理。
26.根据权利要求25所述的系统,通过所述队首节点芯片的外部接口将经过计算处理所得到的数据处理任务的计算结果进行返回。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2019/102028 WO2019242783A2 (zh) | 2018-06-22 | 2019-08-22 | 一种用于配置芯片连接方式的方法及系统 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810650390 | 2018-06-22 | ||
CN2018106503905 | 2018-06-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110633480A CN110633480A (zh) | 2019-12-31 |
CN110633480B true CN110633480B (zh) | 2023-04-28 |
Family
ID=68968190
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810962634.3A Active CN110633480B (zh) | 2018-06-22 | 2018-08-22 | 一种用于配置芯片连接方式的方法及系统 |
CN201811116163.0A Active CN110636694B (zh) | 2018-06-22 | 2018-09-25 | 一种多节点芯片连接系统 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811116163.0A Active CN110636694B (zh) | 2018-06-22 | 2018-09-25 | 一种多节点芯片连接系统 |
Country Status (2)
Country | Link |
---|---|
CN (2) | CN110633480B (zh) |
WO (2) | WO2019242783A2 (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6557154B1 (en) * | 1999-11-24 | 2003-04-29 | Nec Corporation | Printed circuit board design support system, printed circuit board design method and storage medium storing control program for same |
JP2008065465A (ja) * | 2006-09-05 | 2008-03-21 | Seiko Epson Corp | 半導体集積回路装置、半導体集積回路装置のレイアウト方法、設計支援システム及びプログラム |
CN103970959A (zh) * | 2014-05-21 | 2014-08-06 | 上海斐讯数据通信技术有限公司 | 一种电路板布线方法及系统 |
CN104200011A (zh) * | 2014-08-14 | 2014-12-10 | 深圳市兴森快捷电路科技股份有限公司 | 一种电路图设计芯片管脚交换方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7093209B2 (en) * | 2003-09-16 | 2006-08-15 | Advanced Micro Devices, Inc. | Method and apparatus for packaging test integrated circuits |
CN101727511A (zh) * | 2008-10-31 | 2010-06-09 | 英业达股份有限公司 | 电路布局图中零件摆放的方法 |
WO2014056201A1 (en) * | 2012-10-12 | 2014-04-17 | Mediatek Inc. | Layout module for printed circuit board |
CN103384456A (zh) * | 2013-07-11 | 2013-11-06 | 优利德科技(中国)有限公司 | 一种pcb线圈的制备方法及pcb线圈 |
KR20150085384A (ko) * | 2014-01-15 | 2015-07-23 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
CN204166029U (zh) * | 2014-10-22 | 2015-02-18 | 上海新进半导体制造有限公司 | 一种电阻分压pcb板及其芯片 |
CN106802970B (zh) * | 2015-11-26 | 2020-05-19 | 英业达科技有限公司 | 印刷电路板布局方法及系统 |
CN105447254B (zh) * | 2015-12-02 | 2018-09-28 | 上海斐讯数据通信技术有限公司 | 一种芯片信号传输控制装置、系统和方法 |
CN107484344B (zh) * | 2017-08-30 | 2019-10-01 | 中国航空无线电电子研究所 | 基于核心芯片pin脚的pcb布局方法 |
CN108040418A (zh) * | 2017-12-05 | 2018-05-15 | 深圳比特微电子科技有限公司 | 数据处理装置以及虚拟货币挖矿机和计算机服务器 |
-
2018
- 2018-08-22 CN CN201810962634.3A patent/CN110633480B/zh active Active
- 2018-09-25 CN CN201811116163.0A patent/CN110636694B/zh active Active
-
2019
- 2019-08-22 WO PCT/CN2019/102028 patent/WO2019242783A2/zh active Application Filing
- 2019-08-22 WO PCT/CN2019/102070 patent/WO2019242784A1/zh active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6557154B1 (en) * | 1999-11-24 | 2003-04-29 | Nec Corporation | Printed circuit board design support system, printed circuit board design method and storage medium storing control program for same |
JP2008065465A (ja) * | 2006-09-05 | 2008-03-21 | Seiko Epson Corp | 半導体集積回路装置、半導体集積回路装置のレイアウト方法、設計支援システム及びプログラム |
CN103970959A (zh) * | 2014-05-21 | 2014-08-06 | 上海斐讯数据通信技术有限公司 | 一种电路板布线方法及系统 |
CN104200011A (zh) * | 2014-08-14 | 2014-12-10 | 深圳市兴森快捷电路科技股份有限公司 | 一种电路图设计芯片管脚交换方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2019242783A3 (zh) | 2020-02-06 |
CN110633480A (zh) | 2019-12-31 |
CN110636694A (zh) | 2019-12-31 |
CN110636694B (zh) | 2022-09-30 |
WO2019242784A1 (zh) | 2019-12-26 |
WO2019242783A2 (zh) | 2019-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108415331B (zh) | Ai深度学习板卡及其电源供电方法 | |
CN109856522B (zh) | 一种测试板和测试系统 | |
CN109446145B (zh) | 一种服务器主板i2c通道扩展芯片、电路及控制方法 | |
US5600788A (en) | Digital test and maintenance architecture | |
CN101320396A (zh) | 印刷电路板布线处理方法及系统 | |
CN102724093A (zh) | 一种atca机框及其ipmb连接方法 | |
CN114661099B (zh) | 一种主板、处理器板卡及计算系统 | |
CN103901402B (zh) | 重构fpga雷达数字信号处理组件及方法 | |
CN110633480B (zh) | 一种用于配置芯片连接方式的方法及系统 | |
CN113806146B (zh) | 测试转接卡设计系统及其方法 | |
CN114020669B (zh) | 一种基于cpld的i2c链路系统及服务器 | |
EP1337941A1 (en) | A prototyping system | |
CN116662244A (zh) | 多路服务器的主板、服务器及上电控制方法 | |
CN218213316U (zh) | 背板、测试机和测试系统 | |
CN110869877A (zh) | 串联电路、电路板及计算设备 | |
CN108009113B (zh) | 一种双主控系统中调试串口的实现方法 | |
US20170124246A1 (en) | System and method for designing a printed circuit board | |
CN111737181A (zh) | 异构处理设备、系统、端口配置方法、装置及存储介质 | |
RU103409U1 (ru) | Система управления | |
CN105988516B (zh) | 处理器子卡、适配其的电源板及系统板 | |
CN115629926B (zh) | 基于联合测试工作组接口的控制系统、方法及装置 | |
CN117350210B (zh) | 一种时钟控制系统 | |
CN112015602A (zh) | 调试装置及具有所述调试装置的电子装置 | |
US20090296359A1 (en) | Optimized Two-Socket/Four-Socket Server Architecture | |
US20180032461A1 (en) | Control circuit board, micro-server, control system and control method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |