CN111737181A - 异构处理设备、系统、端口配置方法、装置及存储介质 - Google Patents

Abstract

本发明公开了一种异构处理设备，包括：控制单元，与交换单元相连，用于在接收到上行配置指令时，确定上行配置指令指定的目标插槽单元，生成上行配置指令对应的上行配置信号，并向目标插槽单元对应的交换单元发送上行配置信号；交换单元，与插槽单元相连，用于在接收到上行配置信号后，将目标插槽单元配置为上行端口状态；上行端口状态的目标插槽单元可以与通用计算模块相连，因此可以在需求发生变化时，可以通过目标插槽单元连接通用计算模块，以便灵活地修改异构处理系统的拓扑结构；此外，本发明还提供了一种异构处理系统、端口配置方法、端口配置装置及计算机可读存储介质，同样具有上述有益效果。

Description

异构处理设备、系统、端口配置方法、装置及存储介质

技术领域

本发明涉及异构计算技术领域，特别涉及一种异构处理设备、异构处理系统、端口配置方法、端口配置装置及计算机可读存储介质。

背景技术

随着AI(Artificial Intelligence，人工智能)、HPC(High PerformanceComputing，高性能计算集群)、大数据等应用领域的飞速发展，对于计算性能的要求也越来越高，传统的CPU服务器难以满足新业务的性能需求，采用CPU、GPU、FPGA、ASIC等处理器组合而成的异构计算模式来进行数据训练或推理，逐渐成为主流。

通用计算设备与异构处理设备的互联采用PCIe总线(peripheral componentinterconnect express)，PCIe总线为当今计算机体系结构的I/O局部总线标准。具体的，相关技术在通过计算设备和异构处理设备上设置连接单元，用于连接PCIe总线。连接单元的数量为固定的且根据最初的需求进行选择，在通用计算设备和异构处理设备互联完成后，所有连接单元均被使用，整机系统的拓扑结构就已经固定，例如，通用计算设备和异构处理设备间的CPU与GPU的数量比例搭配固定，或FPGA与CPU的数量比例搭配固定。在需求发生改变时，无法根据新的需求对数量搭配拓扑进行修改。因此相关技术无法灵活地修改异构处理系统的拓扑结构。

因此，如何解决相关技术存在的无法灵活修改异构处理系统的拓扑结构的问题，是本领域技术人员需要解决的技术问题。

发明内容

有鉴于此，本发明的目的在于提供一种异构处理设备、异构处理系统、端口配置方法、端口配置装置及计算机可读存储介质，解决了相关技术存在的无法灵活修改异构处理系统的拓扑结构的问题。

为解决上述技术问题，本发明提供了一种异构处理设备，包括：

控制单元，与交换单元相连，用于在接收到上行配置指令时，确定所述上行配置指令指定的目标插槽单元，生成所述上行配置指令对应的上行配置信号，并向所述目标插槽单元对应的所述交换单元发送所述上行配置信号；

所述交换单元，与插槽单元相连，用于在接收到所述上行配置信号后，将所述目标插槽单元配置为上行端口状态。

可选地，所述控制单元，与多个选择单元相连，用于在接收到控制指令时，确定所述控制指令指定的目标时钟信号，生成所述目标时钟信号对应的信号选择指令，并向所述选择单元发送所述信号选择指令；

所述选择单元，与各个时钟单元之间利用对应的时钟通路相连，用于在接收到所述信号选择指令时连通所述目标时钟信号对应的目标时钟通路；

所述时钟单元，用于通过所述时钟通路提供时钟信号。

可选地，还包括连接单元，其中：

所述连接单元与通用计算设备和所述时钟单元相连，用于将所述通用计算设备的所述时钟信号传递至所述时钟单元；

所述目标插槽单元与所述时钟单元相连，并通过连接线缆与所述通用计算设备相连，用于将所述通用计算设备的所述时间信号传递至所述时钟单元。

可选地，所述交换单元与图形处理单元相连，用于为所述图形处理单元提供所述目标时钟信号。

可选地，处于下行端口状态的所述插槽单元与图形处理单元相连，用于为所述图形处理单元提供所述目标时钟信号。

可选地，所述选择单元与图形处理单元相连，用于为所述图形处理单元提供所述目标时钟信号。

本发明还提供了一种异构处理系统，包括通用计算设备和上述任一项所述的异构处理设备，其中，所述通用计算设备包括处理器。

本发明还提供了一种端口配置方法，包括：

在接收到上行配置指令时，确定所述上行配置指令指定的目标插槽单元；

生成所述上行配置指令对应的上行配置信号；

向所述目标插槽单元对应的交换单元发送所述上行配置信号，以便将所述目标插槽单元配置为上行端口状态。

本发明还提供了一种端口配置装置，包括：

确定模块，用于在接收到上行配置指令时，确定所述上行配置指令指定的目标插槽单元；

生成模块，用于生成所述上行配置指令对应的上行配置信号；

发送模块，用于向所述目标插槽单元对应的交换单元发送所述上行配置信号，以便将所述目标插槽单元配置为上行端口状态。

本发明还提供了一种计算机可读存储介质，用于保存计算机程序，其中，所述计算机程序被处理器执行时实现上述的端口配置方法。

本发明提供的异构处理设备，包括控制单元，与交换单元相连，用于在接收到上行配置指令时，确定上行配置指令指定的目标插槽单元，生成上行配置指令对应的上行配置信号，并向目标插槽单元对应的交换单元发送上行配置信号；交换单元，与插槽单元相连，用于在接收到上行配置信号后，将目标插槽单元配置为上行端口状态。

可见，该设备在接收到上行配置指令后，可以通过交换单元，将与交换单元相连的插槽单元中上行配置指令指定的目标插槽单元配置为上行端口状态。上行端口状态的目标插槽单元可以与通用计算模块相连，因此可以在需求发生变化时，通过目标插槽单元连接通用计算模块，以便对数量搭配拓扑进行修改，实现了灵活地修改异构处理系统的拓扑结构的效果，解决了相关技术存在的无法灵活修改异构处理系统的拓扑结构的问题。

此外，本发明还提供了一种异构处理系统、端口配置方法、端口配置装置及计算机可读存储介质，同样具有上述有益效果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的一种异构处理设备的结构示意图；

图2为本发明实施例提供的一种异构处理系统的示意图；

图3为本发明实施例提供的另一种异构处理设备的结构示意图；

图4为本发明实施例提供的另一种异构处理系统的示意图；

图5为本发明实施例提供的一种端口配置方法的流程图；

图6为本发明实施例提供的一种端口配置设备的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在一种可能的实施方式中，请参考图1，图1为本发明实施例提供的一种异构处理设备的结构示意图。该设备包括：

控制单元，与交换单元相连，用于在接收到上行配置指令时，确定上行配置指令指定的目标插槽单元，生成上行配置指令对应的上行配置信号，并向目标插槽单元对应的交换单元发送上行配置信号。

交换单元，与插槽单元相连，用于在接收到上行配置信号后，将目标插槽单元配置为上行端口状态。

需要说明的是，本实施例中的各个“单元”均为硬件实体单元。在相关技术中，通用计算设备和异构处理设备均通过专门的连接单元进行连接，进而组成异构处理系统。插槽单元用于连接计算部件，计算部件可以为GPU(Graphics Processing Unit，图形处理器)、FPGA(Field－Programmable Gate Array，现场可编程逻辑门阵列)、ASIC(ApplicationSpecific Integrated Circuit，应用集成电路)等。由于连接单元的数量为确定的，在异构处理系统设计时会选择具有合适数量的连接单元的异构处理设备，因此在异构处理系统生成后不会有多余空闲的连接单元。在需求发生变化时，需要修改异构处理系统的拓扑结构，相关技术智能重新设计并搭建异构处理系统，无法灵活地调整异构处理系统的拓扑结构。

本申请为了解决上述的问题，提供了一种异构处理设备，该异构处理设备中包括有控制单元，可以用于执行本申请提供的端口配置方法。请参考图5，图5为本发明实施例提供的一种端口配置方法的流程图，包括：

S501：在接收到上行配置指令时，确定上行配置指令指定的目标插槽单元。

上行配置指令用于对目标插槽单元进行配置，其可以由用户输入，或者可以由其它设备或终端发送。控制模块在接收到上行配置指令时对其解析，确定上行配置指令指定的目标插槽单元。目标插槽单元的数量可以为一个或多个，其可以为与某个或某些交换单元相连的全部插槽单元或部分插槽单元。具体的，由于交换单元可以为一个或多个，因此目标插槽单元可以为一个交换单元上的部分或全部插槽单元，或者可以分别为各个交换单元上的部分或全部插槽单元。

S502：生成上行配置指令对应的上行配置信号。

在确定目标插槽单元后，生成上行配置指令对应的上行配置信号，上行配置信号的具体数量本实施例不做限定，例如可以与目标插槽单元的数量相同，目标插槽单元与上行配置信号为一一对应的关系；或者可以与交换单元的数量相同，即交换单元与上行配置信号为一一对应的关系。

S503：向目标插槽单元对应的交换单元发送上行配置信号，以便将目标插槽单元配置为上行端口状态。

在得到上行配置信号后，将上行配置信号发送给目标插槽单元对应的交换单元，即与目标插槽单元相连的交换单元，以便将目标插槽单元配置为上行端口状态。在目标插槽单元被配置为上行端口状态后，其可以与通用计算设备相连，用于获取通用计算设备发送的各种数据和信号，例如时钟信号等。

请参考图1，图1所示的异构处理设备为8GPU的异构处理设备，即具有8个图形处理单元，分别为图形处理单元1至8。控制单元与交换单元1、交换单元2、交换单元3和交换单元4相连，交换单元1和插槽单元1相连，交换单元2和插槽单元2相连，交换单元3和插槽单元3相连，交换单元4和插槽单元4相连。本实施例中，将所有的插槽单元均作为目标插槽单元，即控制单元在收到上行配置指令后，将根据上行配置指令确定插槽单元1至4均为目标插槽单元。生成对应的上行配置信号后，向交换单元1至4发送对应的上行配置信号。交换单元1至4在接收到上行配置型号后，对对应的插槽单元进行配置，将其配置为上行端口状态，上行端口状态的插槽单元可以作为交换单元的上行端口连接通用计算模块中的CPU(CentralProcessing Unit，中央处理器)。请参考图2，图2为本发明实施例提供的一种异构处理系统的示意图。异构处理系统中包括异构处理设备(即异构计算模块)和通用计算设备(即通用计算模块)，在将插槽单元进行上行端口配置后，可以利用插槽单元将通用计算设备和异构处理设备相连。由于插槽单元在正常情况下均为下行端口，因此无需对通用计算模块中的插槽单元1至4进行配置。此时，CPU与GPU的数量比例为1：4。

应用本实施例提供的异构处理设备和端口匹配方法，可以在接收到上行配置指令后，可以通过交换单元，将与交换单元相连的插槽单元中上行配置指令指定的目标插槽单元配置为上行端口状态。上行端口状态的目标插槽单元可以与通用计算模块相连，因此可以在需求发生变化时，通过目标插槽单元连接通用计算模块，以便对数量搭配拓扑进行修改，实现了灵活地修改异构处理系统的拓扑结构的效果，解决了相关技术存在的无法灵活修改异构处理系统的拓扑结构的问题。

基于上述实施例，异构处理系统想要正常工作则需要在统一的时钟域内工作，即在通用计算设备中的CPU提供的时钟域内工作。由于通过目标插槽单元引入了新的通用计算设备，若新的通用计算设备与原有的通用计算设备的时钟域不匹配，则会造成异构处理系统工作异常。为了保证异构处理系统以及异构处理设备正常工作，可以在异构处理设备中增加选择单元，以便在多个通用计算设备的时钟域中选择一个目标时钟域，保证异构处理设备各个单元在同一时钟域下工作。请参考图3，图3为本发明实施例提供的另一种异构处理设备的结构示意图，其中：

控制单元，与多个选择单元相连，用于在接收到控制指令时，确定控制指令指定的目标时钟信号，生成目标时钟信号对应的信号选择指令，并向选择单元发送信号选择指令。

选择单元，与各个时钟单元之间利用对应的时钟通路相连，用于在接收到信号选择指令时连通目标时钟信号对应的目标时钟通路。

时钟单元，用于通过时钟通路提供时钟信号。

具体的，每个通用计算设备均会提供对应的时钟域，即时钟信号。控制指令用于对异构处理设备的时钟信号进行设定，即在具有多个时钟信号时，指定一个目标始终信号作为整个通用计算设备中各个单元所处的时钟域。时钟单元用于通过时钟通路向选择单元提供时钟信号，以便选择单元进行选择，时钟单元的具体数量与异构处理设备连接的通用计算设备的数量相关。选择单元的数量不做限定，可以根据实际情况进行设置，选择单元与各个时钟单元通过时钟通路相连，用于获取时钟信号。控制单元在生成信号选择指令(即选择信号1至3)后将其发送给选择单元，选择单元在接收到信号选择指令时，确定对应的目标时钟通路并将其连通，以便得到目标时钟信号，并将该目标始终信号发送给与其连接的其他单元。本实施例中，可以将时钟信号2确定为目标时钟信号。

时钟单元用于获取通用计算设备的时钟信号，本实施例中，时钟信号可以通过连接单元获取，也可以通过插槽单元获取。具体的，异构处理设备还包括连接单元，其中：

连接单元与通用计算设备和时钟单元相连，用于将通用计算设备的时钟信号传递至时钟单元。

目标插槽单元与时钟单元相连，并通过连接线缆与通用计算设备相连，用于将通用计算设备的时间信号传递至时钟单元。

本实施例并不限定通过插槽单元和通用计算设备连接的具体连接方法，为了提高灵活性，满足用于放置通用计算设备和异构处理设备的中心机房的空间实际情况，本实施例优选的，可以利用线缆将通用计算设备和异构处理设备进行互联。由于线缆灵活可变，因此可以使得通用计算设备和异构处理设备组成的异构处理系统(或者被称为整机系统)在不同的机房中不用的空间机架上进行灵活地适配。

请参考图4，图4为本发明实施例提供的另一种异构处理系统的示意图。该异构处理系统中的异构处理设备利用连接单元与通用计算设备2(通用计算模块2)相连，通过上行端口状态的插槽单元与通用计算设备1(通用计算模块1)相连。在将通用计算设备2的时钟信号即时钟信号2确定为目标时钟信号后，通过插槽单元连接的通用计算单元对应的CPU—交换单元—图形处理单元链路工作在非同源时钟拓扑；而通过连接单元连接的通用计算单元对应的CPU—交换单元—图形处理单元链路工作在同源时钟拓扑。此时，CPU与GPU的数量比例为1：2。

进一步的，可以采用多种不同的连接方式为计算单元提供时钟信号，本实施例中，计算部件指图形处理单元。具体的，可以采用如下三种方式为图形处理单元提供时钟信号：

交换单元与图形处理单元相连，用于为图形处理单元提供目标时钟信号。

处于下行端口状态的插槽单元与图形处理单元相连，用于为图形处理单元提供目标时钟信号。

选择单元与图形处理单元相连，用于为图形处理单元提供目标时钟信号。

下面对本发明实施例提供的端口配置装置进行介绍，下文描述的端口配置装置与上文描述的端口配置方法以及异构处理设备可相互对应参照。

请参考图6，图6为本发明实施例提供的一种端口配置设备的结构示意图，包括：

确定模块610，用于在接收到上行配置指令时，确定上行配置指令指定的目标插槽单元；

生成模块620，用于生成上行配置指令对应的上行配置信号；

发送模块630，用于向目标插槽单元对应的交换单元发送上行配置信号，以便将目标插槽单元配置为上行端口状态。

下面对本发明实施例提供的计算机可读存储介质进行介绍，下文描述的计算机可读存储介质与上文描述的端口配置方法可相互对应参照。

本发明还提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现上述的端口配置方法的步骤。

该计算机可读存储介质可以包括：U盘、移动硬盘、只读存储器(Read-OnlyMemory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件的方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应该认为超出本发明的范围。

结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系属于仅仅用来将一个实体或者操作与另一个实体或者操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语包括、包含或者其他任何变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。

以上对本发明所提供的异构处理设备、异构处理系统、端口配置方法、端口配置装置及计算机可读存储介质进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种异构处理设备，其特征在于，包括：

控制单元，与交换单元相连，用于在接收到上行配置指令时，确定所述上行配置指令指定的目标插槽单元，生成所述上行配置指令对应的上行配置信号，并向所述目标插槽单元对应的所述交换单元发送所述上行配置信号；

所述交换单元，与插槽单元相连，用于在接收到所述上行配置信号后，将所述目标插槽单元配置为上行端口状态。

2.根据权利要求1所述的异构处理设备，其特征在于，所述控制单元，与多个选择单元相连，用于在接收到控制指令时，确定所述控制指令指定的目标时钟信号，生成所述目标时钟信号对应的信号选择指令，并向所述选择单元发送所述信号选择指令；

所述选择单元，与各个时钟单元之间利用对应的时钟通路相连，用于在接收到所述信号选择指令时连通所述目标时钟信号对应的目标时钟通路；

所述时钟单元，用于通过所述时钟通路提供时钟信号。

3.根据权利要求2所述的异构处理设备，其特征在于，还包括连接单元，其中：

所述连接单元与通用计算设备和所述时钟单元相连，用于将所述通用计算设备的所述时钟信号传递至所述时钟单元；

所述目标插槽单元与所述时钟单元相连，并通过连接线缆与所述通用计算设备相连，用于将所述通用计算设备的所述时间信号传递至所述时钟单元。

4.根据权利要求2所述的异构处理设备，其特征在于，所述交换单元与图形处理单元相连，用于为所述图形处理单元提供所述目标时钟信号。

5.根据权利要求1所述的异构处理设备，其特征在于，处于下行端口状态的所述插槽单元与图形处理单元相连，用于为所述图形处理单元提供所述目标时钟信号。

6.根据权利要求1所述的异构处理设备，其特征在于，所述选择单元与图形处理单元相连，用于为所述图形处理单元提供所述目标时钟信号。

7.一种异构处理系统，其特征在于，包括通用计算设备和如权利要求1至6任一项所述的异构处理设备，其中，所述通用计算设备包括处理器。

8.一种端口配置方法，其特征在于，包括：

在接收到上行配置指令时，确定所述上行配置指令指定的目标插槽单元；

生成所述上行配置指令对应的上行配置信号；

向所述目标插槽单元对应的交换单元发送所述上行配置信号，以便将所述目标插槽单元配置为上行端口状态。

9.一种端口配置装置，其特征在于，包括：

确定模块，用于在接收到上行配置指令时，确定所述上行配置指令指定的目标插槽单元；

生成模块，用于生成所述上行配置指令对应的上行配置信号；

发送模块，用于向所述目标插槽单元对应的交换单元发送所述上行配置信号，以便将所述目标插槽单元配置为上行端口状态。

10.一种计算机可读存储介质，其特征在于，用于保存计算机程序，其中，所述计算机程序被处理器执行时实现如权利要求8所述的端口配置方法。

Images