CN210666610U - 一种基于插卡结构的GPU box装置 - Google Patents
一种基于插卡结构的GPU box装置 Download PDFInfo
- Publication number
- CN210666610U CN210666610U CN201922166877.9U CN201922166877U CN210666610U CN 210666610 U CN210666610 U CN 210666610U CN 201922166877 U CN201922166877 U CN 201922166877U CN 210666610 U CN210666610 U CN 210666610U
- Authority
- CN
- China
- Prior art keywords
- card
- gpu
- board
- fpga
- pcie
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003780 insertion Methods 0.000 title description 7
- 230000037431 insertion Effects 0.000 title description 6
- 230000001133 acceleration Effects 0.000 claims description 23
- 101710176296 Switch 2 Proteins 0.000 claims description 15
- 238000004891 communication Methods 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 241000170489 Upis Species 0.000 claims description 3
- 230000003993 interaction Effects 0.000 claims description 3
- 230000017525 heat dissipation Effects 0.000 abstract description 13
- 238000004364 calculation method Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000011144 upstream manufacturing Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000013403 standard screening design Methods 0.000 description 2
- 101100439969 Arabidopsis thaliana CLPD gene Proteins 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本实用新型公开了一种基于插卡结构的GPU box装置，设置于高度为6U的机箱内部，包括：设置于机箱上部且占据1U高度的系统计算板、设置于系统计算板单元下方且占据4U高度的的GPU/FPGA插卡单元、设置于GPU/FPGA插卡单元下方且占据1U高度的PSU供电模块；所述PSU供电模块通过连接器与电源板连接，所述电源板通过连接器与设置于电源板上方的风扇板和中背板连接，所述风扇板通过连接器与设置于风扇板后方的三组风扇模组连接；所述中背板通过连接器分别与系统计算板、GPU/FPGA插卡单元连接。在保证散热和供电无风险情况下，根据需要灵活配置GPU/FPGA加速卡，在增强系统算力的同时，将功耗及散热问题降低。
Description
技术领域
本实用新型涉及硬件系统设计技术领域，尤其是一种基于插卡结构的GPU box装置。
背景技术
传统以CPU为核心的服务器，在数据加速、AI计算方面性能已经不能满足市场需求。基于FPGA、GPU加速和CPU互相结合的AI异构服务器则很好的利用了FPGA/GPU在AI加速计算上的优势。GPU主要擅长做类似图像处理的并行计算，图形处理计算的特征表现为高密度的计算而计算需要的数据之间较少存在相关性，GPU提供大量的计算单元和大量的高速内存，可以同时对很多像素进行并行处理，更适用于计算强度高、多并行的计算。FPGA作为一种高性能、低功耗的可编程芯片，可以根据应用场景定制来做针对性的算法设计。所以在处理海量数据的时候，FPGA相比于CPU和GPU，优势在于FPGA计算效率更高，FPGA更接近IO。据此，设计一种灵活组配的GPU/FPGA+CPU架构的BOX系统，可根据实际需求灵活选择GPU/FPGA配置，不仅满足应用场景需要，而且可以降低因改配带来的不必要成本。
传统高密服务器机箱内部空间狭小，各部分组件布局紧凑，现有的架构下无法实现灵活添加成熟的FPGA/GPU加速卡，且容易占用系统空间造成原有资源缩减；同时伴随着PCIe链路的长度，高速信号衰减严重，需要在信号链路上增加Retimer及Redriver对PCIe信号进行增强，这也增加了系统拓扑的复杂程度。
此外GPU工作时功耗及热量较高，尤其GPU对温度条件要求高，如果出现散热不良现象，将直接导致GPU宕机，系统性能大打折扣。对于已有高密度机箱，前窗置有硬盘阵列单元、中置风扇模组，在前置部件已经将气流温度预加热的情况下，后置GPU模组的工作环境条件被限制地更为苛刻。
现有高密度机型内部架构紧凑、性能可靠，在数据中心机房得到大规模部署，在传统数据中心发挥着重要作用，但限于机型内部空间狭小，不能很好适配更多数量的GPU/FPGA加速卡，同时由GPU/FPGA加速卡增加的功耗及散热,原有高密度机型无法保障，因此不能满足日益增长的AI市场需求。
此外，面对规模庞大的AI计算模型，GPU供应商企业极力追求AI计算加速性能，推出8GPU/16GPU互联类型的板卡。GPU互联方案计算性能强劲，在一些计算力相对要求不高的场合，显然是有剩余；该类机型配置固定，不能根据客户需求进行简配或者更改配置，并使得原有服务器机型机器尺寸越来越大，为确保散热问题使得功耗急剧增加。
传统通用机型适配GPU/FPGA加速卡数量有限、功耗及散热无法满足；专用多GPU互联的AI服务器，配置相对固定，对于多数算力要求不高的场景资源剩余，并且由于机箱的庞大，散热功耗较大。
实用新型内容
本实用新型的目的是提供一种基于插卡结构的GPU box装置，在保证散热和供电无风险情况下，根据需要灵活配置GPU/FPGA加速卡，在增强系统算力的同时，将功耗及散热问题降低。
为实现上述目的，本实用新型采用下述技术方案：
一种基于插卡结构的GPU box装置，设置于高度为6U的机箱内部，包括：设置于机箱上部且占据1U高度的系统计算板、设置于系统计算板单元下方且占据4U高度的的GPU/FPGA插卡单元、设置于GPU/FPGA插卡单元下方且占据1U高度的PSU供电模块；所述PSU供电模块通过连接器与电源板连接，所述电源板通过连接器与设置于电源板上方的风扇板和中背板连接，所述风扇板通过连接器与设置于风扇板后方的三组风扇模组连接；所述中背板通过连接器分别与系统计算板、GPU/FPGA插卡单元连接；
所述GPU/FPGA插卡单元包括若干只GPU加速卡、若干只FPGA加速卡、一只系统管理板卡、一只NIC卡，所述系统管理板卡所在槽位与NIC卡所在槽位为专用槽位；所述PSU供电模块包括若干个电源模块；所述风扇模组包括若干个风扇模块。
进一步地，所述系统计算板包括CPU0和CPU1，CPU0和CPU1之间通过两组UPI进行数据互连，CPU1通过两级级联PCIe switch芯片与下行设备连接；CPU0通过PCIe通路与系统管理板卡PCH模块连接，CPU0与CPU1分别通过PCIe通路与NIC卡连接。
进一步地，所述CPU1通过一组x16 PCIe通道与Switch0芯片的上行通道连接，所述Switch0的下行通路分别与Switch1、Switch2、Switch3、Switch4的上行通路连接，Switch1、Switch2、Switch3、Switch4的下行通路分别通过计算板、中背板与GPU加速卡、FPGA加速卡连接。
进一步地，所述系统管理板卡包括BMC模块、CPLD模块和PCH模块；CPU0通过一组x16、x8、x4 PCIe通道与系统管理板卡的PCH模块进行互联，用于CPU与PCH扩展外设进行通信，系统管理板插卡长宽尺寸为300mm*165mm。
进一步地，所述NIC卡包括一颗Intel 100GbE Ethernet switch芯片，对外提供4个100GbE接口；所述CPU0通过x1 PCIe通道与NIC卡连接，CPU1通过两组x16 PCIe通道与NIC芯片连接。
进一步地，所述FPGA卡包括2颗Xilinx FPGA芯片，所述Switch1、Switch2、Switch3、Switch4的下行通路分别通过x16PCIe通路与两颗FPGA芯片连接。
进一步地，所述GPU卡包括2颗NVIDIA SXM2 V100 GPU模组，所述Switch1、Switch2、Switch3、Switch4的下行通路分别通过x16 PCIe通路与两个GPU模组连接，两个GPU模组之间还设计有NVLINK高速总线，用于两GPU模组之间数据快速交互。
进一步地，所述Switch1、Switch2、Switch3、Switch4的下行通路的2组x16 lanePCIe分别连接至4个slimline x8连接器，4个slimline x8连接器通过slimline线缆与硬盘背板0与硬盘背板1连接，硬盘背板0、硬盘背板1分别与4个PCIe x4 NVME硬盘连接。
进一步地，所诉NVME硬盘选用与GPU加速卡结构一致的NVME硬盘插卡，所述NVME硬盘插卡与GPU加速卡分别与同一个PCIe switch芯片连接，GPU加速卡通过PCIe switch芯片直接访问NVME硬盘存储。
实用新型内容中提供的效果仅仅是实施例的效果，而不是实用新型所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
(1)本实用新型通过插卡形式，实现对GPU/FPGA加速卡的拓展，针对不同应用需要灵活配置。通过前窗插卡形式，统一设计GPU/FPGA加速卡插卡结构，可实现对GPU/FPGA加速卡的拓展，针对不同应用需要灵活配置；同时，该形态的插卡也相应减少机箱不必要的长度，使得机箱前后距缩短，更利于空气气流的流动以优化系统散热状况，从而一定程度上可以降低因风扇散热引起的功耗增加。
(2)本实用新型通过PCIe switch进行CPU到GPU/FPGA之间的互联，即减少了retimer/redriver的使用，同时又增长了PCIe链路长度；同时GPU与配套FPGA挂载在同一switch下，将能够将GPU/FPGA之间延迟降至最低。
(3)本实用新型通过GPU Box系统设计，机型尺寸结构与原有通用2U/4U机型相比，机箱高度增加但机箱宽度保持一致，可保留原有机房设施不变的情况下，兼容原有通用机型机架，方便部署；同时机箱长度的缩短利于空气气流通过，改善散热情况。
附图说明
图1是本实用新型GPU Box系统拓扑方案侧视图；
图2是本实用新型GPU Box系统子模块位置示意图；
图3是GPU Box系统PCIe拓扑示意图；
图4是管理板插卡示意图；
图5是100G NIC插卡示意图；
图6是FPGA加速卡插卡示意图；
图7是GPU加速卡插卡示意图；
图8是NVME硬盘插卡示意图；
其中，1-4、7-10为GPU/FPGA加速卡，5为系统管理板，6为100GbE NIC卡，11-15为电源模块，16为系统计算版，17为系统中背板，18为风扇板，19-33为风扇模块，34为电源板。
具体实施方式
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本实用新型进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本实用新型的不同结构。为了简化本实用新型的公开，下文中对特定例子的部件和设置进行描述。此外，本实用新型可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本实用新型省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本实用新型。
如图1所示，一种基于插卡结构的GPU box装置，设置于高度为6U的机箱内部，包括：设置于机箱上部且占据1U高度的系统计算板、设置于系统计算板单元下方且占据4U高度的的GPU/FPGA插卡单元、设置于GPU/FPGA插卡单元下方且占据1U高度的PSU供电模块；所述PSU供电模块通过连接器与电源板连接，所述电源板通过连接器与设置于电源板上方的风扇板和中背板连接，所述风扇板通过连接器与设置于风扇板后方的三组风扇模组连接；所述中背板通过连接器分别与系统计算板、GPU/FPGA插卡单元连接。
系统中部有风扇板和中背板，采用vertical安装方式，其中中背板用于计算板与管理板、GPU卡/FPGA卡、电源板的互联，PCIe高速信号、系统管理杂项低速信号以及各个板卡模块的供电均通过中背板实现连接；
风扇板与电源板通过连接器J-4进行连接(仅作示意互联关系，实际连接器有多个)，一方面从电源板获取风扇运行所需供电，另一方面通过电源板、中背板、管理板该路径，实现BMC对风扇模组的控制。风扇板上设计有风扇连接器J-1/J-2/J-3(仅作示意互联关系，实际连接器有多个)，为三组共15个8056型风扇提供电能。
如图2所示，GPU/FPGA插卡单元并排有10组插槽，占有4U高度空间，5槽位和6槽位设计为专用槽位，在结构上设计防错装置，仅适合系统管理板、NIC卡插入。默认配置下，1/3/5/7槽位用于FPGA加速卡，2/4/8/10槽位用于GPU加速卡。在实际使用中，可以根据需要减少GPU/FPGA插卡的数量，从而实现系统灵活组配的目的。
GPU/FPGA插卡下方是PSU电源模块，使用5个1600W标准185mm CRPS电源，在电源模块内侧设计有电源板，通过电源板为系统各部分供电。
通过前窗插卡形式，统一设计GPU/FPGA加速卡插卡结构，可实现对GPU/FPGA加速卡的拓展，针对不同应用需要灵活配置；同时，该形态的插卡也相应减少机箱不必要的长度，使得机箱前后距缩短，更利于空气气流的流动以优化系统散热状况，从而一定程度上可以降低因风扇散热引起的功耗增加。
如图3所示，系统计算板包括CPU0和CPU1，CPU0和CPU1之间通过两组UPI进行数据互连，CPU1通过两级级联PCIe switch芯片与下行设备连接；CPU0通过PCIe通路与系统管理板卡PCH模块连接，CPU0与CPU1分别通过PCIe通路与NIC卡连接。每颗CPU提供3个PCIeport，每个Port提供x16 lane,共计48 lane PCIe资源。同时，计算板集成5颗PCIe switch芯片，每颗芯片可拓展出5组x16 lane PCIe，用于Upstream/Downstream通信。
采用两级PCIe switch拓扑结构，首先可以扇出更多PCIe资源，允许系统接入更多的PCIe Device；其次，PCIe switch取代了retimer、redriver,一定程度程度上增加了PCIe信号链路长度，使得主板-中背板-PCIe插卡的设计方式成为可能，方便了系统功能模块的划分。
CPU1通过一组x16 PCIe通道与Switch0芯片的上行通道连接，所述Switch0的下行通路分别与Switch1、Switch2、Switch3、Switch4的上行通路连接，Switch1、Switch2、Switch3、Switch4的下行通路分别通过计算板、中背板与GPU加速卡、FPGA加速卡连接。CPU0扇出一组x16、x8、DMI(x4)PCIe与PCH模块进行互联，用于CPU与PCH扩展外设进行通信。CPU0还扇出一组x8 PCIe用于计算板上扩展的2个x4 M.2 SSD硬盘。M.2 SSD可用于系统盘，存储必要的基础数据。CPU0还扇出一组x1 PCIe通道用于管理100G NIC卡。
如图4所示，系统管理板卡包括BMC模块、CPLD模块和PCH模块；该系统将PCH、BMC、CLPD模块从主板上进行分离并设计在系统管理板，为主板留出更多空间用于PCIe switch布局和信号走线。CPU0通过一组x16、x8、x4 PCIe通道与系统管理板卡的PCH模块进行互联，用于CPU与PCH扩展外设进行通信，系统管理板插卡长宽尺寸为300mm*165mm。以下其他几种插卡均遵循该尺寸。
如图5所示，NIC卡包括一颗Intel 100GbE Ethernet switch芯片，对外提供4个100GbE接口，实现网络交换功能。所述CPU0通过x1 PCIe通道与NIC卡连接，CPU1通过两组x16 PCIe通道与NIC芯片连接。
如图6所示，FPGA卡包括2颗Xilinx FPGA芯片，所述Switch1、Switch2、Switch3、Switch4的下行通路分别通过x16 PCIe通路与两颗FPGA芯片连接。
如图7所示，GPU卡包括2颗NVIDIA SXM2 V100 GPU模组，所述Switch1、Switch2、Switch3、Switch4的下行通路分别通过x16 PCIe通路与两个GPU模组连接，两个GPU模组之间还设计有NVLINK高速总线，用于两GPU模组之间数据快速交互。整机系统默认配置8个GPU模组，最大可支持16个GPU模组。根据需求，可灵活配置为2N(N为0～8之见的整数)个GPU模组，极大提升系统配置的灵活性。
如图8所示，Switch1、Switch2、Switch3、Switch4的下行通路的2组x16lane PCIe分别连接至4个slimline x8连接器，4个slimline x8连接器通过slimline线缆与硬盘背板0与硬盘背板1连接，硬盘背板0、硬盘背板1分别与4个PCIe x4 NVME硬盘连接。
NVME硬盘选用与GPU加速卡结构一致的NVME硬盘插卡，所述NVME硬盘插卡与GPU加速卡分别与同一个PCIE switch芯片连接，GPU加速卡通过PCIe switch芯片直接访问NVME硬盘存储。
在某些场景下FPGA加速卡性能剩余，需求数量不多时，可以用NVME硬盘插卡将FPGA插卡替换掉。因为该GPU Box系统并没有配置专用的硬盘背板，所以使用与GPU/FPGA加速卡结构一致的NVME硬盘插卡，在一定程度上可以满足系统存储方面的需求。同时，NVME硬盘与GPU加速卡同处于同一个PCIe switch下，GPU可通过PCIe switch直接访问NVME硬盘存储，避免了多个GPU透过第一级PCIe switch再到CPU访问系统硬盘时，出现拥塞的问题。
上述虽然结合附图对本实用新型的具体实施方式进行了描述，但并非对本实用新型保护范围的限制，所属领域技术人员应该明白，在本实用新型的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本实用新型的保护范围以内。
Claims (9)
1.一种基于插卡结构的GPU box装置，其特征是，设置于高度为6U的机箱内部，包括：设置于机箱上部且占据1U高度的系统计算板、设置于系统计算板单元下方且占据4U高度的GPU/FPGA插卡单元、设置于GPU/FPGA插卡单元下方且占据1U高度的PSU供电模块；所述PSU供电模块通过连接器与电源板连接，所述电源板通过连接器与设置于电源板上方的风扇板和中背板连接，所述风扇板通过连接器与设置于风扇板后方的三组风扇模组连接；所述中背板通过连接器分别与系统计算板、GPU/FPGA插卡单元连接；
所述GPU/FPGA插卡单元包括若干只GPU加速卡、若干只FPGA加速卡、一只系统管理板卡、一只NIC卡，所述系统管理板卡所在槽位与NIC卡所在槽位为专用槽位；所述PSU供电模块包括若干个电源模块；所述风扇模组包括若干个风扇模块。
2.如权利要求1所述的基于插卡结构的GPU box装置，其特征是，所述系统计算板包括CPU0和CPU1，CPU0和CPU1之间通过两组UPI进行数据互连，CPU1通过两级级联PCIe switch芯片与下行设备连接；CPU0通过PCIe通路与系统管理板卡PCH模块连接，CPU0与CPU1分别通过PCIe通路与NIC卡连接。
3.如权利要求2所述的基于插卡结构的GPU box装置，其特征是，所述CPU1通过一组x16PCIe通道与Switch0芯片的上行通道连接，所述Switch0的下行通路分别与Switch1、Switch2、Switch3、Switch4的上行通路连接，Switch1、Switch2、Switch3、Switch4的下行通路分别通过计算板、中背板与GPU加速卡、FPGA加速卡连接。
4.如权利要求2所述的基于插卡结构的GPU box装置，其特征是，所述系统管理板卡包括BMC模块、CPLD模块和PCH模块；CPU0通过一组x16、x8、x4 PCIe通道与系统管理板卡的PCH模块进行互联，用于CPU与PCH扩展外设进行通信，系统管理板插卡长宽尺寸为300mm*165mm。
5.如权利要求2所述的基于插卡结构的GPU box装置，其特征是，所述NIC卡包括一颗Intel 100GbE Ethernet switch芯片，对外提供4个100GbE接口；所述CPU0通过x1 PCIe通道与NIC卡连接，CPU1通过两组x16 PCIe通道与NIC芯片连接。
6.如权利要求3所述的基于插卡结构的GPU box装置，其特征是，所述FPGA卡包括2颗Xilinx FPGA芯片，所述Switch1、Switch2、Switch3、Switch4的下行通路分别通过x16 PCIe通路与两颗FPGA芯片连接。
7.如权利要求3所述的基于插卡结构的GPU box装置，其特征是，所述GPU卡包括2颗NVIDIA SXM2 V100 GPU模组，所述Switch1、Switch2、Switch3、Switch4的下行通路分别通过x16 PCIe通路与两个GPU模组连接，两个GPU模组之间还设计有NVLINK高速总线，用于两GPU模组之间数据快速交互。
8.如权利要求3所述的基于插卡结构的GPU box装置，其特征是，所述Switch1、Switch2、Switch3、Switch4的下行通路的2组x16 lane PCIe分别连接至4个slimline x8连接器，4个slimline x8连接器通过slimline线缆与硬盘背板0与硬盘背板1连接，硬盘背板0、硬盘背板1分别与4个PCIe x4 NVME硬盘连接。
9.如权利要求8所述的基于插卡结构的GPU box装置，其特征是，所诉NVME硬盘选用与GPU加速卡结构一致的NVME硬盘插卡，所述NVME硬盘插卡与GPU加速卡分别与同一个PCIeswitch芯片连接，GPU加速卡通过PCIe switch芯片直接访问NVME硬盘存储。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922166877.9U CN210666610U (zh) | 2019-12-06 | 2019-12-06 | 一种基于插卡结构的GPU box装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922166877.9U CN210666610U (zh) | 2019-12-06 | 2019-12-06 | 一种基于插卡结构的GPU box装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210666610U true CN210666610U (zh) | 2020-06-02 |
Family
ID=70812612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201922166877.9U Active CN210666610U (zh) | 2019-12-06 | 2019-12-06 | 一种基于插卡结构的GPU box装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210666610U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111737181A (zh) * | 2020-06-19 | 2020-10-02 | 苏州浪潮智能科技有限公司 | 异构处理设备、系统、端口配置方法、装置及存储介质 |
| CN112601431A (zh) * | 2020-12-29 | 2021-04-02 | 杭州迪普科技股份有限公司 | 一种电子设备 |
| CN113704166A (zh) * | 2021-10-28 | 2021-11-26 | 苏州浪潮智能科技有限公司 | 一种fpga运算设备和运算算力提升系统 |
-
2019
- 2019-12-06 CN CN201922166877.9U patent/CN210666610U/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111737181A (zh) * | 2020-06-19 | 2020-10-02 | 苏州浪潮智能科技有限公司 | 异构处理设备、系统、端口配置方法、装置及存储介质 |
| CN112601431A (zh) * | 2020-12-29 | 2021-04-02 | 杭州迪普科技股份有限公司 | 一种电子设备 |
| CN112601431B (zh) * | 2020-12-29 | 2022-11-01 | 杭州迪普科技股份有限公司 | 一种电子设备 |
| CN113704166A (zh) * | 2021-10-28 | 2021-11-26 | 苏州浪潮智能科技有限公司 | 一种fpga运算设备和运算算力提升系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN210666610U (zh) | 一种基于插卡结构的GPU box装置 | |
| US7315456B2 (en) | Configurable IO subsystem | |
| CN210627192U (zh) | Vpx信号处理系统 | |
| CN107656588B (zh) | 一种优化散热的服务器系统及安装方法 | |
| CN102033581B (zh) | 一种基于多核网络处理器的高可扩展性atca板 | |
| CN105100234B (zh) | 一种云服务器互联系统 | |
| CN202443354U (zh) | 多节点无线缆模块化计算机 | |
| CN102984923A (zh) | 一种通信单板及通信设备 | |
| CN103605413A (zh) | 机架式服务器系统的机柜、机架式服务器系统及其管理方法 | |
| CN111258948B (zh) | 一种新型gpu服务器系统 | |
| CN112512262A (zh) | 一种抽屉式高密度fpga云平台机箱 | |
| CN104951022A (zh) | 一种刀片服务器的背板连接系统和方法 | |
| CN210183766U (zh) | 一种一体式机柜 | |
| CN115826717A (zh) | 一种vpx模块的散热结构以及具备该散热结构的vpx机箱 | |
| CN216145187U (zh) | 一种能够实现高效散热的服务器 | |
| CN203241863U (zh) | 一种高可用多单元携行服务器系统 | |
| CN115639880A (zh) | 服务器 | |
| CN214896436U (zh) | 一种模块化多计算节点gpu服务器结构 | |
| CN113282529A (zh) | 基于vpx架构的多载荷通用接入与处理异构计算装置 | |
| CN110461111B (zh) | 一种支持Intel GPU的AI服务器架构系统 | |
| CN211207322U (zh) | 双处理器的多路扩展通讯切换系统 | |
| CN113534919A (zh) | 基于vpx架构的低时延采集运算系统 | |
| CN112260969B (zh) | 一种基于cpci架构的刀片式边缘计算设备 | |
| WO2017193721A1 (zh) | 一种模块化路由器 | |
| CN215341070U (zh) | 一种便于连接的服务器机箱及其服务器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |