CN116204448A - 一种多端口固态硬盘及其控制方法、装置、介质、服务器 - Google Patents
一种多端口固态硬盘及其控制方法、装置、介质、服务器 Download PDFInfo
- Publication number
- CN116204448A CN116204448A CN202310202658.XA CN202310202658A CN116204448A CN 116204448 A CN116204448 A CN 116204448A CN 202310202658 A CN202310202658 A CN 202310202658A CN 116204448 A CN116204448 A CN 116204448A
- Authority
- CN
- China
- Prior art keywords
- ports
- port
- solid state
- speed serial
- expansion bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1684—Details of memory controller using multiple buses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Hardware Redundancy (AREA)
Abstract
本申请公开了一种多端口固态硬盘及其控制方法、装置、介质、服务器,涉及存储领域,提供一种端口间互不干扰的多端口固态硬盘,高速串行计算机扩展总线交换芯片包括至少两个上行端口与两个下行端口;高速串行计算机扩展总线交换芯片的上行端口分别与控制单元连接,高速串行计算机扩展总线交换芯片的下行端口分别与交换端口连接,交换端口用于与主机连接,控制单元与存储单元连接,其中,控制单元之间相互独立。多端口固态硬盘通过交换端口连接到不同的主机,主机可访问相同的存储单元,控制单元之间相互独立,当其中任意一个控制单元发生故障时,其他控制单元对应的控制通路不受影响,提升系统高可用性,保障业务连续性。
Description
技术领域
本申请涉及存储领域,特别是涉及一种多端口固态硬盘及其控制方法、装置、介质、服务器。
背景技术
固态硬盘(Solid State Disk或Solid State Drive,SSD),又称固态驱动器,是用固态电子存储芯片阵列制成的硬盘。而双端口SSD,即具有两个端口的SSD。双端口SSD能够有效提升数据的存储效率和数据安全。双端口SSD主要用于企业级存储中,双端口使得一个盘可以连接在两个不同的存储控制器上,按照应用场景主要有双活、主从和链路冗余等模式下,允许当其中一个存储控制器或者和盘之间的链路出现故障,另一个控制器仍能访问硬盘,提升系统高可用性,保障业务连续性。双端口SSD连接到不同的服务器,两者能够同时访问相同的存储空间,互相做存储数据的冗余备份,不同的端口上分别进行相同业务相同压力下或者两个端口同时进行相同业务相同压力下,两个端口的性能要保持对称或者性能均衡,同时要提高两个端口的独立性和容错性,
具体的,双端口SSD拥有两个高速串行计算机扩展总线标准(peripheralcomponent interconnect express,PCIe)接口硬件单元,这两个硬件单元需要相互独立,互相不干扰的。即,当一个PCIe接口硬件单元损坏不会影响另一个端口的使用,从而保证用户主机的稳定性。但是,目前的双端口共用一个控制单元,若控制单元出现故障,则会导致各个端口都无法正常故障,无法有效保障双端口间互不干扰。
由此可见,提供一种端口间互不干扰的多端口SSD,是本领域人员亟待解决的技术问题。
发明内容
本申请的目的是提供一种双端口间互不干扰的双端口固态硬盘。
为解决上述技术问题,本申请提供一种多端口固态硬盘,包括:
具有至少两组端口的高速串行计算机扩展总线交换芯片、对应的至少两个控制单元、对应的至少两个交换端口、存储单元;
高速串行计算机扩展总线交换芯片包括至少两个上行端口与两个下行端口;
高速串行计算机扩展总线交换芯片的上行端口分别与控制单元连接,高速串行计算机扩展总线交换芯片的下行端口分别与交换端口连接,交换端口用于与主机连接,控制单元与存储单元连接,交换端口分别对应一个上行端口、一个下行端口、一个控制单元;其中,控制单元之间相互独立。
优选地,上述的多端口固态硬盘中,高速串行计算机扩展总线交换芯片包括两个上行端口与两个下行端口,控制单元的数量为两个,交换端口的数量为两个。
优选地,上述的多端口固态硬盘中,控制单元包括多个中央处理器。
优选地,上述的多端口固态硬盘中,还包括:时钟选择电路;
交换端口通过时钟选择电路与主机连接,时钟选择电路用于为高速串行计算机扩展总线交换芯片提供时钟信息;时钟选择电路用于产生多路时钟,以作为高速串行计算机扩展总线交换芯片和交换端口的时钟信息。
优选地,上述的多端口固态硬盘中,还包括:缓存单元;
高速串行计算机扩展总线交换芯片的上行端口通过缓存单元分别与控制单元连接。
为解决上述技术问题,本申请还提供一种多端口固态硬盘的控制方法,应用于多端口固态硬盘,包括:具有至少两组端口的高速串行计算机扩展总线交换芯片、对应的至少两个控制单元、对应的至少两个交换端口、存储单元;高速串行计算机扩展总线交换芯片包括至少两个上行端口与两个下行端口;高速串行计算机扩展总线交换芯片的上行端口分别与控制单元连接,高速串行计算机扩展总线交换芯片的下行端口分别与交换端口连接,交换端口用于与主机连接,控制单元与存储单元连接,交换端口分别对应一个上行端口、一个下行端口、一个控制单元;其中,控制单元之间相互独立;
控制方法包括:
从交换端口接收主机发送的控制信息;
将控制信息通过高速串行计算机扩展总线交换芯片的上行端口发送至对应的控制单元;
控制控制单元将控制信息存储至存储单元。
为解决上述技术问题,本申请还提供一种多端口固态硬盘的控制装置,应用于多端口固态硬盘,包括:具有至少两组端口的高速串行计算机扩展总线交换芯片、对应的至少两个控制单元、对应的至少两个交换端口、存储单元;高速串行计算机扩展总线交换芯片包括至少两个上行端口与两个下行端口;高速串行计算机扩展总线交换芯片的上行端口分别与控制单元连接,高速串行计算机扩展总线交换芯片的下行端口分别与交换端口连接,交换端口用于与主机连接,控制单元与存储单元连接,交换端口分别对应一个上行端口、一个下行端口、一个控制单元;其中,控制单元之间相互独立;
装置包括:
接收模块,用于从交换端口接收主机发送的控制信息;
发送模块,用于将控制信息通过高速串行计算机扩展总线交换芯片的上行端口发送至对应的控制单元;
存储模块,用于控制控制单元将控制信息存储至存储单元。
为解决上述技术问题,本申请还提供一种多端口固态硬盘的控制装置,包括:
存储器,用于存储计算机程序;
处理器,用于执行计算机程序时实现的多端口固态硬盘的控制方法的步骤。
为解决上述技术问题,本申请还提供一种计算机可读存储介质,计算机可读存储介质上存储有计算机程序,计算机程序被处理器执行时实现上述的多端口固态硬盘的控制方法的步骤。
为解决上述技术问题,本申请还提供一种服务器,包括:主机、及上述多端口固态硬盘,主机与多端口固态硬盘连接。
本申请所提供的多端口固态硬盘,包括:具有至少两组端口的高速串行计算机扩展总线交换芯片、对应的至少两个控制单元、对应的至少两个交换端口、存储单元;高速串行计算机扩展总线交换芯片包括至少两个上行端口与两个下行端口;高速串行计算机扩展总线交换芯片的上行端口分别与控制单元连接,高速串行计算机扩展总线交换芯片的下行端口分别与交换端口连接,交换端口用于与主机连接,控制单元与存储单元连接,交换端口分别对应一个上行端口、一个下行端口、一个控制单元;其中,控制单元之间相互独立。多端口固态硬盘通过交换端口连接到不同的主机,主机可访问相同的存储单元,互相做存储数据的冗余备份,控制单元之间相互独立,当其中任意一个控制单元发生故障时,其他控制单元对应的控制通路不受影响,提升系统高可用性,保障业务连续性。
另外,本申请还提供一种多端口固态硬盘的控制方法、装置、介质及系统,与上述多端口固态硬盘对应,效果同上。
附图说明
为了更清楚地说明本申请实施例,下面将对实施例中所需要使用的附图做简单的介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种多端口固态硬盘的示意图;
图2为本申请实施例提供的一种时钟选择电路的选择控制示意图;
图3为本申请实施例提供的一种多端口固态硬盘的控制方法的流程图;
图4为本申请实施例提供的一种多端口固态硬盘的控制装置的结构图;
图5为本申请实施例提供的另一种多端口固态硬盘的控制装置的结构图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下,所获得的所有其他实施例,都属于本申请保护范围。
本申请的核心是提供一种多端口固态硬盘及其控制方法、装置、介质、服务器。
为了使本技术领域的人员更好地理解本申请方案,下面结合附图和具体实施方式对本申请作进一步的详细说明。
随着存储技术的发展,出现了采用非易失性的闪存(Flash)芯片构成的固态硬盘;SSD不采用机械转动装置,具有读写性能高,抗震能力强,电源开销小等优势,广泛应用于军事、车载、工控、视频监控、网络监控、网络终端、电力、医疗、航空等、导航设备等领域。SSD的性能决定其在中高端存储服务中的运用。双端口SSD,即具有两个端口的SSD。双端口SSD能够有效提升数据的存储效率和数据安全。双端口SSD拥有两个PCIe接口硬件单元,这两个硬件单元需要相互独立,互相不干扰的。即,当一个PCIe接口硬件单元损坏不会影响另一个端口的使用,从而保证用户主机的稳定性。但是,目前由于双端口共用一个控制单元,若控制单元出现故障,则会导致各个端口都无法正常故障,无法有效保障双端口间互不干扰。
为解决上述技术问题,本申请提供一种多端口固态硬盘,如图1所示,包括:
具有至少两组端口的高速串行计算机扩展总线交换芯片11、对应的至少两个控制单元12、对应的至少两个交换端口、存储单元13;
高速串行计算机扩展总线交换芯片11包括至少两个上行端口与两个下行端口;
高速串行计算机扩展总线交换芯片11的上行端口分别与控制单元12连接,高速串行计算机扩展总线交换芯片11的下行端口分别与交换端口连接,交换端口用于与主机14连接,控制单元12与存储单元13连接,交换端口分别对应一个上行端口、一个下行端口、一个控制单元12;其中,控制单元12之间相互独立。
本实施例提到的高速串行计算机扩展总线交换芯片11指的是PCIe Switch,Switch:提供扩展或聚合能力,并允许更多的设备连接到一个PCle端口。它们充当包路由器,根据地址或其他路由信息识别给定包需要走哪条路径。是一种PCIe转PCIe的桥。
在本实施例中,高速串行计算机扩展总线交换芯片11包括至少两个上行端口与两个下行端口,高速串行计算机扩展总线交换芯片11的上行端口分别与控制单元12连接,高速串行计算机扩展总线交换芯片11的下行端口分别与交换端口连接,交换端口用于与主机14连接,控制单元12与存储单元13连接,交换端口分别对应一个上行端口、一个下行端口、一个控制单元12。即,在本实施例中,通过高速串行计算机扩展总线交换芯片11形成了多条独立的主机14接口(HostInterface)硬件通路,交换端口接收到主机14发送的信息后通过对应的高速串行计算机扩展总线交换芯片11的下行端口、经高速串行计算机扩展总线交换芯片11的上行端口发送至对应的控制单元12。
在本实施例中,控制单元12之间相互独立,则当其中任意一个控制单元12发生故障时,其他控制单元12对应的控制通路不受影响。
优选地,上述存储单元13为非易失性内存。
通过本申请实施例提供的多端口固态硬盘,包括:具有至少两组端口的高速串行计算机扩展总线交换芯片11、对应的至少两个控制单元12、对应的至少两个交换端口、存储单元13;高速串行计算机扩展总线交换芯片11包括至少两个上行端口与两个下行端口;高速串行计算机扩展总线交换芯片11的上行端口分别与控制单元12连接,高速串行计算机扩展总线交换芯片11的下行端口分别与交换端口连接,交换端口用于与主机14连接,控制单元12与存储单元13连接,交换端口分别对应一个上行端口、一个下行端口、一个控制单元12;其中,控制单元12之间相互独立。多端口固态硬盘通过交换端口连接到不同的主机14,主机14可访问相同的存储单元13,互相做存储数据的冗余备份,控制单元12之间相互独立,当其中任意一个控制单元12发生故障时,其他控制单元12对应的控制通路不受影响,提升系统高可用性,保障业务连续性。
根据上述实施例,作为一种优选地实施方案,上述多端口固态硬盘,高速串行计算机扩展总线交换芯片11包括两个上行端口与两个下行端口,控制单元12的数量为两个,交换端口的数量为两个。
本实施例提供一种双端口固态硬盘,两个控制单元12互相独立,主机14可通过控制单元12访问相同的存储单元13,互相做存储数据的冗余备份,控制单元12之间相互独立,当其中任意一个控制单元12发生故障时,其他控制单元12对应的控制通路不受影响,提升系统高可用性,保障业务连续性。
优选地,控制单元12包括多个中央处理器。
在本实施例中,每个控制单元12包括多个中央处理器(central processingunit,CPU),CPU分别各自处理来自各个端口的命令分别各自处理来自各个端口的命令。
根据上述实施例,作为一种优选地实施方案,上述多端口固态硬盘,还包括:时钟选择电路;
交换端口通过时钟选择电路与主机14连接,时钟选择电路用于为高速串行计算机扩展总线交换芯片11提供时钟信息;时钟选择电路用于产生多路时钟,以作为高速串行计算机扩展总线交换芯片11和交换端口的时钟信息。
时钟选择电路用于为高速串行计算机扩展总线交换芯片11提供时钟信息,如图2所示,用于选择自适应为双端口(DualPort)工作还是单端口(SinglePort)工作:当为Signle Port工作时CLK0和CLK1采用同一路系统时钟进行扩展输出两路;当为DualPort时分别采用来自两个不同主机14的系统时钟。
根据上述实施例,作为一种优选地实施方案,存储单元13为非易失性内存。还包括:缓存单元;
高速串行计算机扩展总线交换芯片11的上行端口通过缓存单元分别与控制单元12连接。
在高速串行计算机扩展总线交换芯片11的上行端口与控制单元12连接的硬件通路上,前端IO命令处理上都设计成具体相同处理资源的对称性设计,即缓存单元;各个端口的前向硬件缓存资源用于处理进程间通信(Inter-Process Communication,IPC)消息及CPU内部处理IO内存资源。
具体对称性设计如下:
a.在硬件通路设计,在高速串行计算机扩展总线交换芯片11上采用4端口的输入缓冲交换方式,每个端口的输入和输出上都是对称性方式,按照轮询调度(Round_Robin)方式;
b.在高速串行计算机扩展总线交换芯片11的上行端口到缓存单元的输入和输出的IPC消息交互上,每个交互通路的缓冲先进先出(first in,first out,FIFO)的深度都是对称相同的;
c.高速串行计算机扩展总线交换芯片11的上行端口通过缓存单元分别连接到对应的控制单元12,控制单元12处理输入/输出(Input/Output,IO)的命令资源个数及IO拆包的资源都是相同的;
另外,需要补充的是,双端口负载均衡的固件设计如下
IO前端CPU处理单元:每个端口具有如独立控制单元12,控制单元12包括多个CPU,各个端口的控制单元12为对称性分布且相互处理,在相同的外部业务压力同时运行下具有相同的处理能力;同时当其中一个端口出现异常时,不会影响另一个端口并且在相同业务下具有另一个端口相同的处理能力;
闪存转换层(Flash Translation Layer,FTL)是存储介质(Flash Memory)与设备主控器(Device Controller)之间的连接关系。控制单元12的各CPU用于处理不同端口的IO命令业务,完成来自主机14的读写处理,此处理单元按照集中控制分散处理:设置FTL(闪存转换层)主处理单元和从处理单元1/2,主处理单元均衡来自两个端口的业务命令,此模块具有集中监控两个端口的流量若发现不均衡时进行对应的反馈控制;同时FTL CPU主处理单元具有负载的自适应控制,若发现两个端口的业务压力不同时,即按照不均衡模式工作,但要保证各自的服务质量(Quality of Service,QoS)均衡性。
双端口上不同负载业务流量模型处理如下:
a.两个端口相同业务相同压力下:两个端口在IO前端命令处理上相互独立,在FTL处理采用统一内存池管理进行均分两个端口的读写请求,以达到性能均衡;
b.两个端口不同业务相同压力下:端口A读端口B写或者端口A写B读,两种情况下性能不会发生改变;两个端口A/B采用信用值(credit)分配处理,从而保证每个端口上的IO读写命令不会触发IO读写超时问题;
c.单端口工作模式下:当两个端口只有一个端口有IO读写业务时,将资源尽量分配到同一个端口,使其性能达到最大。
本申请实施例的两个端口采用对称式设计保证端口的性能均衡,同时端口功能的设计上尽量独立性的设计方法,通过进行在硬件通路上设置独立的端口通路,在固件上设计IO前端CPU处理单元分别各自处理来自各个端口的命令而不是采用耦合性处理方式,在FTL CPU处理单元上按照集中控制分散处理的方式基于流量监控进行对应的负载均衡,此种双端口SSD的负载均衡设计有效的简化了双端口的设计复杂度同时提高了业务的应用性。
根据上述实施例,对应地,本实施例提供一种多端口固态硬盘的控制方法,应用于多端口固态硬盘,包括:具有至少两组端口的高速串行计算机扩展总线交换芯片11、对应的至少两个控制单元12、对应的至少两个交换端口、存储单元13;高速串行计算机扩展总线交换芯片11包括至少两个上行端口与两个下行端口;高速串行计算机扩展总线交换芯片11的上行端口分别与控制单元12连接,高速串行计算机扩展总线交换芯片11的下行端口分别与交换端口连接,交换端口用于与主机14连接,控制单元12与存储单元13连接,交换端口分别对应一个上行端口、一个下行端口、一个控制单元12;其中,控制单元12之间相互独立;
如图3所示,控制方法包括:
S21:从交换端口接收主机14发送的控制信息;
S22:将控制信息通过高速串行计算机扩展总线交换芯片11的上行端口发送至对应的控制单元12;
S23:控制控制单元12将控制信息存储至存储单元13。
本申请实施例所提供的多端口固态硬盘的控制方法,应用于多端口固态硬盘,多端口固态硬盘包括具有至少两组端口的高速串行计算机扩展总线交换芯片11、对应的至少两个控制单元12、对应的至少两个交换端口、存储单元13;高速串行计算机扩展总线交换芯片11包括至少两个上行端口与两个下行端口;高速串行计算机扩展总线交换芯片11的上行端口分别与控制单元12连接,高速串行计算机扩展总线交换芯片11的下行端口分别与交换端口连接,交换端口用于与主机14连接,控制单元12与存储单元13连接,交换端口分别对应一个上行端口、一个下行端口、一个控制单元12;其中,控制单元12之间相互独立。从交换端口接收主机14发送的控制信息后,将控制信息通过高速串行计算机扩展总线交换芯片11的上行端口发送至对应的控制单元12;控制控制单元12将控制信息存储至存储单元13。多端口固态硬盘通过交换端口连接到不同的主机14,主机14可访问相同的存储单元13,互相做存储数据的冗余备份,控制单元12之间相互独立,当其中任意一个控制单元12发生故障时,其他控制单元12对应的控制通路不受影响,提升系统高可用性,保障业务连续性。
在上述实施例中,对于多端口固态硬盘的控制方法进行了详细描述,本申请还提供多端口固态硬盘的控制装置对应的实施例。需要说明的是,本申请从两个角度对装置部分的实施例进行描述,一种是基于功能模块的角度,另一种是基于硬件的角度。
基于功能模块的角度,图4为本申请实施例提供的一种多端口固态硬盘的控制装置的结构图,如图4所示,一种多端口固态硬盘的控制装置,应用于多端口固态硬盘,包括:具有至少两组端口的高速串行计算机扩展总线交换芯片11、对应的至少两个控制单元12、对应的至少两个交换端口、存储单元13;高速串行计算机扩展总线交换芯片11包括至少两个上行端口与两个下行端口;高速串行计算机扩展总线交换芯片11的上行端口分别与控制单元12连接,高速串行计算机扩展总线交换芯片11的下行端口分别与交换端口连接,交换端口用于与主机14连接,控制单元12与存储单元13连接,交换端口分别对应一个上行端口、一个下行端口、一个控制单元12;其中,控制单元12之间相互独立;
装置包括:
接收模块31,用于从交换端口接收主机14发送的控制信息;
发送模块32,用于将控制信息通过高速串行计算机扩展总线交换芯片11的上行端口发送至对应的控制单元12;
存储模块33,用于控制控制单元12将控制信息存储至存储单元13。
具体的,接收模块31从交换端口接收主机14发送的控制信息;发送模块32将控制信息通过高速串行计算机扩展总线交换芯片11的上行端口发送至对应的控制单元12;存储模块33控制控制单元12将控制信息存储至存储单元13。多端口固态硬盘通过交换端口连接到不同的主机14,主机14可访问相同的存储单元13,互相做存储数据的冗余备份,控制单元12之间相互独立,当其中任意一个控制单元12发生故障时,其他控制单元12对应的控制通路不受影响,提升系统高可用性,保障业务连续性。
由于装置部分的实施例与方法部分的实施例相互对应,因此装置部分的实施例请参见方法部分的实施例的描述,这里暂不赘述。
图5为本申请实施例提供的另一种多端口固态硬盘的控制装置的结构图,如图5所示,多端口固态硬盘的控制装置包括:存储器40,用于存储计算机程序;
处理器41,用于执行计算机程序时实现如上述实施例(多端口固态硬盘的控制方法)获取用户操作习惯信息的方法的步骤。
本实施例提供的多端口固态硬盘的控制装置可以包括但不限于智能手机、平板电脑、笔记本电脑或台式电脑等。
其中,处理器41可以包括一个或多个处理核心,比如4核心处理器、8核心处理器等。处理器41可以采用数字信号处理器(Digital Signal Processor,DSP)、现场可编程门阵列(Field-Programmable Gate Array,FPGA)、可编程逻辑阵列(Programmable LogicArray,PLA)中的至少一种硬件形式来实现。处理器41也可以包括主处理器和协处理器,主处理器是用于对在唤醒状态下的数据进行处理的处理器,也称中央处理器(CentralProcessing Unit,CPU);协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中,处理器41可以在集成有图像处理器(Graphics Processing Unit,GPU),GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中,处理器41还可以包括人工智能(Artificial Intelligence,AI)处理器,该AI处理器用于处理有关机器学习的计算操作。
存储器40可以包括一个或多个计算机可读存储介质,该计算机可读存储介质可以是非暂态的。存储器40还可包括高速随机存取存储器,以及非易失性存储器,比如一个或多个磁盘存储设备、闪存存储设备。本实施例中,存储器40至少用于存储以下计算机程序401,其中,该计算机程序被处理器41加载并执行之后,能够实现前述任一实施例公开的多端口固态硬盘的控制方法的相关步骤。另外,存储器40所存储的资源还可以包括操作系统402和数据403等,存储方式可以是短暂存储或者永久存储。其中,操作系统402可以包括Windows、Unix、Linux等。数据403可以包括但不限于实现多端口固态硬盘的控制方法所涉及到的数据等。
在一些实施例中,多端口固态硬盘的控制装置还可包括有显示屏42、输入输出接口43、通信接口44、电源45以及通信总线46。
本领域技术人员可以理解,图5中示出的结构并不构成对多端口固态硬盘的控制装置的限定,可以包括比图示更多或更少的组件。
本申请实施例提供的多端口固态硬盘的控制装置,包括存储器和处理器,处理器在执行存储器存储的程序时,能够实现如下方法:多端口固态硬盘的控制方法,应用于多端口固态硬盘,多端口固态硬盘包括具有至少两组端口的高速串行计算机扩展总线交换芯片11、对应的至少两个控制单元12、对应的至少两个交换端口、存储单元13;高速串行计算机扩展总线交换芯片11包括至少两个上行端口与两个下行端口;高速串行计算机扩展总线交换芯片11的上行端口分别与控制单元12连接,高速串行计算机扩展总线交换芯片11的下行端口分别与交换端口连接,交换端口用于与主机14连接,控制单元12与存储单元13连接,交换端口分别对应一个上行端口、一个下行端口、一个控制单元12;其中,控制单元12之间相互独立。从交换端口接收主机14发送的控制信息后,将控制信息通过高速串行计算机扩展总线交换芯片11的上行端口发送至对应的控制单元12;控制控制单元12将控制信息存储至存储单元13。多端口固态硬盘通过交换端口连接到不同的主机14,主机14可访问相同的存储单元13,互相做存储数据的冗余备份,控制单元12之间相互独立,当其中任意一个控制单元12发生故障时,其他控制单元12对应的控制通路不受影响,提升系统高可用性,保障业务连续性。
最后,本申请还提供一种计算机可读存储介质对应的实施例。计算机可读存储介质上存储有计算机程序,计算机程序被处理器执行时实现如上述多端口固态硬盘的控制方法实施例中记载的步骤。
可以理解的是,如果上述实施例中的方法以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,执行本申请各个实施例方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本实施例提供的计算机可读存储介质,其上存储有计算机程序,当处理器执行该程序时,可实现以下方法:多端口固态硬盘的控制方法,应用于多端口固态硬盘,多端口固态硬盘包括具有至少两组端口的高速串行计算机扩展总线交换芯片11、对应的至少两个控制单元12、对应的至少两个交换端口、存储单元13;高速串行计算机扩展总线交换芯片11包括至少两个上行端口与两个下行端口;高速串行计算机扩展总线交换芯片11的上行端口分别与控制单元12连接,高速串行计算机扩展总线交换芯片11的下行端口分别与交换端口连接,交换端口用于与主机14连接,控制单元12与存储单元13连接,交换端口分别对应一个上行端口、一个下行端口、一个控制单元12;其中,控制单元12之间相互独立。从交换端口接收主机14发送的控制信息后,将控制信息通过高速串行计算机扩展总线交换芯片11的上行端口发送至对应的控制单元12;控制控制单元12将控制信息存储至存储单元13。多端口固态硬盘通过交换端口连接到不同的主机14,主机14可访问相同的存储单元13,互相做存储数据的冗余备份,控制单元12之间相互独立,当其中任意一个控制单元12发生故障时,其他控制单元12对应的控制通路不受影响,提升系统高可用性,保障业务连续性。
最后,本申请实施例还提供一种服务器,包括主机14、及上述多端口固态硬盘,主机14与多端口固态硬盘连接。多端口固态硬盘包括具有至少两组端口的高速串行计算机扩展总线交换芯片11、对应的至少两个控制单元12、对应的至少两个交换端口、存储单元13;高速串行计算机扩展总线交换芯片11包括至少两个上行端口与两个下行端口;高速串行计算机扩展总线交换芯片11的上行端口分别与控制单元12连接,高速串行计算机扩展总线交换芯片11的下行端口分别与交换端口连接,交换端口用于与主机14连接,控制单元12与存储单元13连接,交换端口分别对应一个上行端口、一个下行端口、一个控制单元12;其中,控制单元12之间相互独立。多端口固态硬盘通过交换端口连接到不同的主机14,主机14可访问相同的存储单元13,互相做存储数据的冗余备份,控制单元12之间相互独立,当其中任意一个控制单元12发生故障时,其他控制单元12对应的控制通路不受影响,提升系统高可用性,保障业务连续性。
以上对本申请所提供的多端口固态硬盘及其控制方法、装置、介质、服务器进行了详细介绍。说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以对本申请进行若干改进和修饰,这些改进和修饰也落入本申请权利要求的保护范围内。
还需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (10)
1.一种多端口固态硬盘,其特征在于,包括:
具有至少两组端口的高速串行计算机扩展总线交换芯片(11)、对应的至少两个控制单元(12)、对应的至少两个交换端口、存储单元(13);
所述高速串行计算机扩展总线交换芯片(11)包括至少两个上行端口与两个下行端口;
所述高速串行计算机扩展总线交换芯片(11)的所述上行端口分别与所述控制单元(12)连接,所述高速串行计算机扩展总线交换芯片(11)的所述下行端口分别与所述交换端口连接,所述交换端口用于与主机(14)连接,所述控制单元(12)与所述存储单元(13)连接,所述交换端口分别对应一个所述上行端口、一个所述下行端口、一个所述控制单元(12);其中,所述控制单元(12)之间相互独立。
2.根据权利要求1所述的多端口固态硬盘,其特征在于,所述高速串行计算机扩展总线交换芯片(11)包括两个上行端口与两个下行端口,所述控制单元(12)的数量为两个,所述交换端口的数量为两个。
3.根据权利要求2所述的多端口固态硬盘,其特征在于,所述控制单元(12)包括多个中央处理器。
4.根据权利要求1所述的多端口固态硬盘,其特征在于,还包括:时钟选择电路;
所述交换端口通过所述时钟选择电路与所述主机(14)连接,所述时钟选择电路用于为所述高速串行计算机扩展总线交换芯片(11)提供时钟信息;所述时钟选择电路用于产生多路时钟,以作为所述高速串行计算机扩展总线交换芯片(11)和所述交换端口的时钟信息。
5.根据权利要求1所述的多端口固态硬盘,其特征在于,还包括:缓存单元;
所述高速串行计算机扩展总线交换芯片(11)的所述上行端口通过所述缓存单元分别与所述控制单元(12)连接。
6.一种多端口固态硬盘的控制方法,其特征在于,应用于多端口固态硬盘,包括:具有至少两组端口的高速串行计算机扩展总线交换芯片(11)、对应的至少两个控制单元(12)、对应的至少两个交换端口、存储单元(13);所述高速串行计算机扩展总线交换芯片(11)包括至少两个上行端口与两个下行端口;所述高速串行计算机扩展总线交换芯片(11)的所述上行端口分别与所述控制单元(12)连接,所述高速串行计算机扩展总线交换芯片(11)的所述下行端口分别与所述交换端口连接,所述交换端口用于与主机(14)连接,所述控制单元(12)与所述存储单元(13)连接,所述交换端口分别对应一个所述上行端口、一个所述下行端口、一个所述控制单元(12);其中,所述控制单元(12)之间相互独立;
所述控制方法包括:
从所述交换端口接收所述主机(14)发送的控制信息;
将所述控制信息通过所述高速串行计算机扩展总线交换芯片(11)的上行端口发送至对应的所述控制单元(12);
控制所述控制单元(12)将所述控制信息存储至所述存储单元(13)。
7.一种多端口固态硬盘的控制装置,其特征在于,应用于多端口固态硬盘,包括:具有至少两组端口的高速串行计算机扩展总线交换芯片(11)、对应的至少两个控制单元(12)、对应的至少两个交换端口、存储单元(13);所述高速串行计算机扩展总线交换芯片(11)包括至少两个上行端口与两个下行端口;所述高速串行计算机扩展总线交换芯片(11)的所述上行端口分别与所述控制单元(12)连接,所述高速串行计算机扩展总线交换芯片(11)的所述下行端口分别与所述交换端口连接,所述交换端口用于与主机(14)连接,所述控制单元(12)与所述存储单元(13)连接,所述交换端口分别对应一个所述上行端口、一个所述下行端口、一个所述控制单元(12);其中,所述控制单元(12)之间相互独立;
所述装置包括:
接收模块,用于从所述交换端口接收所述主机(14)发送的控制信息;
发送模块,用于将所述控制信息通过所述高速串行计算机扩展总线交换芯片(11)的上行端口发送至对应的所述控制单元(12);
存储模块,用于控制所述控制单元(12)将所述控制信息存储至所述存储单元(13)。
8.一种多端口固态硬盘的控制装置,其特征在于,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如权利要求6所述的多端口固态硬盘的控制方法的步骤。
9.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求6所述的多端口固态硬盘的控制方法的步骤。
10.一种服务器,其特征在于,包括:主机(14)、及如权利要求1-5任意一项所述多端口固态硬盘,所述主机(14)与所述多端口固态硬盘连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310202658.XA CN116204448A (zh) | 2023-02-28 | 2023-02-28 | 一种多端口固态硬盘及其控制方法、装置、介质、服务器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310202658.XA CN116204448A (zh) | 2023-02-28 | 2023-02-28 | 一种多端口固态硬盘及其控制方法、装置、介质、服务器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116204448A true CN116204448A (zh) | 2023-06-02 |
Family
ID=86507476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310202658.XA Pending CN116204448A (zh) | 2023-02-28 | 2023-02-28 | 一种多端口固态硬盘及其控制方法、装置、介质、服务器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116204448A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117312215A (zh) * | 2023-11-28 | 2023-12-29 | 苏州元脑智能科技有限公司 | 一种服务器系统、作业执行方法、装置及设备和介质 |
-
2023
- 2023-02-28 CN CN202310202658.XA patent/CN116204448A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117312215A (zh) * | 2023-11-28 | 2023-12-29 | 苏州元脑智能科技有限公司 | 一种服务器系统、作业执行方法、装置及设备和介质 |
CN117312215B (zh) * | 2023-11-28 | 2024-03-22 | 苏州元脑智能科技有限公司 | 一种服务器系统、作业执行方法、装置及设备和介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110312999B (zh) | 基于软件配置/策略分发的PCIe盘阵列的动态划分 | |
US10236974B2 (en) | Rerouting bus data signals from faulty signal carriers to existing healthy signal carriers | |
CN110941576B (zh) | 具有多模pcie功能的存储控制器的系统、方法和设备 | |
US20110246720A1 (en) | Storage system with multiple controllers | |
US20220141092A1 (en) | Composed computing systems with converged and disaggregated component pool | |
US9705984B2 (en) | System and method for sharing data storage devices | |
JP2007011682A (ja) | 記憶制御装置及び記憶制御装置のパス切替方法 | |
US20210311800A1 (en) | Connecting accelerator resources using a switch | |
CN116204448A (zh) | 一种多端口固态硬盘及其控制方法、装置、介质、服务器 | |
US9344376B2 (en) | Quality of service in multi-tenant network | |
EP2620876B1 (en) | Method and apparatus for data processing, pci-e bus system and server | |
CN112311671B (zh) | 向交换芯片下发聚合链路配置的方法、装置、介质及设备 | |
CN115225642A (zh) | 超融合系统的弹性负载均衡方法及系统 | |
CN111258763B (zh) | 一种服务器系统及服务器系统的控制方法和装置 | |
JP2023553213A (ja) | 計算クラスタにおける実行ジョブ計算ユニット合成 | |
US11029882B2 (en) | Secure multiple server access to a non-volatile storage device | |
CN112463670A (zh) | 一种存储控制器访问方法及相关装置 | |
CN117591450B (zh) | 一种数据处理系统、方法、设备及介质 | |
CN114546913B (zh) | 一种基于pcie接口的多主机之间数据高速交互的方法和装置 | |
CN117596212B (zh) | 一种业务处理方法、装置、设备及介质 | |
EP3441868B1 (en) | High availability storage pool compose mechanism | |
US20220342835A1 (en) | Method and apparatus for disaggregation of computing resources | |
CN113722110B (zh) | 计算机系统、内存访问方法及设备 | |
CN116881053B (zh) | 数据处理方法及交换板、数据处理系统、数据处理装置 | |
US20230409505A1 (en) | Dynamic allocation of peripheral component interconnect express bus numbers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |