CN110636694A - 一种多节点芯片连接系统 - Google Patents

一种多节点芯片连接系统 Download PDF

Info

Publication number
CN110636694A
CN110636694A CN201811116163.0A CN201811116163A CN110636694A CN 110636694 A CN110636694 A CN 110636694A CN 201811116163 A CN201811116163 A CN 201811116163A CN 110636694 A CN110636694 A CN 110636694A
Authority
CN
China
Prior art keywords
node
chip
chips
target area
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811116163.0A
Other languages
English (en)
Other versions
CN110636694B (zh
Inventor
杨存永
杨英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suanfeng Technology Beijing Co ltd
Original Assignee
Beijing Bitmain Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Bitmain Technology Co Ltd filed Critical Beijing Bitmain Technology Co Ltd
Priority to PCT/CN2019/102070 priority Critical patent/WO2019242784A1/zh
Publication of CN110636694A publication Critical patent/CN110636694A/zh
Application granted granted Critical
Publication of CN110636694B publication Critical patent/CN110636694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种多节点芯片连接系统，所述系统包括PCB板、信号线和多个节点芯片，将PCB板划分为多个目标区域；所述多个节点芯片中的每个节点芯片具有2种工作模式，所述多个节点芯片在每种工作模式下多个管脚中的至少一个对应的管脚作用是不同的；所述PCB板布设有信号线，所述信号线在所述PCB板的表面往复环回衔接所述上下位置相邻的所述目标区域中安装的边缘两个节点芯片；所述目标区域中的所述节点芯片依次通过信号线连接；第一节点芯片的命令输出单元连接相邻的第二节点芯片的命令输入管脚；所述第二节点芯片的运算数据输出单元连接所述第一节点芯片的运算数据输入单元；所述第一节点芯片的时钟输出单元连接相邻的第二节点芯片的时钟输入单元。

Description

一种多节点芯片连接系统
技术领域
本发明涉及芯片连接技术领域，并且更具体地，涉及一种多节点芯片连接系统。
背景技术
PCB(Printed Circuit Board)的中文名称为印制电路板，又称印刷线路板，是重要的电子部件，是电子元器件的支撑体，是电子元器件电气连接的载体。PCB板为了实现其电路功能，通常需要在PCB板上进行布线操作，即将PCB板上的进行元器件间导线连接的布置，先布好线，将导线穿过有电气连接的引脚所在的孔，这样可以在焊接元件的同时，实现元件间的连接，进而实现PCB板的电路功能。
在人工智能、安全运算等大运算量领域中，通常都是使用专用芯片进行数据处理，为了提高数据的处理速度和处理能力，通常将N个节点芯片依次连接，N个节点芯片形成一个节点芯片组，节点芯片组通过首个节点芯片上的外部接口接收数据处理任务，通过所述节点芯片组中的一个以上节点芯片对所述数据处理任务进行计算处理，并通过所述外部接口返回计算处理得到的数据处理结果。
由于在PCB板上要串行连接多个专用芯片，专用芯片要协调工作，故使得在PCT板上要布许多连接线，这就要求PCT板存在多层结构，在每层中都进行相关布线，这样造成PCB板设计和生成十分困难，很容易在生成过程中出现废板的问题。
因此，需要一种芯片的连接的配置技术，以实现多个芯片在PCB板上的单层布线连接。
发明内容
本发明提供了一种多节点芯片连接系统，以解决如何对多个芯片在PCB板上的进行单层布线连接的问题。
本发明提供了一种多节点芯片连接系统，所述系统包括PCB板、信号线和多个节点芯片，其中：
将PCB板从上到下的方向划分为并行的多个目标区域，所述目标区域用于安装部分所述多个节点芯片；其中所述多个节点芯片中的每个节点芯片具有2种工作模式，所述多个节点芯片在每种工作模式下多个管脚中的至少一个对应的管脚作用是不同的；
上下位置相邻的所述目标区域中的所述节点芯片工作模式是不同的，安装在同一目标区域的所述节点芯片工作模式是相同的；
所述PCB板布设有信号线，所述信号线在所述PCB板的表面往复环回衔接所述上下位置相邻的所述目标区域中安装的边缘两个节点芯片；
所述目标区域中的所述节点芯片依次通过信号线连接；
第一节点芯片的命令输出单元连接相邻的第二节点芯片的命令输入管脚；
所述第二节点芯片的运算数据输出单元连接所述第一节点芯片的运算数据输入单元；
所述第一节点芯片的时钟输出单元连接相邻的第二节点芯片的时钟输入单元；
从而在所述目标区域内实现所述节点芯片组的单层布线连接。
优选地，所述目标区域的所述节点芯片数量至少为三个。
优选地，所述多个目标区域的所述节点芯片数量是相同的。
优选地，所述多个目标区域的所述节点芯片数量是不相同的。
本发明技术方案，根据目标设备的功能结构，确定PCB板上容纳节点芯片组的目标区域。根据目标区域的区域属性确定节点芯片组内多个节点芯片中的每个节点芯片的工作模式，并且根据目标区域的位置属性和每个节点芯片的工作模式确定多个节点芯片的连接关系。根据多个节点芯片的连接关系确定目标区域内的连接线的布线方式，以及根据连接线的布线方式确定多个节点芯片中每个节点芯片在目标区域中的位置，从而在目标区域内实现节点芯片组的单层布线连接。本发明的技术方案，解决了在PCB板上要串行连接多个芯片时，需要在PCB板上布置许多连接线，要求PCB板设置多层结构的问题。本发明技术方案，实现了将多个芯片在PCB上的单层布线连接，解决了多层PCB板设计和生成困难的问题。
附图说明
通过参考下面的附图，可以更为完整地理解本发明的示例性实施方式：
图1为根据本发明优选实施方式的用于配置芯片连接方式的方法流程图；
图2为根据本发明优选实施方式的芯片结构示意图；
图3为根据本发明优选实施方式的芯片管脚在不同工作模式下功能复用结构示意图；
图4为根据本发明优选实施方式的多个芯片管脚连接关系示意图；
图5为根据本发明优选实施方式的多个芯片管脚功能复用时连接关系示意图；
图6为根据本发明优选实施方式的多个芯片管脚功能复用时连接关系示意图；
图7为根据本发明优选实施方式的用于配置芯片连接方式的系统结构图。
具体实施方式
现在参考附图介绍本发明的示例性实施方式，然而，本发明可以用许多不同的形式来实施，并且不局限于此处描述的实施例，提供这些实施例是为了详尽地且完全地公开本发明，并且向所属技术领域的技术人员充分传达本发明的范围。对于表示在附图中的示例性实施方式中的术语并不是对本发明的限定。在附图中，相同的单元/元件使用相同的附图标记。
除非另有说明，此处使用的术语(包括科技术语)对所属技术领域的技术人员具有通常的理解含义。另外，可以理解的是，以通常使用的词典限定的术语，应当被理解为与其相关领域的语境具有一致的含义，而不应该被理解为理想化的或过于正式的意义。
图1为根据本发明优选实施方式的用于配置芯片连接方式的方法流程图。本发明实施方式提供的一种用于配置芯片连接方式的方法，首先获取预先设置的与目标设备相关联的数据处理标准，确定为了满足数据处理标准所需要的由多个节点芯片构成的节点芯片组，其中多个节点芯片中的每个节点芯片能够按照多种工作模式中的任意工作模式进行工作。本申请中节点芯片组的每个芯片的工作模式能够实现转换。根据目标设备的功能结构对布局区域进行划分，以确定用于容纳节点芯片组的目标区域。本申请根据目标设备的功能结构，确定PCB板上容纳节点芯片组的目标区域。本申请根据目标区域的区域属性确定节点芯片组内多个节点芯片中的每个节点芯片的工作模式，并且根据目标区域的位置属性和每个节点芯片的工作模式确定多个节点芯片的连接关系。本申请根据多个节点芯片的连接关系确定目标区域内的连接线的布线方式，以及根据连接线的布线方式确定多个节点芯片中每个节点芯片在目标区域中的位置，从而在目标区域内实现节点芯片组的单层布线连接。如图1所示，一种用于配置芯片连接方式的方法100包括：
优选地，在步骤101：获取预先设置的与目标设备相关联的数据处理标准，确定为了满足数据处理标准所需要的由多个节点芯片构成的节点芯片组，其中多个节点芯片中的每个节点芯片能够按照多种工作模式中的任意工作模式进行工作。
优选地，数据处理标准包括：数据计算速度、数据处理吞吐量以及任务处理时间。优选地，还包括根据目标设备的应用场景来预先设置的与目标设备相关联的数据处理标准。
优选地，其中每个节点芯片按照多种工作模式中的不同工作模式进行工作时，对每个节点芯片的多个管脚中的至少一个管脚进行功能复用。优选地，每个节点芯片的多个管脚中的至少一个管脚在不同工作模式中具有不同的功能。
本申请中，需要获取预先设置的与目标设备相关联的数据处理标准，其中数据处理标准包括：数据计算速度、数据处理吞吐量以及任务处理时间。由于数据处理标准的不同，本申请为了满足预先设置的数据处理标准从而确定配置相对应的由多个节点芯片构成的节点芯片组，其中多个节点芯片中的每个节点芯片能够按照多种工作模式中的任意工作模式进行工作，并且每个节点芯片按照多种工作模式中的不同工作模式进行工作时，对每个节点芯片的多个管脚中的至少一个管脚进行功能复用，每个节点芯片的多个管脚中的至少一个管脚在不同工作模式中具有不同的功能。例如测试功能单元的管脚，当引脚的电压为0时，使芯片处于正常的工作模式；当引脚的电压为1时，使芯片处于测试的工作模式。本申请，通过对芯片组中多个芯片的工作模式进行选择，避免管脚之间电路设计的相交，使得目标区域内芯片组单层布置于PCB板上。
优选地，在步骤102：根据目标设备的功能结构对布局区域进行划分，以确定用于容纳节点芯片组的目标区域。优选地，目标设备的功能结构包括：供电功能、输入/输出功能、时钟控制功能以及数据处理功能。本申请中，根据目标设备的功能结构，如根据目标设备的供电功能、输入/输出功能、时钟控制功能以及数据处理功能，对PCB板的布局区域进行划分，确定用于容纳节点芯片组的目标区域。
优选地，在步骤103：根据目标区域的区域属性确定节点芯片组内多个节点芯片中的每个节点芯片的工作模式，并且根据目标区域的位置属性和每个节点芯片的工作模式确定多个节点芯片的连接关系。优选地，目标区域的区域属性包括区域形状和区域尺寸。优选地，其中根据目标区域的区域属性确定节点芯片组内多个节点芯片中的每个节点芯片的工作模式包括：根据目标区域的区域形状和区域尺寸确定节点芯片组内多个节点芯片的排列顺序，并且根据排列顺序确定每个节点芯片的工作模式。本申请中，PCB板中目标区域的区域属性包括区域形状和区域尺寸，如区域的形状可以为T型、L型等，以及每块区域的尺寸大小。根据目标区域的区域属性确定节点芯片组内多个节点芯片中的每个节点芯片的工作模式，并且根据目标区域的位置属性和每个节点芯片的工作模式确定多个节点芯片的连接关系。本申请中，目标区域的位置属性为对目标区域的定位。本申请中，根据目标区域的区域形状和区域尺寸确定节点芯片组内多个节点芯片的排列顺序，并且根据排列顺序确定每个节点芯片的工作模式。
优选地，目标区域的位置属性为与目标设备的功能结构的位置邻接关系。优选地，位置邻接关系包括：与供电功能、输入/输出功能、时钟控制功能以及数据处理功能中一个或多个的邻接关系。本申请中，目标区域的位置属性，为与供电功能、输入/输出功能、时钟控制功能以及数据处理功能中一个或多个的邻接关系，如目标区域在供电功能的左上方，在输入/输出功能的右下方等。
优选地，在步骤104：根据多个节点芯片的连接关系确定目标区域内的连接线的布线方式。优选地，其中根据目标区域的位置属性和每个节点芯片的工作模式确定多个节点芯片的连接关系包括：根据目标区域的与目标设备的功能结构的位置邻接关系和每个节点芯片的工作模式确定多个节点芯片的连接关系，其中连接关系包括节点芯片之间的管脚连接方式。本申请中，根据目标区域的与目标设备的功能结构的位置邻接关系和每个节点芯片的工作模式确定多个节点芯片的连接关系，其中连接关系包括节点芯片之间的管脚连接方式，并且根据多个节点芯片的连接关系确定目标区域内的连接线的布线方式。
优选地，在步骤105：根据连接线的布线方式确定多个节点芯片中每个节点芯片在目标区域中的位置，从而在目标区域内实现节点芯片组的单层布线连接。优选地，多个节点芯片按照串行方式进行连接。优选地，单层布线连接是在印刷电路板的单层进行布线连接以提供多个节点芯片的连接。优选地，节点芯片组通过多个节点芯片中的队首节点芯片的外部接口接收数据处理任务，并且通过节点芯片组中的多个节点芯片对数据处理任务进行计算处理。优选地，通过队首节点芯片的外部接口将经过计算处理所得到的数据处理任务的计算结果进行返回。本申请中，多个节点芯片按照串行方式进行连接，节点芯片组通过多个节点芯片中的队首节点芯片的外部接口接收数据处理任务，并且通过节点芯片组中的多个节点芯片对数据处理任务进行计算处理。根据连接线的布线方式确定多个节点芯片中每个节点芯片在目标区域中的位置，从而在目标区域内实现节点芯片组的单层布线连接。其中，单层布线连接是在印刷电路板的单层进行布线连接以提供多个节点芯片的连接，避免了布线的交叉。
本申请通过设置芯片的不同模式，以及节点芯片所在目标区域的位置属性，通过将芯片部分管脚进行功能复用，实现在PCT板单面进行布线就可将多个芯片连接工作。
图2为根据本发明优选实施方式的芯片结构示意图。本申请以专用数据处理芯片为例，对本发明实施方式的配置芯片连接方式的方法进行举例说明。本申请中数据处理芯片可以执行神经网络的深度学习，哈希运算等专用运算芯片本申请中数据处理芯片主要包括接口单元即I/O接口和运算单元等。本申请的专用数据处理芯片内部也可以包括处理器，存储器，FPGA等其他器件。本申请中，同一块芯片根据不同模式，其管脚具有不同的功能，能够实现至少一个管脚进行功能复用。
图2中芯片管脚以及管脚的功能说明如下：
IO11为左输入输出I/O接口供电；
IO12为右输入输出I/O接口供电；
IO13测试管脚，当引脚的电压为0时，芯片处于正常工作模式，当为1时，芯片处于测试模式；
IO14芯片锁相环电压输入端；
IO16芯片锁相环电压接地端；
IO15 IO17芯片内部工作状态检查管脚，通过该管脚可以查看芯片内部的温度等参数；
IO18(模式MODE)芯片工作模式设置管脚，当为0时，芯片处于IO18l 0(模式0)；为1时，处于IO18l 1(模式1)；
本申请中，数据处理芯片在不同工作模式下，芯片中部分相同位置的管脚功能是不同的；
其中，IO119和IO121，IO120和IO126，IO123和IO127，IO129和IO131管脚的功能相同。
图3为根据本发明优选实施方式的芯片管脚在不同工作模式下功能复用结构示意图。例如列1中第一个管脚，在模式0工作模式下，为IO115时钟输入单元功能；在模式1工作模式下，为IO132忙信号输出单元。列1中第二个管脚，在模式0工作模式下，为IO117运算数据输出单元功能；在模式1工作模式下，为IO130复位信号输出单元。本申请中，芯片在不同的工作模式下，管脚具有的功能不同。本申请通过对管理的功能进行复用，实现了在PCB板上进行单面布线以进行多个芯片的连接，简化了PCB板的多层结构的布线方式。
图4为根据本发明优选实施方式的多个芯片管脚连接关系示意图。如图4所示，当IO112在0工作模式下，以及AAR0在0工作模式下时，IO120助运算数据输出单元与输入输出I/O接口供电进行连接；IO121辅助命令输入单元、IO123复位信号输入单元与输入输出I/O接口供电进行连接；IO131辅助忙信息输入单元与输入输出I/O接口接地单元进行连接；IO120运算数据输出单元、IO119命令输入单元、IO129忙信息输入单元、IO127复位信号输入单元与相应信号功能单元进行连接。
当IO112在1工作模式下，以及AAR0在1工作模式下时，IO120助运算数据输出单元与相应信号功能单元进行连接；IO121辅助命令输入单元、IO127IO123复位信号输入单元、IO131辅助忙信息输入单元与相应信号功能单元进行连接；IO120运算数据输出单元、IO119命令输入单元、IO127复位信号输入单元与输入输出I/O接口供电功能单元进行连接；IO129忙信息输入单元与IOVSS功能单元进行连接。
图5和图6为根据本发明优选实施方式的多个芯片管脚功能复用时连接关系示意图。如图5所示，芯片1、2和3工作在模式0中，芯片4，5和6工作在模式1中，芯片7、8和9工作在模式0中。外部时钟信号通过芯片1IO115时钟输入单元管脚输入到芯片1，芯片1的IO118时间输出单元管脚将时钟信号传输给芯片2的IO115时钟输入单元管脚。外部命令信号通过芯片1的IO121辅助命令输入单元管脚输入到芯片1，芯片1的IO128命令输出单元管脚将命令信号传输给芯片2的IO121辅助命令输入单元管脚。外部复位信号通过芯片1IO123复位信号输入单元管脚输入到芯片1，芯片1的IO130复位信号输出单元管脚将命令信号传输给芯片2的IO123复位信号输入单元管脚。芯片1的IO132忙信号输出单元管脚输出忙信号给芯片2的IO131辅助忙信息输入单元管脚。芯片2通过IO126辅助运算数据输出单元管脚接受芯片3的IO117运算数据输出单元管脚返回的计算数据，芯片2通过IO117运算数据输出单元管脚将计算数据发送给芯片1的IO126辅助运算数据输出单元管脚，芯片1通过IO117运算数据输出单元管脚将计算数据返回。由于芯片4位于芯片3的下面，并且其工作模式为1，因此管脚之间的电路并不相交，因此该多个芯片的连线可以在PCB板的一侧，减少了PCB板设计和生成的复杂度。
图7为根据本发明优选实施方式的用于配置芯片连接方式的系统结构图。如图7所示，一种用于配置芯片连接方式的系统，系统包括：
获取单元701，获取预先设置的与目标设备相关联的数据处理标准，确定为了满足数据处理标准所需要的由多个节点芯片构成的节点芯片组，其中多个节点芯片中的每个节点芯片能够按照多种工作模式中的任意工作模式进行工作。优选地，数据处理标准包括：数据计算速度、数据处理吞吐量以及任务处理时间。优选地，还包括设置单元，用于根据目标设备的应用场景来预先设置的与目标设备相关联的数据处理标准。优选地，其中每个节点芯片按照多种工作模式中的不同工作模式进行工作时，对每个节点芯片的多个管脚中的至少一个管脚进行功能复用。优选地，每个节点芯片的多个管脚中的至少一个管脚在不同工作模式中具有不同的功能。
本申请中，需要获取预先设置的与目标设备相关联的数据处理标准，其中数据处理标准包括：数据计算速度、数据处理吞吐量以及任务处理时间。由于数据处理标准的不同，本申请为了满足预先设置的数据处理标准从而确定配置相对应的由多个节点芯片构成的节点芯片组，其中多个节点芯片中的每个节点芯片能够按照多种工作模式中的任意工作模式进行工作，并且每个节点芯片按照多种工作模式中的不同工作模式进行工作时，对每个节点芯片的多个管脚中的至少一个管脚进行功能复用，每个节点芯片的多个管脚中的至少一个管脚在不同工作模式中具有不同的功能。例如测试功能单元的管脚，当引脚的电压为0时，使芯片处于正常的工作模式；当引脚的电压为1时，使芯片处于测试的工作模式。本申请，通过对芯片组中多个芯片的工作模式进行选择，避免管脚之间电路设计的相交，使得目标区域内芯片组单层布置于PCB板上。
划分单元702，根据目标设备的功能结构对布局区域进行划分，以确定用于容纳节点芯片组的目标区域。优选地，目标设备的功能结构包括：供电功能、输入/输出功能、时钟控制功能以及数据处理功能。本申请中，根据目标设备的功能结构，如根据目标设备的供电功能、输入/输出功能、时钟控制功能以及数据处理功能，对PCB板的布局区域进行划分，确定用于容纳节点芯片组的目标区域。
处理单元703，根据目标区域的区域属性确定节点芯片组内多个节点芯片中的每个节点芯片的工作模式，并且根据目标区域的位置属性和每个节点芯片的工作模式确定多个节点芯片的连接关系。优选地，目标区域的区域属性包括区域形状和区域尺寸。优选地，其中处理单元根据目标区域的区域形状和区域尺寸确定节点芯片组内多个节点芯片的排列顺序，并且根据排列顺序确定每个节点芯片的工作模式。本申请中，PCB板中目标区域的区域属性包括区域形状和区域尺寸，如区域的形状可以为T型、L型等，以及每块区域的尺寸大小。根据目标区域的区域属性确定节点芯片组内多个节点芯片中的每个节点芯片的工作模式，并且根据目标区域的位置属性和每个节点芯片的工作模式确定多个节点芯片的连接关系。本申请中，目标区域的位置属性为对目标区域的定位。本申请中，根据目标区域的区域形状和区域尺寸确定节点芯片组内多个节点芯片的排列顺序，并且根据排列顺序确定每个节点芯片的工作模式。
优选地，目标区域的位置属性为与目标设备的功能结构的位置邻接关系。优选地，位置邻接关系包括：与供电功能、输入/输出功能、时钟控制功能以及数据处理功能中一个或多个的邻接关系。本申请中，目标区域的位置属性，为与供电功能、输入/输出功能、时钟控制功能以及数据处理功能中一个或多个的邻接关系，如目标区域在供电功能的左上方，在输入/输出功能的右下方等。
布线单元704，根据多个节点芯片的连接关系确定目标区域内的连接线的布线方式，根据连接线的布线方式确定多个节点芯片中每个节点芯片在目标区域中的位置，从而在目标区域内实现节点芯片组的单层布线连接。优选地，其中处理单元根据目标区域的与目标设备的功能结构的位置邻接关系和每个节点芯片的工作模式确定多个节点芯片的连接关系，其中连接关系包括节点芯片之间的管脚连接方式。本申请中，根据目标区域的与目标设备的功能结构的位置邻接关系和每个节点芯片的工作模式确定多个节点芯片的连接关系，其中连接关系包括节点芯片之间的管脚连接方式，并且根据多个节点芯片的连接关系确定目标区域内的连接线的布线方式。
优选地，多个节点芯片按照串行方式进行连接。优选地，单层布线连接是在印刷电路板的单层进行布线连接以提供多个节点芯片的连接。优选地，节点芯片组通过多个节点芯片中的队首节点芯片的外部接口接收数据处理任务，并且通过节点芯片组中的多个节点芯片对数据处理任务进行计算处理。优选地，通过队首节点芯片的外部接口将经过计算处理所得到的数据处理任务的计算结果进行返回。本申请中，多个节点芯片按照串行方式进行连接，节点芯片组通过多个节点芯片中的队首节点芯片的外部接口接收数据处理任务，并且通过节点芯片组中的多个节点芯片对数据处理任务进行计算处理。根据连接线的布线方式确定多个节点芯片中每个节点芯片在目标区域中的位置，从而在目标区域内实现节点芯片组的单层布线连接。其中，单层布线连接是在印刷电路板的单层进行布线连接以提供多个节点芯片的连接，避免了布线的交叉。
已经通过参考少量实施方式描述了本发明。然而，本领域技术人员所公知的，正如附带的专利权利要求所限定的，除了本发明以上公开的其他的实施例等同地落在本发明的范围内。
通常地，在权利要求中使用的所有术语都根据他们在技术领域的通常含义被解释，除非在其中被另外明确地定义。所有的参考“一个/所述/该[装置、组件等]”都被开放地解释为所述装置、组件等中的至少一个实例，除非另外明确地说明。这里公开的任何方法的步骤都没必要以公开的准确的顺序运行，除非明确地说明。

Claims (4)

1.一种多节点芯片连接系统，所述系统包括PCB板、信号线和多个节点芯片，其中：
将PCB板从上到下的方向划分为并行的多个目标区域，所述目标区域用于安装部分所述多个节点芯片；其中所述多个节点芯片中的每个节点芯片具有两种工作模式，所述多个节点芯片在每种工作模式下多个管脚中的至少一个对应的管脚作用是不同的；
上下位置相邻的所述目标区域中的所述节点芯片工作模式是不同的，安装在同一目标区域的所述节点芯片工作模式是相同的；
所述PCB板布设有信号线，所述信号线在所述PCB板的表面往复环回衔接所述上下位置相邻的所述目标区域中安装再边缘两个节点芯片；
所述目标区域中的所述节点芯片依次通过信号线连接；
第一节点芯片的命令输出单元连接相邻的第二节点芯片的命令输入管脚；
所述第二节点芯片的运算数据输出单元连接所述第一节点芯片的运算数据输入单元；
所述第一节点芯片的时钟输出单元连接相邻的第二节点芯片的时钟输入单元；
从而在所述目标区域内实现所述节点芯片组的单层布线连接。
2.根据权利要求1所述的系统，其特征在于，所述目标区域的所述节点芯片数量至少为三个。
3.根据权利要求1所述的系统，其特征在于，所述多个目标区域的所述节点芯片数量是相同的。
4.根据权利要求1所述的系统，其特征在于，所述多个目标区域的所述节点芯片数量是不相同的。
CN201811116163.0A 2018-06-22 2018-09-25 一种多节点芯片连接系统 Active CN110636694B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/102070 WO2019242784A1 (zh) 2018-06-22 2019-08-22 一种多节点芯片连接系统

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201810650390 2018-06-22
CN2018106503905 2018-06-22

Publications (2)

Publication Number Publication Date
CN110636694A true CN110636694A (zh) 2019-12-31
CN110636694B CN110636694B (zh) 2022-09-30

Family

ID=68968190

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810962634.3A Active CN110633480B (zh) 2018-06-22 2018-08-22 一种用于配置芯片连接方式的方法及系统
CN201811116163.0A Active CN110636694B (zh) 2018-06-22 2018-09-25 一种多节点芯片连接系统

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810962634.3A Active CN110633480B (zh) 2018-06-22 2018-08-22 一种用于配置芯片连接方式的方法及系统

Country Status (2)

Country Link
CN (2) CN110633480B (zh)
WO (2) WO2019242783A2 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204166029U (zh) * 2014-10-22 2015-02-18 上海新进半导体制造有限公司 一种电阻分压pcb板及其芯片
US20150200186A1 (en) * 2014-01-15 2015-07-16 Jin-woo Park Electronic device, semiconductor package, and method of manufacturing the same
CN107484344A (zh) * 2017-08-30 2017-12-15 中国航空无线电电子研究所 基于核心芯片pin脚的pcb布局方法
CN108040418A (zh) * 2017-12-05 2018-05-15 深圳比特微电子科技有限公司 数据处理装置以及虚拟货币挖矿机和计算机服务器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3348709B2 (ja) * 1999-11-24 2002-11-20 日本電気株式会社 プリント回路基板設計支援装置及び制御プログラム記録媒体
US7093209B2 (en) * 2003-09-16 2006-08-15 Advanced Micro Devices, Inc. Method and apparatus for packaging test integrated circuits
JP2008065465A (ja) * 2006-09-05 2008-03-21 Seiko Epson Corp 半導体集積回路装置、半導体集積回路装置のレイアウト方法、設計支援システム及びプログラム
CN101727511A (zh) * 2008-10-31 2010-06-09 英业达股份有限公司 电路布局图中零件摆放的方法
WO2014056201A1 (en) * 2012-10-12 2014-04-17 Mediatek Inc. Layout module for printed circuit board
CN103384456A (zh) * 2013-07-11 2013-11-06 优利德科技(中国)有限公司 一种pcb线圈的制备方法及pcb线圈
CN103970959B (zh) * 2014-05-21 2018-03-02 上海斐讯数据通信技术有限公司 一种电路板布线方法及系统
CN104200011B (zh) * 2014-08-14 2017-10-13 深圳市兴森快捷电路科技股份有限公司 一种电路图设计芯片管脚交换方法
CN106802970B (zh) * 2015-11-26 2020-05-19 英业达科技有限公司 印刷电路板布局方法及系统
CN105447254B (zh) * 2015-12-02 2018-09-28 上海斐讯数据通信技术有限公司 一种芯片信号传输控制装置、系统和方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150200186A1 (en) * 2014-01-15 2015-07-16 Jin-woo Park Electronic device, semiconductor package, and method of manufacturing the same
CN204166029U (zh) * 2014-10-22 2015-02-18 上海新进半导体制造有限公司 一种电阻分压pcb板及其芯片
CN107484344A (zh) * 2017-08-30 2017-12-15 中国航空无线电电子研究所 基于核心芯片pin脚的pcb布局方法
CN108040418A (zh) * 2017-12-05 2018-05-15 深圳比特微电子科技有限公司 数据处理装置以及虚拟货币挖矿机和计算机服务器

Also Published As

Publication number Publication date
WO2019242783A2 (zh) 2019-12-26
CN110633480A (zh) 2019-12-31
WO2019242784A1 (zh) 2019-12-26
CN110636694B (zh) 2022-09-30
CN110633480B (zh) 2023-04-28
WO2019242783A3 (zh) 2020-02-06

Similar Documents

Publication Publication Date Title
KR101534163B1 (ko) 실장 테스트에 적합한 메인 보드 및 이를 포함하는 메모리 실장 테스트 시스템
CN114661099B (zh) 一种主板、处理器板卡及计算系统
CA2395747A1 (en) A clock generation system for a prototyping apparatus
CN106507580B (zh) 一种pcb及信号传输系统
CN110636694B (zh) 一种多节点芯片连接系统
CN116662244A (zh) 多路服务器的主板、服务器及上电控制方法
CA2399246A1 (en) A prototyping system
CN114020669B (zh) 一种基于cpld的i2c链路系统及服务器
CN200986699Y (zh) 多处理器的开机切换电路
Winkel et al. First-and second-level packaging of the z990 processor cage
CN111797053A (zh) 多芯片运算装置、虚拟货币挖矿机及计算机服务器
CN206515778U (zh) 供电电路
JP5181638B2 (ja) 半導体集積回路設計方法
US10701800B2 (en) Printed circuit boards
CN105988516B (zh) 处理器子卡、适配其的电源板及系统板
WO2016018317A1 (en) System and method for designing a printed circuit board
CN117352509B (zh) 一种多电压区域衬底偏置结构
CN111352494A (zh) 一种54v输入pcie交换板供电架构及电源布线方法
CN217983744U (zh) 双板型智能网卡
CN215264804U (zh) 核心板
CN110705205B (zh) 一种简便实用的硬件设计方法
US6874051B2 (en) System carrier for freely programmable blocks
CN210143009U (zh) 一种固定型卫星通信设备主控板
CN115509315A (zh) 一种服务器系统
US20180317323A1 (en) System-in-package device ball map and layout optimization

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210816

Address after: 100192 Building No. 25, No. 1 Hospital, Baosheng South Road, Haidian District, Beijing, No. 301

Applicant after: SUANFENG TECHNOLOGY (BEIJING) Co.,Ltd.

Address before: 100192 2nd Floor, Building 25, No. 1 Hospital, Baosheng South Road, Haidian District, Beijing

Applicant before: BITMAIN TECHNOLOGIES Inc.

TA01 Transfer of patent application right
CI02 Correction of invention patent application

Correction item: transfer of patent application right

Correct: Be revoked

False: Change

Number: 35-02

Volume: 37

CI02 Correction of invention patent application
GR01 Patent grant
GR01 Patent grant