CN111352494A - 一种54v输入pcie交换板供电架构及电源布线方法 - Google Patents
一种54v输入pcie交换板供电架构及电源布线方法 Download PDFInfo
- Publication number
- CN111352494A CN111352494A CN202010109579.0A CN202010109579A CN111352494A CN 111352494 A CN111352494 A CN 111352494A CN 202010109579 A CN202010109579 A CN 202010109579A CN 111352494 A CN111352494 A CN 111352494A
- Authority
- CN
- China
- Prior art keywords
- board
- power supply
- power
- pcie
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 8
- 238000006243 chemical reaction Methods 0.000 claims abstract description 17
- 239000003381 stabilizer Substances 0.000 claims abstract description 12
- 238000005192 partition Methods 0.000 claims description 7
- 239000011449 brick Substances 0.000 claims description 4
- 102220142797 rs769948709 Human genes 0.000 claims 1
- 239000010410 layer Substances 0.000 description 43
- 230000005611 electricity Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000001914 filtration Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
- G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Dc-Dc Converters (AREA)
Abstract
本发明提出了一种54V输入PCIE交换板供电架构及电源布线方法,该架构包括PSU板、连接器、电源转换模块、稳压器、交换芯片、IO板、外部互联板、CPLD和BMC；PSU板经线缆与RadSok连接器相连为交换板提供54V电源；54V电源一路连接电源转换模块；另外一路为交换板风扇及外部互联板供电；电源转换模块与IO板相连，同时通过稳压器为交换芯片供电；PSU PDB板通过线缆与电源连接器相连为交换板提供P12V_Stby电源；P12V_Stby电源一路为外部互联板和IO板供电，另外一路通过稳压器为BMC及CPLD供电。基于该架构还提出了电源布线方法，本发明提高了系统服务器的可靠性和整体性能。
Description
技术领域
本发明属于服务器电源技术领域，特别涉及一种54V输入PCIE交换板供电架构及电源布线方法。
背景技术
随着AI服务器性能的高速发展，GPU功耗不断增加，传统12V供电架构电源方案无法满足，GPU主板供电需求向54V方向发展，比如：英伟达推出的HGX-2计算平台。AI服务器领域54V供电架构的应用处于起步阶段，相关板卡的供电架构及电源布局布线方面，与传统12V有很多差别，且随着54V板卡设计新规范的提出，给工程开发人员带来了更多挑战，针对这些问题提出相应的解决方案，是很有必要的。
服务器54V电源架构的应用刚刚起步，有诸多不足和需要完善之处，现有的12V板卡不满足电压输入要求，现有的54V板卡叠层不满足国际规范，如OCP规范。目前新推出的GPU计算板卡预留电源接口及高密连接器，要求互连板卡为54V输入电压，为扩展性能还需增加PCIE交换芯片以扩展PCIE接口，要求板卡需集成54V输入及交换芯片，具有高电源密度，高信号密度，高器件密度，传统PCIE板卡无法满足供电需求及性能需求。现有技术中GPU主板功耗大，运行过程中54V电压动态波动大，而AI服务器交换板的PCIE交换芯片通常是小电压，大电流，对电压波动及噪声要求高，AI服务器PCIE交换板电源设计开发需同时考虑两个方面的需求，需合理规划电源架构。GPU计算板功耗大，内部集成Hot Swap(热插拔)及FUSE保护，外部互联板卡器件密度高，往往没有充足空间再额外增加保护线路。为避免烧板风险，54V电压的布局布线需满足IPC规范和OCP规范，OCP规范明确提出，压差超过40V时，在hot swap电路或fuse之前，Z轴方向PCB板层间距要17mil以上或3-ply prepreg，传统布局布线方法会带来板厚增加的问题，而板厚受到机箱结构、器件PIN脚长度等多个条件限制。
发明内容
本发明提出了一种54V输入PCIE交换板供电架构及电源布线方法，满足交换板的供电需求，同时提高了板卡的性能。
为了实现上述目的，本发明提出了一种54V输入PCIE交换板供电架构，包括PSUPDB板、RadSok连接器、电源连接器、电源转换模块、稳压器、若干交换芯片、IO板、若干外部互联板、CPLD和BMC；
所述PSU PDB板经线缆与RadSok连接器相连为PCIE交换板提供54V电源；所述54V电源一路连接电源转换模块；另外一路为交换板风扇及外部互联板供电；所述电源转换模块与IO板相连，同时通过稳压器为交换芯片供电；
所述PSU PDB板通过线缆与电源连接器相连为PCIE交换板提供P12V_Stby电源；所述P12V_Stby电源一路为外部互联板和IO板供电，另外一路通过稳压器为BMC及CPLD供电。
进一步的，所述RadSok连接器包括主RadSok连接器和备RadSok连接器。
进一步的，所述外部互联板包括GPU计算板HGX-2、主板电源板和风扇板。
进一步的，所述电源转换模块为标准电源1/8砖模块。
一种54V输入PCIE交换板电源布局方法是基于一种54V输入PCIE交换板供电架构实现的，包括
根据PCIE交换板的集成电源和交换板的功能，分区设置PCIE交换板电源布线；
对PCIE交换板重合的两个电源层，对任一电源层路径区域划分。
进一步的，所述分区设置PCIE交换板电源布线包括A区，B区和C区；
所述A区为第一外部互联板的接口和第二外部互联板的接口；
所述B区为交换芯片及外围供电线路；
所述C区为GPU计算板接口区。
进一步的，所述对PCIE交换板重合的两个电源层，对任一电源层路径区域划分包括：
所述电源层的从上到下依次为54V_FAN层、54V电源层、1.8V电源层和12V电源层。
发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
本发明实施例提出了一种54V输入PCIE交换板供电架构，PSU PDB板经线缆与RadSok连接器相连为PCIE交换板提供54V电源，PCIE交换板左右两侧各有一组RadSok连接器，分别为主RadSok连接器和备RadSok连接器，左右两组RadSok连接器为冗余关系，在一组RadSok连接器供电断开之后，可保证系统正常工作，提高服务器系统可靠性。
本发明中，54V经电源模块分别转出12V_A和12V_B，12V_A主要供电给交换芯片A和B的DC/DC VR以及IO板，12V_B供电给芯片C和D的DC/DC VR及IO板2，54V转12V模块A和54V转12V模块B可选用标准电源1/8砖模块，功率密度高，尺寸小；以中轴线区分，模块A和模块B分别供给交换板左侧12V_A和右侧12V_B，将12V分为12V_A和12V_B可降低12V电流密度，可最大限度利用布局空间及通流能力。
本发明中PCIE交换板有4颗交换芯片每颗交换芯片需0.9V数字电、0.9V模拟电、1.8V数字电、1.8V模拟电4个电，因交换芯片对0.9V电压噪声及波动更敏感，1.8V对噪声及电压波动容限更高，本发明采取每颗交换芯片的两个0.9V电源由两个VR分别单独提供，与传统技术相比，本发明两颗交换芯片4个1.8V共用一组VR，每个交换芯片的1.8V模拟电是1.8V数字电滤波所得，避免模拟电与数字电之间相互干扰，这样既满足了性能要求，又可以大大节省这种高电源密度、高信号密度的板卡布局空间。
本发明基于一种54V输入PCIE交换板供电架构，还提出了一种54V输入PCIE交换板电源布局方法。交换板卡继承了电源板和交换板的功能，采用分区的方式，每个区有序划分不同的功能，避免布局混乱，电源与信号相互干扰。
交换板卡电源层区域划分，板卡有两层电源层，两层电源层区域划分完全相同，上下重合，中间为1.8V_AB及1.8V_CD，下部为12V_A和12V_B，经打孔与板卡底层相连，再连接至54V转12V模块处；板卡最上部为54V_FAN，其余半环状区域为54V，上下叠层1.8V与54V和12V互相之间不存在重合区域，54V及12V的噪声不会传播到1.8V电源平面；由于两层电源层区域划分完全重合，相同区域在Z轴方向不存在压差。传统技术在不同层铺设不同的电源，尤其是12V大电压与0.9V这种小电压上下相互交叠，会对小电压造成极大噪声干扰。因54V电源布局布线带来的压差超过40V时，Z轴方向要17mil以上的问题不会存在，表层54V与相邻层存在压差时，采取相邻层挖空处理，以保证间距。这种布局布线方式不需增加板厚就可以完成54V的布局布线，且满足电源要求。0.9V则在板卡其他信号层进行补充，与电源层12V和54V有GND隔离，可有效避免噪声。
附图说明
如图1给出了基于本发明实施例1提出的一种54V输入PCIE交换板供电架构示意图；
如图2给出了基于本发明实施例1提出的一种54V输入PCIE交换板电源布线示意图；
如图3给出了基于本发明实施例1提出的一种54V输入PCIE交换板power层电源路径划分示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
本发明提出了一种54V输入PCIE交换板供电架构，如图1所示给出一种54V输入PCIE交换板供电架构示意图。
该供电架构包括PSU PDB板、RadSok连接器、电源连接器、电源转换模块、稳压器、若干交换芯片、IO板、若干外部互联板、CPLD和BMC；
PSU PDB板经线缆与RadSok连接器相连为PCIE交换板提供54V电源；54V电源一路连接电源转换模块；另外一路为交换板风扇及外部互联板供电；电源转换模块与IO板相连，同时通过稳压器为交换芯片供电。
PSU PDB板通过线缆与电源连接器相连为PCIE交换板提供P12V_Stby电源；P12V_Stby电源一路为外部互联板和IO板供电，另外一路通过稳压器为BMC及CPLD供电。
PSU PDB板经线缆与RadSok连接器相连为PCIE交换板提供54V电源，PCIE交换板的上下分别设置主RadSok连接器和备RadSok连接器。两组RadSok连接器为冗余关系，在一组RadSok连接器供电断开之后，可保证系统正常工作，提高服务器系统可靠性。
P54V_PSU分别通过电源转换模块转换出P12V_B和P12V_A，本发明中采用的电源转换模块为E54J12033NRFH，其中电源转换模块选用标准电源1/8砖模块，功率密度高，尺寸小。
P12V_A的一路通过P1V8_AB稳压器TPSM846C23连接交换芯片A的P1V8端口和交换芯片B的P1V8端口,P1V8_AB稳压器TPSM846C23还分别通过滤波器连接交换芯片A的P1V8A端口和交换芯片B的P1V8A端口。P12V_A的第二路通过POV9_A稳压器TPSM846C23连接交换芯片A的P0V9端口。P12V_A的第三路通过POV9A_A稳压器MPM3695GMQ-10连接交换芯片A的POV9A端口。P12V_A的第四路通过POV9_B稳压器TPSM846C23连接交换芯片B的P0V9端口。P12V_A的第五路通过POV9A_B稳压器MPM3695GMQ-10连接交换芯片B的POV9A端口。P12V_A的第六路连接IO板LEFT的P12V。
P12V_B的一路通过P1V8_CD稳压器TPSM846C23连接交换芯片C的P1V8端口和交换芯片D的P1V8端口,P1V8_CD稳压器TPSM846C23还分别通过滤波器连接交换芯片C的P1V8A端口和交换芯片D的P1V8A端口。P12V_B的第二路通过POV9_C稳压器TPSM846C23连接交换芯片C的P0V9端口。P12V_B的第三路通过POV9A_C稳压器MPM3695GMQ-10连接交换芯片C的POV9A端口。P12V_C的第四路通过POV9_D稳压器TPSM846C23连接交换芯片D的P0V9端口。P12V_B的第五路通过POV9A_D稳压器MPM3695GMQ-10连接交换芯片D的POV9A端口。P12V_B的第六路连接IO板RIGHT的P12V。
P12V_A经两个VR分别提供P0V9_A和P0V9A_A给交换芯片A供电，P12V_A经两个VR分别提供P0V9_B和P0V9A_B给交换芯片B供电，P12V_A经VR提供P1V8_AB给交换芯片A、B供电，P1V8_AB经过滤波分别给交换芯片A、B的P1V8A供电；P12V_B经两个VR分别提供P0V9_C和P0V9A_C给交换芯片C供电，P12V_B经两个VR分别提供P0V9_D和P0V9A_D给交换芯片D供电，P12V_B经VR提供P1V8_CD给交换芯片C、D供电，P1V8_CD经过滤波分别给交换芯片C、D的P1V8A供电。在本发明实施例1中交换板有四颗交换芯片，采用博通PEX88080，每颗交换芯片需0.9V数字电、0.9V模拟电、1.8V数字电、1.8V模拟电4个电，因芯片对0.9V电压噪声及波动更敏感，1.8V对噪声及电压波动容限更高。
本发明采取每颗交换芯片的两个0.9V电源由两个VR分别单独提供，与传统技术相比，本发明两颗交换芯片4个1.8V共用一组VR，每个交换芯片的1.8V模拟电是1.8V数字电滤波所得，避免模拟电与数字电之间相互干扰，这样既满足性能要求，又可以大大节省这种高电源密度、高信号密度的板卡布局空间。
P54V_PSU还经过热插拔控制线路转P54V_FAN给风扇供电，热插拔线路可为54V供电提供过流及过压保护，还可以提供功耗监控；P54V_PSU同时直接GPU计算板HGX-2、主板电源板、风扇板供电；P12V_Stby_PSU经VR转换供电给BMC、CPLD、FAN Board、IO板LEFT和IO板RIGHT。
基于本发明提出的一种54V输入PCIE交换板供电架构，还提出了一种54V输入PCIE交换板电源布线方法。如图2给出了一种54V输入PCIE交换板电源布线示意图。交换板卡集成电源板及交换板的功能。从上到下分为ABC三个区。其中，A区为与外部互连板卡的接口，分布有各种电源及信号连接器；B区为交换芯片及外围供电线路；C区为GPU计算板接口区，分为54V电源接口和高速信号接口。ABC三个分区可以有序划分为不同的功能区，避免布局混乱，电源与信号相互干扰。
如图3给出了基于本发明实施例1提出的一种54V输入PCIE交换板power层电源路径划分示意图。板卡有两层电源层，两层电源层区域划分完全相同，上下重合，中间为1.8V_AB及1.8V_CD，下部为12V_A和12V_B，经打孔与板卡底层相连，再连接至54V转12V模块处；板卡最上部为54V_FAN，其余半环状区域为54V，上下叠层1.8V与54V和12V互相之间不存在重合区域，54V及12V的噪声不会传播到1.8V电源平面。传统技术在不同层铺设不同的电源，尤其是12V大电压与0.9V这种小电压上下相互交叠，会对小电压造成极大噪声干扰。
由于两层电源层区域划分完全重合，相同区域在Z轴方向不存在压差。因54V电源布局布线带来的压差超过40V时，Z轴方向要17mil以上的问题不会存在，表层54V与相邻层存在压差时，采取相邻层挖空处理，以保证间距。这种布局布线方式不需增加板厚就可以完成54V的布局布线，且满足电源要求。0.9V则在板卡其他信号层进行补充，与电源层12V和54V有GND隔离，可有效避免噪声。
以上内容仅仅是对本发明的结构所作的举例和说明，所属本技术领域的技术人员对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，只要不偏离发明的结构或者超越本权利要求书所定义的范围，均应属于本发明的保护范围。
Claims (7)
1.一种54V输入PCIE交换板供电架构，其特征在于，包括PSU PDB板、RadSok连接器、电源连接器、电源转换模块、稳压器、若干交换芯片、IO板、若干外部互联板、CPLD和BMC；
所述PSU PDB板经线缆与RadSok连接器相连为PCIE交换板提供54V电源；所述54V电源一路连接电源转换模块；另外一路为交换板风扇及外部互联板供电；所述电源转换模块与IO板相连，同时通过稳压器为交换芯片供电；
所述PSU PDB板通过线缆与电源连接器相连为PCIE交换板提供P12V_Stby电源；所述P12V_Stby电源一路为外部互联板和IO板供电，另外一路通过稳压器为BMC及CPLD供电。
2.根据权利要求1所述的一种54V输入PCIE交换板供电架构，其特征在于，所述RadSok连接器包括主RadSok连接器和备RadSok连接器。
3.根据权利要求1所述的一种54V输入PCIE交换板供电架构，其特征在于，所述外部互联板包括GPU计算板HGX-2、主板电源板和风扇板。
4.根据权利要求1所述的一种54V输入PCIE交换板供电架构，其特征在于，所述电源转换模块为标准电源1/8砖模块。
5.一种54V输入PCIE交换板电源布局方法，是基于权利要求1至4任意一项所述的一种54V输入PCIE交换板供电架构实现的，其特征在于，包括：
根据PCIE交换板的集成电源和交换板的功能，分区设置PCIE交换板电源布线；
对PCIE交换板重合的两个电源层，对任一电源层路径区域划分。
6.根据权利要求5所述的一种54V输入PCIE交换板电源布局方法，其特征在于，所述分区设置PCIE交换板电源布线包括A区，B区和C区；
所述A区为第一外部互联板的接口和第二外部互联板的接口；
所述B区为交换芯片及外围供电线路；
所述C区为GPU计算板接口区。
7.根据权利要求5所述的一种54V输入PCIE交换板电源布局方法，其特征在于，所述对PCIE交换板重合的两个电源层，对任一电源层路径区域划分包括：
所述电源层的从上到下依次为54V_FAN层、54V电源层、1.8V电源层和12V电源层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010109579.0A CN111352494A (zh) | 2020-02-22 | 2020-02-22 | 一种54v输入pcie交换板供电架构及电源布线方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010109579.0A CN111352494A (zh) | 2020-02-22 | 2020-02-22 | 一种54v输入pcie交换板供电架构及电源布线方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111352494A true CN111352494A (zh) | 2020-06-30 |
Family
ID=71195791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010109579.0A Pending CN111352494A (zh) | 2020-02-22 | 2020-02-22 | 一种54v输入pcie交换板供电架构及电源布线方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111352494A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2567916Y (zh) * | 2002-07-31 | 2003-08-20 | 威盛电子股份有限公司 | 多层电路板的层间配置结构 |
| CN1473000A (zh) * | 2002-07-31 | 2004-02-04 | 威盛电子股份有限公司 | 多层电路板的层间配置结构 |
| CN1901777A (zh) * | 2005-07-22 | 2007-01-24 | 鸿富锦精密工业（深圳）有限公司 | 具有改良电源区块的印刷电路板 |
| CN1964048A (zh) * | 2005-11-10 | 2007-05-16 | 川崎微电子股份有限公司 | 半导体集成电路 |
| CN106104770A (zh) * | 2014-03-12 | 2016-11-09 | 株式会社晶磁电子日本 | 层叠半导体集成电路装置 |
| US20170278819A1 (en) * | 2016-03-24 | 2017-09-28 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacture thereof |
| CN107239346A (zh) * | 2017-06-09 | 2017-10-10 | 郑州云海信息技术有限公司 | 一种整机柜计算资源池节点及计算资源池化架构 |
| CN109271337A (zh) * | 2018-08-31 | 2019-01-25 | 郑州云海信息技术有限公司 | 一种基于hgx-2的gpu-box系统架构 |
| CN109933552A (zh) * | 2019-02-27 | 2019-06-25 | 苏州浪潮智能科技有限公司 | 一种通用gpu节点装置及通用16gpu box装置 |
| CN110488934A (zh) * | 2019-08-09 | 2019-11-22 | 苏州浪潮智能科技有限公司 | 一种兼顾12v和48v供电电源的gpu板卡及设计方法 |
-
2020
- 2020-02-22 CN CN202010109579.0A patent/CN111352494A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2567916Y (zh) * | 2002-07-31 | 2003-08-20 | 威盛电子股份有限公司 | 多层电路板的层间配置结构 |
| CN1473000A (zh) * | 2002-07-31 | 2004-02-04 | 威盛电子股份有限公司 | 多层电路板的层间配置结构 |
| CN1901777A (zh) * | 2005-07-22 | 2007-01-24 | 鸿富锦精密工业（深圳）有限公司 | 具有改良电源区块的印刷电路板 |
| CN1964048A (zh) * | 2005-11-10 | 2007-05-16 | 川崎微电子股份有限公司 | 半导体集成电路 |
| CN106104770A (zh) * | 2014-03-12 | 2016-11-09 | 株式会社晶磁电子日本 | 层叠半导体集成电路装置 |
| US20170278819A1 (en) * | 2016-03-24 | 2017-09-28 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacture thereof |
| CN107239346A (zh) * | 2017-06-09 | 2017-10-10 | 郑州云海信息技术有限公司 | 一种整机柜计算资源池节点及计算资源池化架构 |
| CN109271337A (zh) * | 2018-08-31 | 2019-01-25 | 郑州云海信息技术有限公司 | 一种基于hgx-2的gpu-box系统架构 |
| CN109933552A (zh) * | 2019-02-27 | 2019-06-25 | 苏州浪潮智能科技有限公司 | 一种通用gpu节点装置及通用16gpu box装置 |
| CN110488934A (zh) * | 2019-08-09 | 2019-11-22 | 苏州浪潮智能科技有限公司 | 一种兼顾12v和48v供电电源的gpu板卡及设计方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114661099B (zh) | 一种主板、处理器板卡及计算系统 | |
| CN103198034A (zh) | 一种基于cpci总线设备板卡的热插拔电源管理装置 | |
| CN102932156A (zh) | 一种微服务器及微服务器集群系统 | |
| CN110869877B (zh) | 串联电路、电路板及计算设备 | |
| WO2021174724A1 (zh) | 刀片服务器混插拓扑结构和系统 | |
| CN113238644A (zh) | 一种双电源平面供电装置和服务器 | |
| WO2024055641A1 (zh) | 一种电源模组和供电方法 | |
| CN111352494A (zh) | 一种54v输入pcie交换板供电架构及电源布线方法 | |
| CN106972617A (zh) | 应用于模块化航电系统的电源冗余备份装置 | |
| CN106547224A (zh) | 基于总线的通用型微纳卫星综合电子架构 | |
| CN103809671A (zh) | 图形卡及用于其的基板和核心板 | |
| CN100395681C (zh) | 一种时钟系统 | |
| CN107179818A (zh) | 双主板的控制电路及控制方法 | |
| CN209895300U (zh) | 一种应用于服务器供电的电源转接板 | |
| CN101118459A (zh) | 丛集计算机的电源切换装置与方法 | |
| CN107219912A (zh) | 一种新型机柜式服务器供电系统及供电模式控制方法 | |
| CN110636694B (zh) | 一种多节点芯片连接系统 | |
| CN220438882U (zh) | 电源背板及服务器供电系统 | |
| CN220368846U (zh) | 一种印制电路板及处理器板卡 | |
| CN221040008U (zh) | 硬件在环测试装置与测试系统 | |
| CN214256754U (zh) | 一种用于容错计算机数据同步的pcb连接板模块 | |
| CN217587961U (zh) | 一种基于双路国产cpu的人工智能服务器硬件架构 | |
| CN220752613U (zh) | L型的2u存储架构及存储服务器 | |
| US20220361328A1 (en) | Power conversion module using cmt connector | |
| CN213484750U (zh) | 滤波电路及模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200630 |