CN1964048A - 半导体集成电路 - Google Patents

半导体集成电路 Download PDF

Info

Publication number
CN1964048A
CN1964048A CNA2006101446496A CN200610144649A CN1964048A CN 1964048 A CN1964048 A CN 1964048A CN A2006101446496 A CNA2006101446496 A CN A2006101446496A CN 200610144649 A CN200610144649 A CN 200610144649A CN 1964048 A CN1964048 A CN 1964048A
Authority
CN
China
Prior art keywords
layer
metal wiring
wiring layer
power
supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101446496A
Other languages
English (en)
Other versions
CN1964048B (zh
Inventor
木村吉孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawasaki Microelectronics Inc
Original Assignee
Kawasaki Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Microelectronics Inc filed Critical Kawasaki Microelectronics Inc
Publication of CN1964048A publication Critical patent/CN1964048A/zh
Application granted granted Critical
Publication of CN1964048B publication Critical patent/CN1964048B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一种具有多层布线结构的半导体集成电路，其包括：包括多条顶层电源布线的顶金属布线层(Mtop)和直接位于顶金属布线层(Mtop)下的包括多条次顶层电源布线的次顶金属布线层(Mtop－1)。顶层和次顶层电源布线各自还包括给电路元件供应第一电位的第一电位布线以及给电路元件供应第二电位的第二电位布线。顶层电源布线与次顶层电源布线彼此交叉，并且顶层绝缘膜被布置在它们之间。第一和第二接触位于绝缘膜中，用于连接顶金属布线层与次顶金属布线层中的第一电位布线和第二电位布线。

Description

半导体集成电路
本申请要求2005年11月10日提交的日本申请No.2005-325508的优先权，其全部内容在此参考引进。
技术领域
本发明涉及一种在低电压且高速率下工作的半导体集成电路，特别涉及一种能够稳定工作电源的半导体集成电路。
背景技术
在半导体集成电路中，电阻充分降低的电源布线与地布线被布置在电路中，用于给每个元件供应特定的电压并且使电路中的每个元件稳定工作。然而，当在半导体集成电路中局部发生高功耗时，电源电压在其附近瞬时降低。结果，发生逻辑电路中的操作错误或者输出信号中的抖动。这种现象明显地发生于在高速率且低电压下工作的半导体集成电路中。
通常用于解决这些问题的方法包括：增强电源布线与地布线，即，加厚布线的厚度以降低电阻的方法；以及为了稳定瞬态功耗的电源电压，在电源与地之间形成电容器。已知这些方法的例子如下：
(1)顶金属布线层(层n)与直接位于顶金属布线层下的布线层(层n-1)中的一层连接到高电压电源VDD。另一层连接到低电压电源VSS，并且在这两个布线层之间薄薄地形成具有相对高的介电常数的绝缘材料。结果，使用布线层n以及布线层n-1作为电极形成了稳定电源的电容器单元。(日本未决公开专利申请2002-270771)。
(2)层叠M1、M2以及M3布线层，使得在相同方向上以一定间距排列的多条布线的间距排列方向与在相同方向上以一定间距排列的多条其它布线的间距排列方向交叉。M1、M2以及M3线层互相连接，所以电位VDD和VSS被供给在每个M1、M2以及M3布线层中相邻的布线。结果，在每个布线层中的相邻VDD和VSS布线之间形成解耦电容。(日本未决公开专利申请2003-249559)。
然而，在JP2002-270771中公开的方法中，通常需要给电源布线增加电容器单元。因此，与常规半导体集成电路相比，存在要求两个布线层以及增加制造成本的问题。
在JP2003-249559中公开的方法中，在相同的层中的VDD和VSS布线之间形成电容器。存在从结构的观点看不能提供足够的电极面积并导致难以确保足够大的电容的问题，特别是当信号布线的数量增加时不能形成大电容器的问题。
发明内容
因此，提供一种半导体集成电路，其能够在不使制造工艺复杂而且不增加制造成本的情况下，保持足够的电源电容以及能够稳定电源电压。
根据典型实施例的半导体集成电路可以具有以下特征：
具有多层布线层结构的半导体集成电路，包括：
形成在半导体衬底上的电路元件；
顶金属布线层(MTOP)以及直接位于顶金属布线层MTOP下的次顶金属布线层(MTOP-1)，其中顶金属布线层包括在第一方向上延伸的多条顶层电源布线，次顶金属布线层包括在第二方向上延伸的多条次顶层电源布线，顶层和次顶层电源布线各自包括用于给电路元件供应第一电位的多条第一电位布线以及用于给电路元件供应第二电位的多条第二电位布线，第一方向与第二方向被构造成使得顶层电源布线与次顶层电源布线彼此交叉，顶层绝缘膜被布置在它们之间；以及
多个第一接触以及多个第二接触，其中第一接触位于绝缘膜中，用于使在顶金属布线层与次顶金属布线层中的第一电位布线互相连接，第二接触位于绝缘膜中，用于使在顶金属布线层和次顶金属布线层中的第二电位布线互相连接。
该半导体集成电路还可以包括位于次顶金属布线层下的多个较低金属布线层，其中形成在顶层的电源布线与次顶层的电源布线之间的每单位面积电容比在除了顶金属布线层MTOP和次顶金属布线层MTOP-1之外的任何两个金属布线层的电源布线之间的每单位面积电容大。
该半导体集成电路能够保持足够的电源电容并且能够在不使制造工艺复杂且不增加制造成本的情况下稳定电源电压。
附图说明
图1是剖面图，示出了根据典型实施例的半导体集成电路。
图2是概念顶视图，示出了如下布线排列，其中包括在MTOP中的电源布线(VCC1与VSS1)与包括在MTOP-1中的电源布线(VCC2与VSS2)彼此交叉排列。
图3A到3E是示出了用于形成MTOP与MTOP-1的方法的例子的侧视图。
具体实施方式
以下详细说明多种典型实施例。图1是剖面图，示出了根据典型实施例的半导体集成电路。如图1所示，该半导体集成电路包括：多个元件2，诸如MOSFET，其形成在半导体衬底1的表面上；以及金属布线层，诸如M1和M2，用于将元件连接在一起，以使预定的半导体集成电路工作。这些半导体集成电路是通过包括在金属布线层中的金属布线连接的。
图1示出了具有多层布线结构的半导体集成电路，该多层布线结构包括作为上面提到的金属布线层的金属布线层M1到MTOP。顶金属布线层(MTOP)包括在第一方向上延伸的多条顶层电源布线。直接位于顶金属布线层MTOP下面的次顶金属布线层(MTOP-1)包括在第二方向上延伸的多条次顶层电源布线。
MTOP与MTOP-1层各自包括多条第一电位布线与多条第二电位布线，其中第一电位布线用于给电路元件供应第一电位“VCC”，第二电位布线用于给电路元件供应与VCC不同的第二电位“VSS”。用于供应第一电位“VCC”的第一电位布线连接到电源，其中电源用于给电路供应电源电压。用于供应第二电位“VSS”的第二电位布线连接到地，其中地用于供应地电位。
MTOP层的第一方向与MTOP-1层的第二方向彼此不同，从而在MTOP层中包括的顶层电源布线与在MTOP-1层中包括的次顶层电源布线互相交叉，顶层绝缘膜被布置在它们之间。
多个第一接触位于绝缘膜中，用于将MTOP与MTOP-1层中包括的第一电位布线彼此连接起来。多个第二接触也位于绝缘膜中，用于将顶金属布线层与次顶金属布线层中的第二电位布线彼此连接起来。
当从顶方向(即，在顶视图中)观察该半导体集成电路时，在MTOP中包括的多条顶层电源布线与在MTOP-1层中包括的多条次顶层电源布线彼此交叉排列，顶层绝缘膜位于两者之间。
图2是示出了布线排列的概念性顶视图，其中包括在MTOP层中的电源布线(VCC1与VSS1)与包括在MTOP-1层中的电源布线(VCC2与VSS2)彼此交叉排列。图2示出了在MTOP层中包括的电源布线(VCC1与VSS1)与在MTOP-1层中包括的电源布线(VCC2与VSS2)基本上彼此垂直的情况。在其它实施例中，MTOP层与MTOP-1层中各自包括的电源布线还可以以小于90°的预定角度倾斜地交叉。尽管在图2中，在MTOP层与MTOP-1层的每一层中包括的不同电位的电源布线(VCC与VSS)交替布置，但其它实施例不限于这种排列，还可以根据半导体集成电路的设计或者一些其它原因引起的限制适当地改变。
在如图2所示的典型布线排列中，贯通电源布线之间保持的区域中的绝缘膜来提供接触，从而用于供应相同电位的电源布线电气地导通，其中电源布线用于给形成在半导体衬底的表面上的电路供应相同的电位。也就是，在图2中，接触3c贯通在MTOP层中包括的电源布线VCC1与MTOP-1层中包括的电源布线VCC2之间保持的区域中的绝缘膜，从而电气地导通电源布线VCC1与VCC2。而且，接触3S贯通在MTOP层中包括的电源布线VSS1与MTOP-1层中包括的电源布线VSS2之间保持的区域中的绝缘膜，以便电气地导通电源布线VSS1与VSS2。优选在可用的区域中提供尽可能多的接触，以便确保每个电源布线供应的电源能力。
如图2所示，在该典型实施例中，电容器形成在电源布线之间保持的区域中，其中电源布线用于给形成在半导体衬底1的表面上的电路供应不同的电位。在图2中，“用于供应不同电位的电源布线之间保持的区域”对应于在MTOP层中包括的电源布线VCC1与MTOP-1层中包括的电源布线VSS2之间保持的区域，以及在MTOP层中包括的电源布线VSS1与MTOP-1层中包括的电源布线VCC2之间保持的区域。当用于供应不同电位的电源布线在相同布线层中彼此相邻时，所述区域还对应于在相同层中中包括的相邻电源布线之间保持的区域。
在相对于半导体集成电路中可能发生的瞬时功耗来稳定电源电压时，MTOP层与MTOP-1层之间的电容器起到缓冲器的作用。电容器还具有避免如在输出信号中产生抖动等缺陷的效果。有效地起到作为缓冲器作用的电容器的所需电容依赖于半导体集成电路的规格与工作环境。例如，当半导体集成电路工作在低电源电压且高速下时，电容器的电容优选是每芯片单位面积为1nF/mm2或更大。形成的电容器的电容优选尽可能大。
如上所述，形成在金属布线层MTOP和MTOP-1之间的电容器能够形成在MTOP层中包括的电源布线VCC1与MTOP-1层中包括的电源布线VSS2之间保持的区域中，以及在MTOP层中包括的电源布线VSS1与MTOP-1层中包括的电源布线VCC2之间保持的区域中。当供应不同电位的电源布线在相同布线层中彼此相邻时，电容器也能够形成在相同布线层中的相邻电源布线之间保持的区域中。
然而，当供应不同电位的电源布线在相同布线层中彼此相邻时，形成在相邻电源布线之间保持的区域中的电容器的电容小于形成在MTOP层与MTOP-1层之间的电容器的电容，或者与其一小部分一样小。这是因为通常布线在宽度方向上的长度比在厚度方向上的长度长，而且从制造技术问题等角度看，能够将布线层之间的距离制造得比相同层中的布线之间的距离小。
图3示出了用于形成金属布线层MTOP和MTOP-1的典型方法。虽然图3示出了用于形成金属布线层MTOP和MTOP-1的采用铜工艺的双金属镶嵌法，但在此描述的多种实施例不限于这种方法。代替图3中公开的方法，其它双金属镶嵌法与其它布线方法都能够使用。以下参照图3说明用于形成金属布线层MTOP和MTOP-1的典型方法。
如图3A所示，首先，次顶金属布线层MTOP-1形成在(直接位于MTOP-1下的)金属布线层MTOP-2上，绝缘膜4被布置在它们之间。利用CVD工艺可以形成作为绝缘膜4的SiO2膜。将绝缘膜4淀积在金属布线层MTOP-2上之后，利用CMP工艺使绝缘膜4的表面光滑，然后例如使用铜，利用金属镶嵌法形成次顶金属布线层MTOP-1。
接下来，如图3B所示，绝缘膜5淀积在次顶金属布线层MTOP-1上，用作金属布线层MTOP与MTOP-1之间的绝缘膜。然后，SiO2膜6淀积在绝缘膜5上。绝缘膜5作为用于在金属布线层MTOP与MTOP-1之间形成电容器的绝缘层。因此，为了确保电容器的电容，优选绝缘膜5比保持在布线层MTOP与MTOP-1之间的任何其它绝缘膜薄，并且尽可能薄。优选地，绝缘膜的厚度是传统金属布线层MTOP与MTOP-1之间的绝缘膜的厚度的1/10或者更小。
具有介电常数大约为4的氧化物膜(诸如SiO2膜)能够作为绝缘膜5的材料。然而，还可以使用例如介电常数约为8的SiN膜或者介电常数约为25的Ta2O5膜作为具有较高介电常数的材料，由此在相同厚度下增加电容。
当次顶金属布线层MTOP-1使用铜时，还要求绝缘膜5起到用于防止铜扩散的扩散阻挡膜的作用。因此，SiN膜或者SiC膜会更加适合作为用于绝缘膜5的材料。此外，绝缘膜5的厚度优选在大约30nm到大约100nm的范围中。
接下来，如图3C所示，利用刻蚀，在绝缘膜5中形成用于连接相同电位的电源布线的接触3c，并且在SiO2膜6中形成用于金属布线层MTOP的布线部分的凹槽7。通过双金属镶嵌法中公知的多种方法中的任何一种能够形成接触3c与凹槽7。
接下来，如图3D所示，用于形成金属布线层MTOP的金属膜8掩埋在接触3c与凹槽7中。例如，能够应用通过电镀(electrolytic plating)来掩埋铜的方法。
最后，如图3E所示，利用CMP工艺移除掩埋金属膜8(在这种情况下，是铜)的不需要的部分以形成金属布线层MTOP。
在本实施例中，如图3E所示，电容器形成在MTOP层中包括的电源布线VCC1与MTOP-1层中包括的电源布线VSS2之间保持的区域中。在如图3E所示的情况下，电容器能够形成在MTOP-1层中包括的电源布线VCC2与VSS2之间，但是电容器的电容显著小于形成在MTOP层中包括的电源布线VCC1与MTOP-1层中包括的电源布线VSS2之间保持的区域中的电容器的电容。
如上所述，电容器主要形成在MTOP层中包括的电源布线VCC1与MTOP-1层中包括的电源布线VSS2之间保持的区域中。而且，电容器形成在MTOP层中包括的电源布线VSS1与MTOP-1层中包括的电源布线VCC2之间保持的区域中。
在本发明的该结构中，能够确保稳定电源电压所要求的电容器的电容的一个方法。也就是说，顶金属布线层MTOP与直接位于MTOP下的次顶金属布线层MTOP-1专门用于电源布线(VCC与VSS)，而不用于信号布线。如在此使用的，表述“专门用于电源布线(VCC与VSS)”是指金属布线层MTOP和MTOP-1主要用于电源布线，而不用于信号布线。可以在这些金属布线层中的一层或两层中形成其它元件，诸如用于连接到形成在较低层的电路区中的信号线的焊盘。可以替换地，表述“专门用于电源布线(VCC与VSS)”是指电源布线和信号布线不混合在相同的布线层中。
能够降低金属布线层MTOP与MTOP-1之间的夹层膜的厚度，并且提高夹层膜的介电常数，这是因为在MTOP和MTOP-1中没有形成信号布线。结果，形成在金属布线层MTOP与MTOP-1之间的电容器的电容能够增加，并且能够确保用于稳定电源电压的电源电容。相反，当在MTOP和MTOP-1中形成信号布线时，不能够降低夹层膜的厚度和增加其介电常数，这是因为需要降低信号布线的电容，以便增加半导体集成电路的工作速度。
当使用1μm厚度的传统的SiO2绝缘膜时，也不能得到每芯片单位面积1nF/mm2的电容。例如，尺寸为5mm×5mm的整个芯片的电容上限实际为2nF到3nF，因此每芯片单位面积的电容上限约为0.1nF/mm2。通常，通过介电常数除以厚度获得的值(＝介电常数/厚度)优选的大于任何其它金属布线层之间的值。实际上，优选厚度小于任何其它层，而介电常数大于任何其它层。
上面描述了电容器形成在顶金属布线层MTOP与直接位于MTOP下的次顶金属布线层MTOP-1之间的情况。然而，电容器还可以形成在金属布线层MTOP-1与位于其下的较低金属布线层MTOP-2之间。在这种情况下，确保的电容是在金属布线层MTOP与MTOP-1之间形成的电容器的电容的约2倍那样大。
在本实施例中，金属布线层MTOP表述为顶层。然而，金属布线层MTOP在严格意义上可以不是顶层。例如，半导体集成电路还可以具有用于在金属布线层MTOP上形成凸点的布线层。当然，本发明包括这种情况。换言之，术语“顶层”是指除了凸点布线层外在金属布线层MTOP上没有金属布线层。
在JP2002-270771中公开的方法中，为了在电源与地电位之间应用电容器而加入2个布线层。然而，在这里示出的实施例中，不提供这些布线层，而是顶层与直接在顶层下面的层(即，上面的两层)都专门用于电源布线，而它们传统地用于信号和电源布线。
而且，在本发明中，即使当上面的两层专门用于电源布线时，也能够使用半导体集成电路的近来技术在第三层或者顶层下面的层中提供信号布线，这能够制造多层布线结构。

Claims (11)

1.一种具有多层布线结构的半导体集成电路，包括：
形成在半导体衬底上的电路元件；
顶金属布线层(MTOP)以及直接位于顶金属布线层MTOP下的次顶金属布线层(MTOP-1)，其中顶金属布线层包括在第一方向上延伸的多条顶层电源布线，次顶金属布线层包括在第二方向上延伸的多条次顶层电源布线，顶层和次顶层电源布线各自包括用于给电路元件供应第一电位的多条第一电位布线以及用于给电路元件供应第二电位的多条第二电位布线，第一方向与第二方向被构造成使得顶层电源布线与次顶层电源布线彼此交叉，顶层绝缘膜被布置在它们之间；以及
多个第一接触以及多个第二接触，其中第一接触位于绝缘膜中，用于使顶金属布线层与次顶金属布线层中的第一电位布线互相连接，第二接触位于绝缘膜中，用于使顶金属布线层和次顶金属布线层中的第二电位布线互相连接。
2.根据权利要求1所述的半导体集成电路，还包括次顶金属布线层下的多个较低金属布线层，
其中在顶层电源布线与次顶层电源布线之间形成的每单位面积电容比在除了顶金属布线层MTOP和次顶金属布线层MTOP-1之外的金属布线层中的任何两个金属布线层的布线之间的每单位面积电容大。
3.根据权利要求1所述的半导体集成电路，其中在顶层电源布线与次顶层电源布线之间的每单位面积电容是1nF/mm2或者更大。
4.根据权利要求2所述的半导体集成电路，其中在顶层电源布线与次顶层电源布线之间的每单位面积电容是1nF/mm2或者更大。
5.根据权利要求1所述的半导体集成电路，其中顶金属布线层MTOP与次顶金属布线层MTOP-1专门用于形成电源布线并可选地用于形成焊盘。
6.根据权利要求2所述的半导体集成电路，其中顶金属布线层MTOP与次顶金属布线层MTOP-1专门用于形成电源布线并可选地用于形成焊盘。
7.根据权利要求3所述的半导体集成电路，其中顶金属布线层MTOP与次顶金属布线层MTOP-1专门用于形成电源布线并可选地用于形成焊盘。
8.根据权利要求1所述的半导体集成电路，其中顶层绝缘膜的厚度是大约30到大约100nm。
9.根据权利要求1所述的半导体集成电路，还包括在次顶金属布线层下的多个较低金属布线层以及在较低金属布线层中的各相邻的较低金属布线层之间的较低层绝缘膜，以及在较低布线层中的最顶较低布线层与次顶金属布线层之间的中间层绝缘膜，
其中顶层、中间层以及较低层绝缘膜中的每一个都具有厚度与介电常数，并且顶层绝缘膜的介电常数与厚度之间的比高于中间与较低层绝缘膜中的任何一个的比。
10.根据权利要求9所述的半导体集成电路，其中顶层绝缘膜的厚度薄于中间与较低层绝缘膜的任何一个的厚度。
11.根据权利要求9所述的半导体集成电路，其中顶层绝缘膜的介电常数高于中间与较低层绝缘膜的任何一个的介电常数。
CN2006101446496A 2005-11-10 2006-11-10 半导体集成电路 Expired - Fee Related CN1964048B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005325508 2005-11-10
JP2005-325508 2005-11-10
JP2005325508A JP2007134468A (ja) 2005-11-10 2005-11-10 半導体集積回路

Publications (2)

Publication Number Publication Date
CN1964048A true CN1964048A (zh) 2007-05-16
CN1964048B CN1964048B (zh) 2011-03-23

Family

ID=38002920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101446496A Expired - Fee Related CN1964048B (zh) 2005-11-10 2006-11-10 半导体集成电路

Country Status (3)

Country Link
US (1) US7659629B2 (zh)
JP (1) JP2007134468A (zh)
CN (1) CN1964048B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102893397A (zh) * 2011-05-17 2013-01-23 松下电器产业株式会社 三维集成电路、处理器、半导体芯片及三维集成电路的制造方法
CN108452967A (zh) * 2017-02-21 2018-08-28 意法半导体股份有限公司 具有压电致动的微流体mems印刷设备
CN111352494A (zh) * 2020-02-22 2020-06-30 苏州浪潮智能科技有限公司 一种54v输入pcie交换板供电架构及电源布线方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011033599A1 (ja) 2009-09-21 2011-03-24 株式会社 東芝 半導体装置
WO2013168354A1 (ja) * 2012-05-10 2013-11-14 パナソニック株式会社 電源電圧の安定化構造を持つ三次元集積回路、及びその製造方法
FR3077925B1 (fr) * 2018-02-14 2021-06-18 Commissariat Energie Atomique Circuit integre tridimensionnel face a face de structure simplifiee

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3432963B2 (ja) 1995-06-15 2003-08-04 沖電気工業株式会社 半導体集積回路
JP3522144B2 (ja) * 1999-02-25 2004-04-26 富士通株式会社 容量回路および半導体集積回路装置
JP3792483B2 (ja) 2000-05-29 2006-07-05 京セラ株式会社 多層配線基板
JP4795521B2 (ja) * 2000-10-16 2011-10-19 富士通株式会社 半導体装置及びその製造方法
JP4748867B2 (ja) * 2001-03-05 2011-08-17 パナソニック株式会社 集積回路装置
JP2002270771A (ja) * 2001-03-09 2002-09-20 Hitachi Ltd 半導体装置の製造方法
JP3718468B2 (ja) 2001-10-17 2005-11-24 川崎マイクロエレクトロニクス株式会社 半導体集積回路
JP2003249559A (ja) 2002-02-22 2003-09-05 Handotai Rikougaku Kenkyu Center:Kk 多層配線装置および配線方法並びに配線特性解析・予測方法
JP3590034B2 (ja) 2002-04-26 2004-11-17 Ｎｅｃエレクトロニクス株式会社 半導体容量素子及びその製造方法
JP4497791B2 (ja) * 2002-05-09 2010-07-07 株式会社ルネサステクノロジ 半導体集積回路
JP4342833B2 (ja) * 2003-05-16 2009-10-14 Ｎｅｃエレクトロニクス株式会社 容量セルと半導体装置及びその製造方法
JP3892429B2 (ja) * 2003-09-18 2007-03-14 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法およびマスクパターンの生成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102893397A (zh) * 2011-05-17 2013-01-23 松下电器产业株式会社 三维集成电路、处理器、半导体芯片及三维集成电路的制造方法
CN108452967A (zh) * 2017-02-21 2018-08-28 意法半导体股份有限公司 具有压电致动的微流体mems印刷设备
CN111352494A (zh) * 2020-02-22 2020-06-30 苏州浪潮智能科技有限公司 一种54v输入pcie交换板供电架构及电源布线方法

Also Published As

Publication number Publication date
US20070102820A1 (en) 2007-05-10
US7659629B2 (en) 2010-02-09
CN1964048B (zh) 2011-03-23
JP2007134468A (ja) 2007-05-31

Similar Documents

Publication Publication Date Title
CN1964048B (zh) 半导体集成电路
US6809419B2 (en) Semiconductor device
CN100466254C (zh) 半导体器件和mim电容器
US5789807A (en) On-chip power distribution for improved decoupling
US20160276274A1 (en) Power and ground routing of integrated circuit devices with improved ir drop and chip performance
JP5432662B2 (ja) 電源配線構造の設計方法、半導体装置の製造方法、および、半導体装置
JP2011165966A (ja) 半導体装置および半導体装置の製造方法
JP2005311299A (ja) 半導体装置及びその製造方法
US8476745B2 (en) Integrated circuit chip with reduced IR drop
CN1996597A (zh) 集成电路及其制造方法
JP2007214397A (ja) 半導体集積回路
JP2004022869A (ja) 半導体装置
KR100881488B1 (ko) Ｍｉｍ 캐패시터를 갖는 반도체 소자 및 그의 제조방법
JP2010140972A (ja) 半導体装置
US10714419B2 (en) Non-planar metal-insulator-metal capacitor formation
US8766417B2 (en) Integrated circuit chip with reduced IR drop
JP3696706B2 (ja) 半導体装置の電源線構造
CN118714917A (zh) 半导体结构
JP2005259968A (ja) 半導体装置
KR100613282B1 (ko) 반도체 장치의 캐패시터 및 그의 제조 방법
JP3954561B2 (ja) 半導体集積回路の多層化電源ラインおよびそのレイアウト方法
KR100548522B1 (ko) 커패시터 구조물을 갖는 반도체 장치
JP2005340555A (ja) 半導体集積回路素子
US9147659B1 (en) Bondpad arrangement with reinforcing structures between the bondpads
US20010050381A1 (en) Semiconductor apparatus and manufacturing method therefor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110323

Termination date: 20201110

CF01 Termination of patent right due to non-payment of annual fee