JP2005259968A

JP2005259968A - 半導体装置

Info

Publication number: JP2005259968A
Application number: JP2004069255A
Authority: JP
Inventors: Masaki Yamada; 雅基山田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2004-03-11
Filing date: 2004-03-11
Publication date: 2005-09-22
Also published as: US20050269712A1; US20060261486A1

Abstract

【課題】同一配線層で配線幅の異なる配線同士が接続された配線構造において、細幅配線にボイドが発生するのを低減でき、断線を防止できる半導体装置を提供する。
【解決手段】半導体装置は、半導体基板上に形成され、太い配線幅ａを持つ太幅配線１１と、この太幅配線１１と同一の配線層に形成され、配線幅が０．２μｍ以下の細い配線幅ｂを持つ細幅配線１２とを具備する。太幅配線１１と細幅配線１２とが配線幅ａの部分と配線幅ｂの部分とで接続され、配線幅ａと配線幅ｂとの比（ａ／ｂ）が１０より小さく設定されている。
【選択図】図１

Description

本発明は、半導体基板上の同一配線層において配線幅の異なる配線同士が接続された配線構造を有する半導体装置に関するものである。

近年、コンピューターや通信機器の重要部分には、多数のトランジスタや抵抗などが電気回路を構成するように結びつけられて、１チップ上に集積化された大規模集積回路（ＬＳＩ）が多用されている。このため、機器全体の性能は、ＬＳＩ単体が持つ性能に大きく影響されてしまう。ＬＳＩ単体の性能向上は、集積度を高めること、つまり素子の微細化を推進することにより実現できる。

ＬＳＩにおける信号配線の幅は、必要電流量と回路の複雑さに依存して様々な形態をとる。すなわち、素子の高性能化を達成するために、大電流を流すために太い配線幅を持つ太幅配線が存在し、また最小の設計寸法でデザインされた下層配線に接続される配線ではより細い配線幅を持つ細幅配線が存在することになる。

しかし、素子の微細化に伴って配線の微細化や多層化が進んだ結果、以下のような問題が顕在化している。

ＬＳＩにおいて上層の配線と下層の配線とを接続するビアでは、ビア内部にボイドが発生するという問題が生じている。この問題を解決するために、ビアに接続される配線の配線幅を規定することが提案されている（例えば、特許文献１参照）。

ＬＳＩでは、また同一の配線層において太幅配線と細幅配線とが接続される場合が多々存在する。配線幅の極端に異なる配線が同一の配線層で接続される構造では、ストレスマイグレーションにより細幅配線にボイドが発生し、細幅配線が断線するという問題が生じる。
特開２００２−１２４５６５号公報

この発明は、前記課題に鑑みてなされたものであり、同一の配線層に形成される細い配線幅を持つ細幅配線と太い配線幅を持つ太幅配線とが接続される配線構造において、細幅配線にボイドが発生するのを低減でき、細幅配線の断線を防止できる半導体装置を提供することを目的とする。

前記目的を達成するために、この発明の一実施形態の半導体装置は、半導体基板上に形成され、第１配線幅ａを持つ第１の配線と、前記半導体基板上の前記第１の配線と同一の配線層に形成され、配線幅が０．２μｍ以下の第２配線幅ｂを持つ第２の配線とを具備し、前記第１の配線と前記第２の配線とが前記第１配線幅ａの部分と前記第２配線幅ｂの部分とで接続され、前記第１配線幅ａと前記第２配線幅ｂとの比（ａ／ｂ）が１０より小さいことを特徴とする。

この発明によれば、同一の配線層に形成される細い配線幅を持つ細幅配線と太い配線幅を持つ太幅配線とが接続される配線構造において、細幅配線にボイドが発生するのを低減でき、細幅配線の断線を防止できる半導体装置を提供できる。

以下、図面を参照してこの発明の実施形態について説明する。説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。

［第１の実施形態］
まず、この発明の第１の実施形態の配線構造を含む半導体装置について説明する。

図１は、第１の実施形態の配線構造を含む半導体装置の構成を示す平面図である。

太い配線幅ａを持つ太幅配線１１と細い配線幅ｂを持つ細幅配線１２は、半導体基板上の同一の配線層に形成されており、図１に示すように、太幅配線１１と細幅配線１２とは配線幅ａの部分と配線幅ｂの部分にて互いに接続されている。この実施形態は、太幅配線１１と細幅配線１２の配線幅ａ、ｂが５０μｍ以下であり、特に細幅配線１２の配線幅ｂが０．２μｍ以下の場合に適用される。太幅配線１１の配線幅ａと細幅配線１２の配線幅ｂとの比（ａ／ｂ）は、１０より小さくなるように設定されている。さらに、太幅配線１１と細幅配線１２は、例えば銅（Ｃｕ）、または銀（Ａｇ）、アルミニウム（Ａｌ）等から形成されている。

図２に、太幅配線１１と細幅配線１２の斜視図を示す。図２に示すように、同一の配線層で接続された太幅配線１１と細幅配線１２は配線高さcを持つ。

また、図３に、図１に示した太幅配線１１と細幅配線１２の３−３線に沿った断面を示す。これら太幅配線１１と細幅配線１２は、例えばダマシーン法で製造される。その製造方法を以下に述べる。

図３に示すように、半導体基板２１上に絶縁分離層２２を形成し、続いて、絶縁分離層２２上に層間絶縁膜２３を形成する。この層間絶縁膜２３に、配線パターンに合わせて溝を掘り、配線溝を形成する。その後、配線溝に配線用の金属を充填することにより、金属配線、すなわち太幅配線１１及び細幅配線１２を形成する。

この充填工程は、例えば以下のように行う。ここでは、太幅配線１１及び細幅配線１２は銅から形成されるものとする。スパッタ法により、配線溝内及び層間絶縁膜２３上にバリアメタルとなるタンタル膜(図示せず)を膜厚１０ｎｍ程度堆積する。さらに、同様にスパッタ法により、タンタル膜上に銅を膜厚８０ｎｍ程度堆積する。続いて、めっき法により銅を膜厚８００ｎｍ程度形成する。

その後、ＣＭＰ法により層間絶縁膜２３上を研磨して、層間絶縁膜２３上の余分な銅及びタンタルを除去する。続いて、太幅配線１１及び細幅配線１２を形成する銅の酸化及び拡散を防ぐ酸化拡散防止膜２４を、太幅配線１１上及び細幅配線１２上に形成する。さらに、酸化拡散防止膜２４上に表面保護膜２５を形成する。

前述した配線構造を持つ半導体装置では、太幅配線１１と細幅配線１２との配線幅比（ａ／ｂ）を１０より小さくすることにより、細幅配線１２を形成する銅が太幅配線１１に吸い上げられる現象の影響を低減できる。これにより、細幅配線１２にボイドが発生するのを抑制でき、細幅配線１２に生じる断線などの不良を防止できる。

次に、図１〜図３に示した構造を持つ太幅配線１１及び細幅配線１２を作成し、細幅配線１２に不良が発生するか否かを調べた実験結果を述べる。なお、太幅配線１１及び細幅配線１２は銅から形成されている。

第１群の試料では、太幅配線１１の配線幅ａと細幅配線１２の配線幅ｂとの比（ａ／ｂ）を種々変化させた試料を準備した。細幅配線１２の配線幅ｂは９０ｎｍ程度であり、太幅配線１１及び細幅配線１２の配線高さｃは１６０ｎｍ程度である。

また、第２群の試料では、細幅配線１２のアスペクト比（ｃ／ｂ）を種々変化させた試料を準備した。細幅配線１２の配線幅ｂは０．２μｍ以下であり、太幅配線１１及び細幅配線１２の配線高さｃは１６０ｎｍ程度である。

第１群及び第２群の各試料を２２５℃の環境下に１６００時間放置し、放置後、太幅配線１１に接続された細幅配線１２に不良が発生しているか否かについて調べた。本実験の結果を表１及び表２に示す。

表１は、太幅配線１１の配線幅ａと細幅配線１２の配線幅ｂとの比（ａ／ｂ）を変えたときの不良率の変化をまとめたものである。表２は、太幅配線１１の配線幅ａと細幅配線１２の配線幅ｂとの比（ａ／ｂ）が１０以上の試料において、細幅配線１２の配線高さｃと配線幅ｂとの比（ｃ／ｂ）を変えたときの不良率の変化をまとめたものである。

実験終了後の観察の結果、不良が発生した細幅配線１２にはボイドが形成されているのが確認された。表１に示すように、不良が発生した試料の配線幅比（ａ／ｂ）は１０以上であり、配線幅比（ａ／ｂ）が１０より小さい場合には不良は確認されなかった。また、配線幅比（ａ／ｂ）が１０以上の場合であっても、細幅配線１２の配線高さｃと配線幅ｂとの比（ｃ／ｂ）が１．１以下の場合には不良が確認されなかった。

以上説明したようにこの第１の実施形態では、同一の配線層で太幅配線と細幅配線が接続された構造において、太幅配線と細幅配線の配線幅比または細幅配線のアスペクト比（高さ／配線幅）を特定することにより、細幅配線に発生するボイドを低減でき、細幅配線の断線を防止することができる。

なお、細幅配線の配線幅ｂが０．２μｍより太い場合は、細幅配線にボイドが形成されて断線するという不良はほとんど発生せず、問題とならない場合が多い。したがって、この発明の実施形態では、細幅配線の配線幅が０．２μｍ以下の場合に適用される。さらに、この実施形態は、多層配線あるいは単層配線のいずれの配線構造を有する半導体装置にも適用できる。これは、以下の実施形態においても同様である。

［第２の実施形態］
次に、この発明の第２の実施形態の配線構造を含む半導体装置について説明する。前記第１の実施形態における構成と同様の部分には同じ符号を付す。

図４は、第２の実施形態の配線構造を含む半導体装置の構成を示す平面図である。

太い配線幅ａを持つ太幅配線１１と細い配線幅ｂを持つ細幅配線１２は、半導体基板上の同一の配線層に形成されている。太幅配線１１の配線幅ａと細幅配線１２の配線幅ｂとの比（ａ／ｂ）は１０以上であり、細幅配線１２のアスペクト比（ｃ／ｂ）は、１．２以上に設定されている。この場合、図４に示すように、太幅配線１１と細幅配線１２との間に中間配線１３を配置して、太幅配線１１と細幅配線１２とを中間配線１３を介して接続する。中間配線１３は、太幅配線１１の配線幅ａより小さく細幅配線１２の配線幅ｂより大きい配線幅ｄを有する（ａ＞ｄ＞ｂ）。これにより、接続部分の中間配線１３と細幅配線１２との配線幅比、及び太幅配線１１と中間配線１３との配線幅比が１０以上にならないようにする。中間配線１３は、図４に示すように、細幅配線１２から太幅配線１１へ向けて、階段状に順次、配線幅が広くなるように形成してもよい。

この実施形態も、前記第１の実施形態と同様に、太幅配線１１、細幅配線１２、及び中間配線１３の配線幅が５０μｍ以下であり、特に細幅配線１２の配線幅ｂが０．２μｍ以下の場合に適用される。さらに、太幅配線１１、細幅配線１２、及び中間配線１３は、例えば銅（Ｃｕ）、または銀（Ａｇ）、アルミニウム（Ａｌ）等から形成されている。

図５に、太幅配線１１、細幅配線１２、及び中間配線１３の斜視図を示す。同一の配線層で接続された太幅配線１１、細幅配線１２、及び中間配線１３は配線高さcを持つ。

また、図６に、図４に示した太幅配線１１、細幅配線１２、及び中間配線１３の６−６線に沿った断面を示す。これら太幅配線１１、細幅配線１２、及び中間配線１３は、例えばダマシーン法で製造される。その製造方法を以下に述べる。

図６に示すように、半導体基板２１上に絶縁分離層２２を形成し、続いて、絶縁分離層２２上に層間絶縁膜２３を形成する。この層間絶縁膜２３に、配線パターンに合わせて溝を掘り、配線溝を形成する。その後、配線溝に配線用の金属を充填することにより、金属配線、すなわち太幅配線１１、細幅配線１２、及び中間配線１３を形成する。

この充填工程は、例えば以下のように行う。ここでは、太幅配線１１、細幅配線１２、及び中間配線１３は銅から形成されるものとする。スパッタ法により、配線溝内及び層間絶縁膜２３上にバリアメタルとなるタンタル膜(図示せず)を膜厚１０ｎｍ程度堆積する。さらに、同様にスパッタ法により、タンタル膜上に銅を膜厚８０ｎｍ程度堆積する。続いて、めっき法により銅を膜厚８００ｎｍ程度形成する。

その後、ＣＭＰ法により層間絶縁膜２３上を研磨して、層間絶縁膜２３上の余分な銅及びタンタルを除去する。続いて、太幅配線１１、細幅配線１２、及び中間配線１３を形成する銅の酸化及び拡散を防ぐ酸化拡散防止膜２４を、太幅配線１１、細幅配線１２、及び中間配線１３上に形成する。さらに、酸化拡散防止膜２４上に表面保護膜２５を形成する。

前述した配線構造を持つ半導体装置では、太幅配線１１と細幅配線１２との接続部分に中間配線１３を配置して、これら配線の接続部分における配線幅比（ａ／ｂ）を１０より小さくすることにより、細幅配線１２を形成する銅が太幅配線１１に吸い上げられる現象の影響を低減できる。これにより、細幅配線１２にボイドが発生するのを抑制でき、細幅配線１２に生じる断線などの不良を防止できる。

次に、図４〜図６に示した構造を持つ太幅配線１１、細幅配線１２、及び中間配線１３を作成し、細幅配線１２に不良が発生するか否かを調べた実験結果を述べる。細幅配線１２の配線幅ｂは、０．２μｍ以下である。また、太幅配線１１、細幅配線１２、及び中間配線１３は銅から形成されている。

第３群の試料では、太幅配線１１の配線幅ａと細幅配線１２の配線幅ｂとの比（ａ／ｂ）を種々変化させ、中間配線１３を設置した試料を準備した。細幅配線１２の配線幅ｂは９０ｎｍ程度であり、太幅配線１１及び細幅配線１２の配線高さｃは１６０ｎｍ程度である。中間配線１３は、細幅配線１２に対して片側４０ｎｍずつ３段階で順次、配線幅が広くなるように形成した。例えば、細幅配線１２の幅が９０ｎｍの場合、中間配線１３を１７０ｎｍ、２５０ｎｍ、３３０ｎｍと細幅配線１２側から順次、配線幅を広くして太幅配線１１に接続させている。

また、第４群の試料では、細幅配線１２のアスペクト比（ｃ／ｂ）を種々変化させ、中間配線１３を設置した試料を準備した。細幅配線１２の配線幅ｂは０．２μｍ以下であり、太幅配線１１及び細幅配線１２の配線高さｃは１６０ｎｍ程度である。ここで、同様に、中間配線１３は細幅配線１２に対して片側４０ｎｍずつ３段階で順次、配線幅が広くなるように形成した。さらに、太幅配線１１の配線幅ａと細幅配線１２の配線幅ｂとの比（ａ／ｂ）は１０以上に設定した。

第３群及び第４群の各試料を２２５℃の環境下に１６００時間放置し、放置後、太幅配線１１に接続された細幅配線１２に不良が発生しているか否かについて調べた。本実験の結果を表３及び表４に示す。

表３は、太幅配線１１の配線幅ａと細幅配線１２の配線幅ｂとの比（ａ／ｂ）を変えたときの不良率の変化をまとめたものである。表２は、太幅配線１１の配線幅ａと細幅配線１２の配線幅ｂとの比（ａ／ｂ）が１０以上の試料において、細幅配線１２の配線高さｃと配線幅ｂとの比（ｃ／ｂ）を変えたときの不良率の変化をまとめたものである。

実験終了後の観察の結果、表３に示すように、細幅配線１２に不良は確認されなかった。前記第１の実施形態では配線幅比（ａ／ｂ）が１０以上の場合、不良が発生していたが、ここでは配線幅比（ａ／ｂ）が１０以上の場合であっても、不良が確認されなかった。また、表４に示すように、配線幅比（ａ／ｂ）が１０以上で、かつ細幅配線１２の配線高さｃと配線幅ｂとの比（ｃ／ｂ）が１．２以上の場合でも、不良が確認されなかった。

以上説明したようにこの第２の実施形態では、同一の配線層で太幅配線と細幅配線が接続された構造において、太幅配線と細幅配線との間に、配線幅が太幅配線より小さく細幅配線より大きい中間配線を配置することにより、細幅配線に発生するボイドを低減でき、細幅配線の断線を防止することができる。

［第３の実施形態］
次に、この発明の第３の実施形態の配線構造を含む半導体装置について説明する。前記第１の実施形態における構成と同様の部分には同じ符号を付す。

図７は、第３の実施形態の配線構造を含む半導体装置の構成を示す平面図である。

太い配線幅ａを持つ太幅配線３１と細い配線幅ｂを持つ細幅配線３２は、半導体基板上の同一の配線層に形成されており、太幅配線３１の配線幅ａと細幅配線３２の配線幅ｂとの比（ａ／ｂ）は１０以上である。この実施形態も、前記第１の実施形態と同様に、太幅配線３１と細幅配線３２の配線幅ａ、ｂが５０μｍ以下であり、特に細幅配線３２の配線幅ｂが０．２μｍ以下の場合に適用される。

この場合、図７に示すように、太幅配線３１と細幅配線３２との接続部分近傍の太幅配線３１中に、配線材料が存在しないスリット３３を形成する。このスリット３３は、配線材料が存在しない空洞領域であり、細幅配線３２の配線方向を長手方向とする矩形形状を有している。スリット３３は、細幅配線３２の延長上を挟むように太幅配線３１中に２つ配置され、２つのスリット３３間の幅ｅと細幅配線の配線幅ｂとの比（ｅ／ｂ）が１０より小さくなるようにするのが好ましい。図７では、細幅配線３２の延長上を挟むように片側に１つずつのスリット３３を配置しているが、片側に２つ以上のスリットを配置してもよい。

図７に示した太幅配線３１と細幅配線３２の３−３線に沿った断面を図３に示す。スリット３３を含む太幅配線３１と細幅配線３２は、例えばダマシーン法で製造される。その製造方法を以下に述べる。

図３に示すように、半導体基板２１上に絶縁分離層２２を形成し、続いて、絶縁分離層２２上に層間絶縁膜２３を形成する。この層間絶縁膜２３に、配線パターンに合わせて溝を掘り、配線溝を形成する。このとき、配線溝のうち太幅配線３１が形成される領域にはスリット３３を形成するための絶縁膜(図示せず)が突状態で残されている。その後、配線溝に配線用の金属を充填することにより、太幅配線３１及び細幅配線３２を形成すると共に、太幅配線３１中にスリット３３を形成する。

この充填工程は、例えば以下のように行う。ここでは、太幅配線３１及び細幅配線３２は銅から形成されるものとする。スパッタ法により、配線溝内及び層間絶縁膜２３上にバリアメタルとなるタンタル膜(図示せず)を膜厚１０ｎｍ程度堆積する。さらに、同様にスパッタ法により、タンタル膜上に銅を膜厚８０ｎｍ程度堆積する。続いて、めっき法により銅を膜厚８００ｎｍ程度形成する。

その後、ＣＭＰ法により層間絶縁膜２３上を研磨して、層間絶縁膜２３上の余分な銅及びタンタルを除去する。続いて、太幅配線３１及び細幅配線３２を形成する銅の酸化及び拡散を防ぐ酸化拡散防止膜２４を、太幅配線３１上及び細幅配線３２上に形成する。さらに、酸化拡散防止膜２４上に表面保護膜２５を形成する。

前述した配線構造を持つ半導体装置では、太幅配線３１中にスリット３３を形成することにより、細幅配線３２を形成する銅が太幅配線３１に吸い上げられる現象の影響を低減できる。これにより、細幅配線３２にボイドが発生するのを抑制でき、細幅配線３２に生じる断線などの不良を防止できる。

また図８に、前記第１の実施形態で紹介したストレス試験の結果のうち、不良が発生した試料においてボイドが発生した位置の度数分布を示す。ここで、ボイドが発生した位置は、太幅配線１１と細幅配線１２との接続部分から細幅配線１２中のボイドまでの距離である。ここに示すように、ボイドは接続部分から細幅配線１２中の１２μｍまでの範囲で分布しており、１２μｍ以上の距離ではボイドが確認されなかった。スリット３３により太幅配線を分割する目的はあたかも細幅配線の一部を太幅配線中に設置することにあり、長さが１５μｍ以上のスリットを設置することで太幅配線中にボイドを形成させることが可能と考えられる。太幅配線中にボイドが形成された場合でも、スリットで分割された配線が複数存在するため、太幅配線が断線する心配はない。

以上説明したようにこの第３の実施形態では、同一の配線層で太幅配線と細幅配線が接続された構造において、太幅配線中に、細幅配線の延長上を挟むように複数のスリットを配置することにより、細幅配線に発生するボイドを低減でき、細幅配線の断線を防止することができる。

次に、前記第１の実施形態を適用した回路レイアウトの一例を図９に示す。図９は、ある配線層におけるレイアウトの一部を示している。

図９に示すように、配線層には信号線としての太幅配線１１Ａ、１１Ｂが引き回されている。太幅配線１１Ａからは複数の細幅配線１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ、１２Ｅが引き出され、これらの細幅配線１２Ａ〜１２Ｅはそれぞれコア回路４０Ａ〜４０Ｅに接続されている。コア回路４０Ａ〜４０Ｅの各々は、所定の電気的な機能を実現する回路であり、図９に示した配線層を含む多層の配線層に形成されたパターンを有している。

また、太幅配線１１Ｂからは細幅配線１２Ｆが引き出されている。細幅配線１２Ｆは、パターン１２Ｇ、１２Ｈ間に形成されており、これらパターン１２Ｇ、細幅配線１２Ｆ、パターン１２Ｈはデザインルールにおいて狭ピッチのレイアウトになっている。

以上説明したように、太幅配線１１Ａから引き出された細幅配線１２Ａ〜１２Ｅは、太幅配線１１Ａとコア回路４０Ａ〜４０Ｅとをそれぞれ接続する配線として用いられたり、また狭ピッチでレイアウトされた配線の１つとして用いられる。なおここでは、太幅配線と細幅配線が信号線である場合を示したが、電源線にも同様に適用することができる。また、前記第１の実施形態を適用した例を説明したが、第２、第３の実施形態も同様に適用することができる。

また、前述した各実施形態はそれぞれ、単独で実施できるばかりでなく、適宜組み合わせて実施することも可能である。さらに、前述した各実施形態には種々の段階の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。

この発明の第１の実施形態の半導体装置の構成を示す平面図である。前記第１の実施形態の半導体装置の構成を示す斜視図である。前記第１の実施形態の半導体装置の構成を示す断面図である。この発明の第２の実施形態の半導体装置の構成を示す平面図である。前記第２の実施形態の半導体装置の構成を示す斜視図である。前記第１の実施形態の半導体装置の構成を示す断面図である。この発明の第３の実施形態の半導体装置の構成を示す平面図である。前記第１の実施形態にて述べた実験において、不良が発生した試料のボイドが発生した位置の度数分布を示す図である。前記第１の実施形態を適用した回路レイアウトの一例を示す図である。

符号の説明

１１…太幅配線、１２…細幅配線、２１…半導体基板、２２…絶縁分離層、２３…層間絶縁膜、２４…酸化拡散防止膜、２５…表面保護膜、３１…太幅配線、３２…細幅配線、３３…スリット。

Claims

半導体基板上に形成され、第１配線幅ａを持つ第１の配線と、
前記半導体基板上の前記第１の配線と同一の配線層に形成され、配線幅が０．２μｍ以下の第２配線幅ｂを持つ第２の配線とを具備し、
前記第１の配線と前記第２の配線とが前記第１配線幅ａの部分と前記第２配線幅ｂの部分とで接続され、前記第１配線幅ａと前記第２配線幅ｂとの比（ａ／ｂ）が１０より小さいことを特徴とする半導体装置。
半導体基板上に形成され、第１配線幅ａを持つ第１の配線と、
前記半導体基板上の前記第１の配線と同一の配線層に形成され、配線幅が０．２μｍ以下の第２配線幅ｂと配線高さｃを持つ第２の配線とを具備し、
前記第１の配線と前記第２の配線とが前記第１配線幅ａの部分と前記第２配線幅ｂの部分とで接続され、前記第１配線幅ａと前記第２配線幅ｂとの比（ａ／ｂ）が１０以上であり、配線高さｃと第２配線幅ｂとの比（ｃ／ｂ）が１．１以下であることを特徴とする半導体装置。
半導体基板上に形成され、第１配線幅ａを持つ第１の配線と、
前記半導体基板上の前記第１の配線と同一の配線層に形成され、配線幅が０．２μｍ以下の第２配線幅ｂを持つ第２の配線と、
前記半導体基板上の前記第１、第２の配線と同一の配線層に形成され、配線幅が前記第２配線幅より大きく前記第１配線幅より小さい第３配線幅ｄを持つ第３の配線とを具備し、
前記第１の配線と前記第２の配線とが前記第３の配線を介して接続され、前記第３配線幅ｄと前記第２配線幅ｂとの比（ｄ／ｂ）が１０より小さく、前記第１配線幅ａと前記第２配線幅ｂとの比（ａ／ｂ）が１０以上であることを特徴とする半導体装置。
半導体基板上に形成され、第１配線幅ａを持つ第１の配線と、
前記半導体基板上の前記第１の配線と同一の配線層に形成され、配線幅が０．２μｍ以下の第２配線幅ｂを持つ第２の配線とを具備し、
前記第１の配線と前記第２の配線とが前記第１配線幅ａの部分と前記第２配線幅ｂの部分とで接続され、前記第１配線幅ａと前記第２配線幅ｂとの比（ａ／ｂ）が１０以上であり、接続部分近傍の第１の配線中には配線材料が存在しないスリットが形成されていることを特徴とする半導体装置。
前記第２の配線は配線高さｃを持ち、配線高さｃと第２配線幅ｂとの比（ｃ／ｂ）は、１．２以上であることを特徴とする請求項３に記載の半導体装置。