JP2873696B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置に適用して有効な技術に関する
もので、例えば、電気的信号を扱う配線層が４層以上積
層された半導体装置に利用して有効な技術に関するもの
である。

［従来の技術］ 近年においては、LSIの高集積化の要請から、従来の
縦横に走る（互いに直交する）２層の配線層の上にさら
に配線層を積層し、３層配線構造としたものが現れてき
ている。

この３層配線構造の半導体装置については、例えば、
Y.Suehiro et al“A 120K−GATE USABLE CMOS SEA OF G
ATES PACKING 1.3M TRANSISTORS",CICC 1988,p.20.5.2
に記載されている。

この記載によると、第１層配線M1の配線間ピッチP1は
2.9μｍ、第２層配線M2の配線間ピッチP2は3.8μｍ、第
３層配線M3の配線間ピッチP3は5.8μｍとなっており、
最上層の第３層配線M3の配線間ピッチP3は他の２層M1,M
2の配線層のそれよりも長く低容量配線となっているこ
とから、配線長の長い信号配線やクロック配線に使われ
ていると考えられる。ここで、各々の配線層M1,M2,M3の
配線方向については明確な記載がないが、第３層配線M3
の配線間ピッチP3が第１層配線M1の配線間ピッチP1の２
倍となっており、配線をしやすくすべく第１層配線層M1
と第２層配線層M2とは通常直交させるので、第15図、第
16図、第17図にそれぞれ示されるように、第１層配線M1
と第３層配線M3が同一方向の配線を受け持ち、第２層配
線M2がこれら第１層配線M1、第３層配線M3と直交する方
向の配線を受け持っているものと考えられる。

配線の材料および配線間（配線層M1とM2との間、M2と
M3との間）の層間絶縁膜の膜厚についても記載がない
が、この層間絶縁膜厚については、文献T.Kobayashi“D
LM/TLM Compatible 1.0μm Gate Array with Over 100K
Usable Gates",CICC 1988,p.20.9.1によるとおよそ、
第１層配線M1と第２層配線M2との間の層間絶縁膜３の膜
厚T1と、第２層配線M2と第３層配線M3との間の層間絶縁
膜４の膜厚T2はいずれも1.0μｍ程度になっており、そ
の膜厚T1,T2はそれぞれ等しいものとされている。

なお、符号１は半導体基板を、２は半導体基板１と第
１層配線M1との間の絶縁膜を、５は第３層配線M3上のパ
ッシベーション膜をそれぞれ示している。

［発明が解決しようとする課題］ しかしながら、上記構成の半導体装置においては以下
の問題点がある。

すなわち、上記半導体装置において高速化を図るべく
配線の電流密度を高く（増加）すると、エレクトロマイ
グレーション現象が生じ、信頼性の低下を招くという問
題点がある。

ここで、上述のように配線間ピッチを単に広げれば多
少なりとも配線容量は低減され、電流密度を増加するこ
となく、すなわち信頼性を低下することなく高速化を若
干図ることが可能となるが充分ではなく、しかも高集積
化を図ることは難しくなる。

この問題は３層以下の配線構造を備える半導体装置に
おいてはそれほど問題とならないが、特に、今後増える
であろう４層以上の多層配線を備える半導体装置にとっ
ては非常に問題となる。

本発明は係る問題点に鑑みなされたものであって、信
頼性の低下を引き起こすことなく、高集積化と高速化が
同時に図られた半導体装置を簡易に提供することを主目
的としている。

［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概
要を説明すれば、下記のとおりである。

すなわち、能動素子が形成された半導体基板と、前記
半導体基板上に順次形成された第１の厚さを有する第１
の絶縁膜，第１のピッチを有する第１配線層，第２の厚
さを有する第２の絶縁膜，第２のピッチを有する第２配
線層，第３の厚さを有する第３の絶縁膜，第３のピッチ
を有する第３配線層，第４の厚さを有する第４の絶縁膜
及び第４のピッチを有する第４配線層とを備えた半導体
装置であって、前記第１配線層及び第２配線層は、前記
第３配線層及び第４配線層よりも高密度の配線層で構成
し、前記絶縁膜の第３及び第４の厚さは、前記第１及び
第２の厚さより厚く、かつ、前記配線層の第３及び第４
のピッチは、前記第１及び第２のピッチよりも大きく設
定して、前記第３配線層及び第４配線層を低容量配線層
としたものである。

［作用］ 上述した手段によれば、第１配線層及び第２配線層
は、前記第３配線層及び第４配線層よりも高密度の配線
層で構成し、前記絶縁膜の第３及び第４の厚さは、前記
第１及び第２の厚さより厚く、かつ、前記配線層の第３
及び第４のピッチは、前記第１及び第２のピッチよりも
大きく設定して、前記第３配線層及び第４配線層を低容
量配線層としたので、低容量配線層においてはエレクト
ロマイグレーション現象を生じさせることなく高速化を
図ることができ、また高密度配線層においては高集積化
を図ることができるという相乗作用により、信頼性を損
なうことなく高集積化と高速化を同時に図るという上記
目的が達成されることになる。

また、上層の低容量配線層は互いに直交する方向の配
線層により構成されているので、該低容量配線層を自由
度を大きくして配線できるという作用により、配線のDA
（デザインオートメーション）化が容易となり、簡易に
製造するという上記目的が達成されることになる。

［実施例］ 以下、本発明の実施例を図面を参照しながら説明す
る。

第１図、第２図、第３図には本発明に係る半導体装置
の実施例が示されている。その概要を説明すれば次のと
おりである。

第１図、第２図、第３図において、符号11は半導体基
板を示しており、この半導体基板11上には絶縁膜12を介
して第１層配線M11が、この第１層配線M11上には第１の
層間絶縁膜13を介して第２層配線M12が、この第２層配
線M12上には第２の層間絶縁膜14を介して第３層配線M13
が、この第３層配線M13上には第３の層間絶縁膜15を介
して第４層配線M14がそれぞれ形成されており、該第４
層配線M14上にはパッシベーション膜16が形成されてい
る。上記第１層配線M11及び第３層配線M13、第２層配線
M12及び第４層配線M14はそれぞれ同方向を向いており、
第１層配線M11及び第３層配線M13と、第２層配線M12及
び第４配線層M14とは互いに直交する方向を向くよう配
置されている。

ここで、第１層配線M11の配線間ピッチP11及び第２層
配線M12の配線間ピッチP12はそれぞれ３μｍに、第３層
配線M13の配線間ピッチP13及び第４層配線M14の配線間
ピッチP14はそれぞれ６μｍになっており、上層の配線
層の配線間ピッチ、すなわち第３層配線M13の配線間ピ
ッチP13及び第４層配線M14の配線間ピッチP14は上層の
配線層より下方の配線層の配線間ピッチ、すなわち第１
層配線M11の配線間ピッチP11及び第２層配線M12の配線
間ピッチP12の２倍となっている。

また、上記第１の層間絶縁膜13の膜厚T11は１μｍ
に、第２の層間絶縁膜14の膜厚T12及び第３の層間絶縁
膜15の膜厚T13はそれぞれ２μｍになっており、上層の
配線層の形成された領域の層間絶縁膜の厚さ、すなわち
第２の層間絶縁膜14の膜厚T12及び第３の層間絶縁膜15
の膜厚T13は、それより下方に形成された領域の層間絶
縁膜の厚さ、すなわち第１の層間絶縁膜13の膜厚T11の
２倍となっている。

ここで、本発明者は配線の隣接間容量と配線容量を実
験により調べた。その結果が表１及び第４図に示されて
いる。

表１は配線間ピッチを変えずに層間絶縁膜を厚くした
場合の隣接間容量の比較表である。ここで、ＡとＢはい
ずれも配線幅が1.6μｍの平行方向の同層配線である。

同表から明らかなように、配線A,B間のスペース（1.6
μｍ）を変えずに層間絶縁膜を単に厚くした場合には
（0.8μｍがケース２、3.2μｍがケース１）、隣接間容
量（配線Ａの容量に対する配線Ａの対Ｂ間の容量）C_AB/
C_TOTALが大きくなってしまうということが分かる。

すなわち、層間絶縁膜を厚くした場合には配線間ピッ
チも大きくしないと隣接間容量が低減できないというの
が導きだされる。また、層間絶縁膜を厚くした場合には
全容量C_TOTALに対する隣接配線間容量が大きいため、配
線Ａは配線Ｂからのノイズを受けやすいことが導きださ
れる。

また、第４図は配線間ピッチをパラメータとした場合
の層間絶縁膜厚と配線容量との関係図である。

同図から明らかなように、層間絶縁膜厚を厚くした場
合には配線間ピッチＳを比較的長くしなければ配線容量
の低減が良好になされないということが分かる。

すなわち配線間ピッチ、層間絶縁膜の厚さのいずれか
一方のみを大きくした場合には、配線容量はあまり低減
できないということが分かる。

このように、本発明者の実験によれば、配線間のピッ
チと層間絶縁膜厚とを共に大きくしないと配線層の低容
量化が良好になされないということ、また、隣接配線か
らノイズの影響を受けやすいことが分かる。

ところで、本実施例の半導体装置においては、上層の
互いに直交する方向の配線層（第３層配線M13及び第４
層配線M14）の配線間ピッチP13、P14をそれぞれ長くす
ると共に、この配線層M13,M14の形成された領域におけ
る第２、第３層間絶縁膜14,15を厚くしているので、こ
の上層の配線層（第３層配線M13及び第４層配線M14）は
極めて低容量の配線層となっている。また、隣接配線か
らのノイズも小さくなっている。

このように、本実施例の半導体装置の上層においては
エレクトロマイグレーション現象を生ぜしめることなく
高速化を図ることが可能となっている。

従って、本実施例においては、これら低容量配線層M1
3,M14に回路遅延の大きい個所（高速化が望まれる個
所）が優先的に利用されている。

しかも配線容量が減少すると配線のCR時定数が短くな
り短いパルスを伝送することが可能になると共に、配線
の充電電流が小さくなり信頼性を向上できることから、
該低容量配線層M13,M14には専らそのような配線、すな
わち短いパルスを伝送する長い配線や、配線容量の充電
のために配線の電流が大きくなり配線の信頼度が低下す
る個所が優先的に利用されている。

特に、最上層配線層（本実施例においては第４層配線
M14）は、上層になればなるほどレイアウトの関係から
配線間ピッチが大きくなり、しかもその上に配線層が形
成されていないことから配線容量が特に小さくなってい
るので、上記の個所のうち特に問題となる部位が当て嵌
められている。

一方、上層の低容量配線層M13,M14より下方の配線層
（第１層配線M11及び第２層配線M12）の配線間ピッチP1
1、P12及びこの配線層M11,M12の形成された領域におけ
る第１層間絶縁膜13は従来通りそれぞれ短くされている
（従来通りの長さとされている）ので、この上層より下
方の配線層M11,M12は高密度配線層となっている。

従って、上層より下方の配線層においては高集積化を
図ることが可能となっている。

また、上記低容量配線層M13,M14は、例えばアルミニ
ウム、銅、銀等により、一方高密度配線層M11,M12は、
例えばタングステン等の高融点金属によりそれぞれ構成
されており、上記低容量配線層M13,M14の材質の方が高
密度配線層M11,M12の材質より低抵抗となっているの
で、低容量配線層M13,M14における高速化の効果が高め
られている。

しかも、本実施例においては低容量配線層M13,M14の
断面積を高密度配線層M11,M12のそれより大きくなるよ
う構成しているので、低容量配線層M13,M14における高
速化の効果がさらに高められている。

また、低容量配線層M13,M14に接続される高密度配線
層M11,M12は、M13,M14と同じ電流が流れるため低容量配
線層M13,M14より電流密度が高くなり、エレクトロマイ
グレーション現象が生じる畏れがあるが、本実施例にお
いては、上記高密度配線層M11,M12の材質（タングステ
ン等の高融点金属）の方が低容量配線層M13,M14の材質
（アルミニウム、銅、銀等）よりエレクトロマイグレー
ションに対する強さが強くなっているので、その畏れは
なくなっている。

このように、本実施例の半導体装置においては、信頼
性の低下を引き起こすことなく、高集積化と高速化を同
時に図ることが可能となっている。

次にこのように構成される半導体装置の製造方法の一
例を第５図乃至第14図を用いて説明すれば次のとおりで
ある。

先ず、第５図に示されるように、FET,バイポーラ等の
能動素子等を集積することになる半導体基板11を用意す
る。本発明は配線に関するため基板11の詳細の構造につ
いて記載しない。

次に、全面に厚さ1.0μｍのBPSG（Boron doped PSG）
をCVD法にて形成し、950℃の熱処理におけるリフローに
より表面の平坦化を行ないBPSG膜（絶縁膜）12とし、第
６図に示される状態とする。

次いで、公知のホトエッチング法によりBPSG膜12にコ
ンタクトホール31を形成し、第７図に示される状態とす
る。

次に、全面にTiN膜をスパッタ法で0.1μｍの厚さに形
成し、続いてＷ（Mo等の高融点金属でも可）をスパッタ
法で0.6μｍ形成する。ここで、TiN膜はＷとSiの反応防
止及びBPSG膜12との接着性を向上させる働きをしてい
る。積層膜は上記Ｗ等の高融点金属の他、AlやCu合金等
でも良いが、Ｗ等の高融点金属は上述のごとくAl、Cu、
Ag等よりエレクトロマイグレーションに対する強さが強
く（下層配線層において望まれる）、しかも第９図、第
11図における工程での高温熱処理に耐え得ることから、
本実施例においてはＷ等の高融点金属が用いられてい
る。ここで、Ｗは抵抗がAl合金、Cu合金等より大きく高
速化が多少問題となるが、本実施例においては下層の配
線層（後述する第１層配線M11、第２層配線M12）に短い
配線を主体として用いるようにしているので、電気特性
への影響は少なくなっている。その後公知のホトエッチ
ング法によりパターニングし、第１層配線M11を形成
し、第８図に示される状態とする。この第１層配線M11
は、第８図における左右方向の配線を受け持っており、
第３図に示される配線間ピッチP11は3.0μｍに、配線ス
ペースは1.4μｍにそれぞれなっている。

次いで、全面にSOG（Spin on Glass）を0.3μｍ塗付
し600℃の高温ベークを行ない該SOGを固化する。ここ
で、第１層配線M11をＷ等の高融点金属ではなくAl合金
等で構成した場合には、該Al合金がＷ等の高融点金属よ
り高温熱処理に耐えられないのでベーク温度は約500℃
としなければならない。その場合には、若干強度の弱い
SOGが形成されることになる。SOGは下地凹部に厚く塗付
され、第９図に示されるようなSOG膜33となるので、表
面の平坦化をする場合には極めて有効である。そして、
公知のプラズマ法によりSiO₂を0.7μｍ形成し全体で第
１の層間絶縁膜13とし、第２図、第３図に示される第１
の層間絶縁膜13の膜厚T11を1.0μｍとする。

次に、公知のホトエッチ法を用いて第１層配線M11と
第２層配線M12とを接続するスルーホール32を形成し、
その後全面にTiNを0.1μｍの厚さとなるようにスパッタ
法で形成し、続いてＷを0.6μｍの厚さでスパッタ法で
形成する。上述のように、Ｗの他、Mo等の高融点金属や
Al合金、Cu合金を用いることも可能であるが、高融点金
属以外の金属（Al合金等）を用いた場合には上述の問題
点、すなわち求められるエレクトロマイグレーションに
対する強さが弱くなると共に、後に行なわれる高温熱処
理の温度が下がり強度の弱いSOGが形成されてしまうと
いう問題点が残ることになる。続いて公知のホトエッチ
ング法でパターニングを行ない、第２層配線M12を形成
し、第10図に示される状態とする。ここで、第２層配線
M12は図面に垂直な方向の配線を受け持っており、第２
図に示される配線間ピッチP12は3.0μｍとなっている。

このように、配線間ピッチP11,P12及び第１の層間絶
縁膜13の膜厚T11はそれぞれ短くされており、第１層配
線M11、第２層配線層12は共に高密度の配線層となって
いる。

次いで、全面にSOGを0.3μｍ塗布し600℃のベークを
行ない表面の平坦化を行なう。ここで、第１層配線M1
1、第２層配線M12をＷ等の高融点金属ではなくAl合金等
で構成した場合には、上述のようにベーク温度は約500
℃とされる。そして、プラズマCVD法によりSiO₂を1.7μ
ｍ形成し全体で第２の層間絶縁膜14とし、第２図、第３
図に示される第２の層間絶縁膜14の膜厚T12を2.0μｍと
する。続いて公知のホトエッチ法を用いてスルーホール
20を形成し、第11図に示される状態とする。

次に、スルーホール部20のみにＷをCVD法により選択
的に形成する（WF₆のSiH₄還元による公知の方法）。こ
の方法を用いたのは、スルーホール20の径を大きくせず
に下層のスルーホール31,32と同様なスパッタリング法
により該スルーホール20の充填を行なうと、第２の層間
絶縁膜14が厚いためにスルーホール20内が良好に充填さ
れず断線等の畏れを生じることとなり、これを回避すべ
くスルーホール20の径を単に大きくした場合には第２層
配線M12も太くしなければならなくなり、第２層配線M12
の高密度配線層化が図れなくなるからである。続いてAl
合金又はCuをスパッタ法で0.8μｍの厚さに形成し、公
知のホトエッチ法を用いてパターニングを行なって第３
層配線M13を形成し、第12図に示される状態とする。こ
こで、第３層配線M13は第１層配線M11と同様に図の左右
方向の配線を受け持っており、第３図に示される配線間
ピッチP13は6.0μｍになっている。

次いで、第３の層間絶縁膜15とスルーホール21の形成
を第11図の場合と同様に行ない第13図に示される状態と
する。

次に、スルーホール部21のＷの形成と第４層配線M14
の形成を第12図の場合と同様に行ない第14図に示される
状態とする。ここで、第４図配線M14は第２層配線M12と
同様に図に垂直な方向の配線を受け持っており、第２図
に示される配線間ピッチP14は6.0μｍになっている。

このように、上層を構成する第３層配線M13と第４層
配線M14の配線間ピッチP11,P12及び第２の層間絶縁膜14
の膜厚T12、第３の層間絶縁膜15の膜厚T13はそれぞれ長
くされているので、第３層配線M13と第４層配線M14は共
に低容量の配線層となっている。

しかも第３層配線M13と第４層配線M14はAl合金、Cu合
金等より構成されており、下層の配線層を構成するＷ等
の高融点金属より低抵抗となっているので、高速化が図
られている。

以上のようにして上層の低容量配線層（第３層配線M1
3、第４層配線M14）と該上層より下方の高密度配線層
（第１層配線M11、第２層配線M12）とが形成されること
になり、第14図に示される半導体装置にパッシベーショ
ン膜16を被膜すると第１、２、３図に示される半導体装
置が得られることになる。

ここで、上記第１〜第４層配線M11〜M14はDA（デザイ
ンオートメーション）により配置が決定されている。

本実施例の自動配線においては、先ず第１層配線M1
1、第２層配線M12、第３層配線M13、第４層配線M14の配
線容量を、例えば以下の表２、表３、表４にそれぞれ示
されるように隣接条件（周囲の状況）から２次元的にそ
れぞれ予め算出しておき（これら表は３層配線構造の場
合における例を示している）、次に、第１層配線M11と
第２層配線M12を用いて配線を行なった場合の遅延時間
をこの予め求めた配線容量の和に基づいて計算し、その
結果が設計値より大きな遅延時間となった場合には、そ
の配線を第３層配線M13と第４層配線M14として主に使用
するようにし、配線の配置決定を行なうようにしてい
る。

このように、本実施例においては、従来行なわれてい
る３次元のシュミレーションを行なうことなく、２次元
のシュミレーションを行なうことにより、すなわち配線
容量を隣接条件（周囲の状況）から２次元的にそれぞれ
予め算出しておき、この配線容量の和により３次元の配
線容量を求めるようにしているので、簡易にDA化がなさ
れるようになっている。

しかも、第３層配線M13と第４層配線M14とは互いに直
交する方向の配線層となっており、従来の第１層配線M1
1及び第２層配線M12の場合と同様に配線をする場合の自
由度が高くなっているので、そのDA化が極めて簡易にな
されるようになっている。

このように構成される半導体装置によれば次のような
効果を得ることができる。

すなわち、上層の互いに直交する方向の配線層（第３
層配線M13と第４層配線M14）を低容量配線層に、該上層
より下方の配線層（第１層配線M11及び第２層配線M12）
を高密度配線層にそれぞれなるよう構成したので、上層
の低容量配線層においてはエレクトロマイグレーション
現象を生ぜしめることなく高速化が、一方該上層より下
方の高密度配線層においては高集積化がそれぞれ図れる
という作用により、また上層よりエレクトロマイグレー
ションに強い配線材料を用いることにより、信頼性の低
下を引き起こすことなく高集積化、高速化を同時に図る
ことが可能となる。

また、上層の低容量配線層は互いに直交する方向の配
線層により構成されているので、該低容量配線層を自由
度を大きくして配線できるという作用により、配線のDA
（デザインオートメーション）化が容易となり、簡易に
製造することが可能となる。

以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。

例えば、上記実施例おいては、４層配線層を備える半
導体装置に対する適用例が述べられているが、本発明は
５層以上の配線層を備える半導体装置に対しても勿論適
用できる。この場合においても、低容量配線層は上層の
互いに直交する方向の配線層により構成されるというの
はいうまでもなく、しかも低容量配線層を奇数本の配線
層、例えば７層の配線層となった場合における第５層、
第６層、第７層という互いに直交する３本（奇数本）の
配線層で構成することも可能である。

また、上記実施例においては、配線容量の和に基づい
て計算された時間が設計値より大きな遅延時間となった
場合に、その配線を第３層配線M13と第４層配線M14とし
て主に使用するようにしているが、単純に、設定したあ
る基準長さより配線長が長い場合に第３層配線M13、第
４層配線M14を使用するというようにしても良い。

［発明の効果］ 本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば下記のとおりであ
る。

すなわち、能動素子が形成された半導体基板と、前記
半導体基板上に順次形成された第１の厚さを有する第１
の絶縁膜，第１のピッチを有する第１配線層，第２の厚
さを有する第２の絶縁膜，第２のピッチを有する第２配
線層，第３の厚さを有する第３の絶縁膜，第３のピッチ
を有する第３配線層，第４の厚さを有する第４の絶縁膜
及び第４のピッチを有する第４配線層とを備えた半導体
装置であって、前記第１配線層及び第２配線層は、前記
第３配線層及び第４配線層よりも高密度の配線層で構成
し、前記絶縁膜の第３及び第４の厚さは、前記第１及び
第２の厚さより厚く、かつ、前記配線層の第３及び第４
のピッチは、前記第１及び第２のピッチよりも大きく設
定して、前記第３配線層及び第４配線層を低容量配線層
としたので、低容量配線層においてはエレクトロマイグ
レーション現象を生じさせることなく高速化を図ること
ができ、また高密度配線層においては高集積化を図るこ
とができるようになる。その結果、信頼性の低下を引き
起こすことなく高集積化、高速化を同時に図ることが可
能となる。

また、上層の低容量配線層は互いに直交する方向の配
線層により構成されているので、該低容量配線層を自由
度を大きくして配線できることとなり、配線のDA（デザ
インオートメーション）化が容易となり、簡易に製造す
ることが可能となる。

【図面の簡単な説明】

第１図は本発明に係る半導体装置の実施例の上面図、 第２図は第１図中のＣ−Ｃ断面図、 第３図は第１図中のＤ−Ｄ断面図、 第４図は配線間ピッチをパラメータとした場合の層間絶
縁膜厚と配線容量との関係図、 第５図乃至第14図は本発明に係る半導体装置の製造方法
を示す各工程図、 第15図は従来技術の半導体装置の上面図、 第16図は第15図中のＡ−Ａ断面図、 第17図は第15図中のＢ−Ｂ断面図である。 M11,M12……上層より下方の配線層（高密度配線層）、M
13,M14……上層の配線層（低容量配線層）。

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】能動素子が形成された半導体基板と、前記
   半導体基板上に順次形成された第１の厚さを有する第１
   の絶縁膜，第１のピッチを有する第１配線層，第２の厚
   さを有する第２の絶縁膜，第２のピッチを有する第２配
   線層，第３の厚さを有する第３の絶縁膜，第３のピッチ
   を有する第３配線層，第４の厚さを有する第４の絶縁膜
   及び第４のピッチを有する第４配線層とを備えた半導体
   装置であって、 前記第１配線層及び第２配線層は、前記第３配線層及び
   第４配線層よりも高密度の配線層で構成し、 前記絶縁膜の第３及び第４の厚さは、前記第１及び第２
   の厚さより厚く、かつ、前記第３及び第４のピッチは、
   前記第１及び第２のピッチよりも大きく設定して、前記
   第３配線層及び第４配線層を低容量配線層としたことを
   特徴とする半導体装置。
2. 【請求項２】前記第１配線層及び第２配線層は、前記第
   ３配線層及び第４配線層よりも短い配線が主体であるこ
   とを特徴とする特許請求の範囲第１項記載の半導体装
   置。
3. 【請求項３】前記第1,第2,第３及び第４配線層は、予め
   ２次元的に求めた各配線層の配線容量に基づいて求めた
   遅延時間と設計値とを比較することにより配置が決定さ
   れていることを特徴とする特許請求の範囲第１項又は第
   ２項に記載の半導体装置。
4. 【請求項４】前記第１配線層及び前記第２配線層からな
   る前記高密度配線層は互いに直交し、前記第３配線層及
   び前記第４配線層からなる前記低容量配線層は互いに直
   交するとともに、 前記第３配線層及び前記第４配線層は、前記第１配線層
   及び第２配線層よりも低抵抗の材質からなることを特徴
   とする特許請求の範囲第１項から第３項の何れかに記載
   の半導体装置。
5. 【請求項５】前記第１配線層及び前記第２配線層からな
   る前記高密度配線層は互いに直交し、前記第３配線層及
   び前記第４配線層からなる前記低容量配線層は互いに直
   交するとともに、 前記第１配線層及び前記第２配線層は、前記第３配線層
   及び前記第４配線層よりもエレクトロマイグレーション
   に強い材質からなることを特徴とする特許請求の範囲第
   １項から第４項の何れかに記載の半導体装置。
6. 【請求項６】前記第１配線層及び前記第２配線層はタン
   グステンからなり、前記第３配線層及び前記第４配線層
   はアルミニウム，銅或いは銀からなることを特徴とする
   特許請求の範囲第５項記載の半導体装置。