CN1996597A - 集成电路及其制造方法 - Google Patents

集成电路及其制造方法 Download PDF

Info

Publication number
CN1996597A
CN1996597A CN200710002149.3A CN200710002149A CN1996597A CN 1996597 A CN1996597 A CN 1996597A CN 200710002149 A CN200710002149 A CN 200710002149A CN 1996597 A CN1996597 A CN 1996597A
Authority
CN
China
Prior art keywords
layer
line
metal
electronic device
via layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200710002149.3A
Other languages
English (en)
Inventor
埃比尼泽·E.·埃尚
库纳尔·威地
道格拉斯·D.·考尔鲍格
阿尼尔·K.·钦特哈吉迪
安东尼·K.·斯塔姆普尔
理查德·P.·沃朗特
文森特·J.·麦克加哈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1996597A publication Critical patent/CN1996597A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及集成电路及其制造方法，该集成电路包含通孔层布线和/或器件。具体地，本发明的集成电路包含相互分开的第一线层和第二线层，以及其间的通孔层。所述第一和第二线层都包含金属布线和/或电子器件。所述通孔层包含至少一个穿过该通孔层以电连接所述第一线层和所述第二线层的金属通孔。此外，所述通孔层包含至少一个通孔层金属布线和/或电子器件。

Description

集成电路及其制造方法
技术领域
本发明总体上涉及包含亚层布线(sub-level wiring)和/或器件的集成电路(IC)及其制造方法。更具体地，本发明涉及包含位于两相邻线层(line level)之间的至少一个通孔层中的布线和/或器件的IC。
背景技术
集成电路(IC)设计一般包含多层布线和/或器件，其通过层间电介质(ILD)被彼此分开并由其间的多个金属通孔互连。布线和/或器件所在的层一般称为“线层(line level)”，而金属通孔所在的层一般称为“通孔层(via level)”。
随着IC芯片规模迅速地攀升，在线层中的布线和/或器件的密度显著增大，并逐渐达到最优器件性能所允许的最大密度。
仍需要进一步缩小IC芯片的尺寸而不负面地影响器件性能。
发明内容
本发明的一方面涉及集成电路(IC)器件，其包括：
包含金属布线、电子器件或二者的组合的第一线层；
与所述第一线层隔开的包含金属布线、电子器件或二者的组合的第二线层；以及
所述第一线层和所述第二线层之间的通孔层，其中，所述通孔层包含至少一个穿过该通孔层将所述第一线层和所述第二线层电连接的金属通孔，且所述通孔层还包含金属布线、电子器件或二者的组合。
本发明的另一方面涉及单片电容器，其包括：
包含线宽度范围在大约3微米到大约5微米的金属布线的第一线层；
与所述第一线层隔开的包含线宽度范围在大约0.3微米到大约0.5微米的金属布线的第二线层；以及
所述第一和第二线层之间的通孔层，其中，所述通孔层包含线宽度范围在大约0.3微米到大约0.5微米的金属布线。
本发明的另一方面涉及形成IC器件的方法，其包括：
在第一层间电介质(ILD)层中形成下线层，其中所述下线层包含金属布线、电子器件或二者的组合；
在所述第一ILD层上淀积第二层间ILD层；
在所述第二层间ILD层中形成金属布线、电子器件或二者的组合；
在所述第二ILD层上淀积第三层间ILD层；
在所述第三ILD层中形成上线层，其中所述上线层包含金属布线、电子器件或二者的组合，其中所述第二ILD层形成其中含金属布线、电子器件或二者的组合的通孔层，并且其中至少一个金属通孔延伸穿过所述通孔层以电连接所述上线层和下线层。
本发明的其它方面、特征和优点通过随后的说明和所附权利要求书将更加明显。
附图说明
图1显示了包含金属布线的传统IC芯片的局部截面图，其中所述金属布线位于两个分隔的线层中，通过位于中间通孔层的金属通孔来相互连接。
图2A显示了根据本发明的一个实施例的包含金属布线的IC芯片的局部截面图，其中所述金属布线与位于两个分隔的线层之间的中间通孔层中的金属通孔相邻。
图2B显示了根据本发明的一个实施例的包含金属布线的IC芯片的局部截面图，其中所述金属布线与位于两个分离的线层之间的中间通孔层中的金属通孔相邻，其中所述IC芯片包含由两种不同的电介质材料构成的混合ILD。
图3A-3E是图解根据本发明的一个实施例的形成包含通孔层布线的IC芯片的示例的双镶嵌工艺步骤的局部截面图。
图4A-4C是图解根据本发明的一个实施例的形成包含通孔层布线的IC芯片的示例的单镶嵌工艺步骤的局部截面图。
图5是根据本发明的一个实施例的包含位于线层下方的通孔层中的电容器的IC芯片的顶视图，其中所述线层包含用于电源线、接地线和信号线的宽金属布线。
图6A和6B分别是现有技术的单片电容器的顶视图和局部截面图。
图7A和7B分别是根据本发明的一个实施例的由具有通孔层金属布线的单镶嵌工艺形成的单片电容器的顶视图和局部截面图。
图8A和8B分别是根据本发明的一个实施例的由具有通孔层金属布线的双镶嵌工艺形成的单片电容器的顶视图和局部截面图。
具体实施方式
在下面的说明中，将阐明大量特定细节，比如特定结构、组件、材料、尺寸、处理步骤和技术，以便全面地理解本发明。然而，任何一位本领域的技术人员都会理解：没有这些特定细节也可以实施本发明。在其它情况下，没有具体说明众所周知的结构或处理步骤，以避免模糊本发明。
应当理解，当提到作为层、区或衬底的某一元素是在另一元素“上面”或“上方”时，其可以直接在该另一元素上，或者可以存在居间的元素。相反，当提到某一元素在另一元素“直接上面”或“直接上方”时，不存在居间的元素。同样应当理解，当提到某一元素和另一元素“连接”或“耦合”时，其可以直接连接或耦合到该另一元素，或者可以存在居间的元素。相反，当提到某一元素和另一元素“直接连接”或“直接耦合”时，不存在居间的元素。
发明人已经观察到，当前现有的IC芯片设计的所述线层经常被密集地布满排列的布线和/或器件，而所述通孔层只包含稀疏散布的金属通孔。例如，图1显示了包含层间电介质(ILD)层10、20和30和它们之间的覆盖层11和21的传统IC芯片的局部截面图。金属布线15位于ILD层10中的下线层14。金属布线25位于ILD层20中的上线层24。金属布线15通过位于中间通孔层22的金属通孔26电连接到金属布线25。另外，金属布线15通过位于上通孔层32中的金属通孔36电连接到其它金属布线(未图示)。
线层14和24中密集地布满金属布线15和25以及微电子器件(未图示)。相反，通孔层22和32仅包含稀疏布置的四周是未使用空间的金属通孔26和36。因此在传统IC芯片中相对较空的通孔层构成了未充分利用的“不动产”。
为了进一步缩小IC芯片的尺寸而不负面地影响器件性能，本发明提出了改进的IC芯片设计，其通过在IC芯片的通孔层中布置金属布线和/或器件来充分利用所述通孔层的“不动产”或空间。具体地，可以将尺寸相对小的金属布线和/或器件从所述线层移到IC芯片的所述通孔层。用这种方式，在线层的布线和/或器件的密度可以大大地降低，因此允许IC芯片规模进一步加大而不负面地影响器件性能。
图2A和2B显示了根据本发明的两个特定的实施例的配置稍微不同的两个示例的IC芯片的局部截面图。提供了新的覆盖层21’用来将图1所示的传统IC芯片所包含的ILD层20分隔成位于通孔层22的通孔层ILD层20’和位于线层24的线层ILD层20”。金属通孔26穿过通孔层ILD层20’和新覆盖层21’以连接位于下线层14的金属布线15和位于上线层24的金属布线25。在通孔层ILD层20’中，提供了缩小了尺寸的金属布线25’，其通过缩小尺寸的金属通孔26’被连接到位于下线层14的金属布线15。
通孔层ILD层20’和线层ILD层20”可以包含同样的电介质材料，如图2A所示。
或者，层20’和20”可以包含两种不同的电介质材料以形成混合ILD结构，如图2B所示。为了增加可靠性，最好，但不是必需，通孔层ILD层20’包含具有低热膨胀系数(CTE)(例如小于大约30ppm/℃)的低K电介质材料，比如SiCOH(例如硅掺杂氧化物(silicon dopedoxide))或氧化物电介质材料，而线层ILD层20”包含低K热固性聚合电介质材料，比如SiLKTM(来自Dow Chemical Company的芳烃热固性聚合电介质材料，其电介质常数大约为2.65)。关于混合ILD结构的更多细节，见公开于2005年2月3日的美国专利申请公开说明书No.2005/0023693，该申请的全部内容在此通过引用被合并到本申请中，以用于任何目的。
本发明因此提供了一种改进的包含通孔层布线和/或器件(未图示)的IC设计。这样的IC设计充分利用了传统IC芯片的通孔层中未充分利用的空间，允许进一步缩小IC芯片的尺寸而不负面影响器件性能。
注意，在图2A和2B中(未按比例绘制)，在每个通孔层中只显示了一个通孔，且在每个线层中只显示了两个金属布线。虽然图解是针对这样的实施例，但本发明不限于任何特定的通孔层或线层中任何特定数量的通孔或布线。
另外，在本发明的IC芯片的通孔层和/或线层中可以容易地加入其它逻辑电路元件，包括但不限于：电容器、二极管、电阻、晶体管、电感器、变容二极管等。例如，线/通孔层14、22、24和32的其中任一个可以包含一个或多个电容器、二极管、电阻、晶体管、电感器或变容二极管。
现在参照附图3A-4C详细地说明用于形成本发明的IC芯片的示例的处理步骤。
具体地，图3A-3E图解了根据本发明的一个实施例的用于形成IC芯片的示例的双镶嵌工艺步骤。
先参见图3A，其显示了在第一ILD层110中的金属布线115的形成，从而形成第一线层114。图3B显示了在所述第一ILD层110上淀积覆盖层111，然后淀积通孔层ILD层120’。金属布线125’和金属布线126’然后通过双镶嵌工艺形成在通孔层ILD层120’中。具体地，金属布线125’通过金属通孔126’电连接到位于第一线层114的金属布线115，如图3C所示。
接下来，将另一个覆盖层121’淀积在通孔层ILD层120’上，之后淀积线层ILD层120”，如图3D所示。之后执行另一个双镶嵌工艺以形成金属布线125和金属通孔126。所述金属布线125位于线层ILD层120”中的第二线层124。另一方面，金属通孔126位于通孔层ILD层120’中的通孔层122，并且其穿过通孔层ILD层120’以电连接在所述第二线层124的金属布线125和在第一线层114的金属布线115，如图3E所示。
或者，本发明的IC芯片可以通过单镶嵌工艺步骤容易地形成。例如，图4A-4C图解了用于形成本发明的IC芯片的示例的单镶嵌工艺步骤。首先通过第一单镶嵌步骤在通孔层ILD层120’中形成金属通孔126’和126，然后通过第二单镶嵌步骤形成金属布线125’，如图4A所示。随后在先前形成的金属通孔126’和126以及金属布线125’上淀积覆盖层121’和线层ILD层120”，之后通过第三单镶嵌步骤形成金属布线125，如图4B和4C所示。
这样形成的IC芯片包含在通孔层122的通孔层金属布线125’，如图3E和4C所示。此外，这样的IC芯片可以包汉在通孔层122的另外的通孔层电子器件或逻辑电路元件(未图示)，比如电容器、二极管、电阻、晶体管、电感器等，并且它还可以包括在线层114和/或124的另外的线层器件或元件。
在本发明的一个特别优选的实施例中，所述IC芯片包括通孔层电容器。所述通孔层电容器最好位于包含一般要求相对较宽金属布线的电源线、接地线、和/或信号线的的线层下面的通孔层。
例如，图5显示了IC芯片的顶视图，其包含位于同一线层中的宽信号线152、电源线154和接地156(如实线所示)。在线152、154和156所在的线层的直接下方的通孔层中提供小间距(reduced pitch)的电容器162和164(如虚线所示)。因此，所述宽信号/电源/接地线152、154和156的下方的通孔层中一般未被利用的空间现在由通孔层电容器162和164占据，这就帮助增大了器件电容而不负面影响信号速度。
另外，由于电容器不承载稳定电流，它们可以通过可选的金属化(metallization)形成(比如铝、钨和铂)，以降低成本和一般和标准铜镶嵌相关的复杂度。
传统单片电容器一般包含多层通过金属通孔互连的金属布线。在每一层的所述金属布线形成包含正极端子和负极端子，并且在正极端子和负极端子之间有交替的正电极和负电极的的梳形电容结构。每一层金属布线形成一个线层，且每一层金属通孔形成一个通孔层。
例如，图6A显示了传统单片电容器的顶视图，其包括至少一个由位于特定线层的金属布线形成的电容结构。这样的电容结构最好包括正极端子172和负极端子182，正极端子172和负极端子182限定电容区170，其间有交替的正、负电极174和184。位于此特定线层的电容结构中的金属布线通过位于这个特定线层下的通孔层中的金属通孔176和186连接到位于下线层的金属布线。
图6B显示了图6A中的传统单片电容器沿线I-I的局部截面图。具体地，形成图6A中所示的电容结构的所述金属布线，包括正和负电极174和184，位于上线层ML1且通过通孔层VL1中的金属通孔176和178连接到下线层ML2的金属布线178和188。
图6A中和6B所示的用于传统单片电容器的金属布线174、184、178和188包含大约0.3到0.5微米宽的标准窄镶嵌铜线，其导致高电容器电阻。
因此本发明的另一方面提供改进的单片电容器设计。具体地，本发明提出通过以下元素形成的单片电容器：(1)位于上线层的宽金属布线，(2)位于通孔层(即含布线的通孔层)的较窄金属布线，以及(3)在位于于含布线的通孔层之下的一个或多个下线层的较窄金属布线。所述IC芯片可以实际包含也可以不实际包含穿过所述含布线的通孔层的金属通孔。
图7A显示了本发明的单片电容器的顶视图，其包含位于特定线层的金属布线，所述金属布线形成正极端子192、负极端子202和其间的电容区190。交替的正和负电极194和204各自从正极端子192和负极端子202延伸进入所述区190。
图7B显示了图7A中本发明的单片电容器的沿线II-II的局部截面图。具体地，形成正极端子192、负极端子202和正、负电极194和204的所述金属布线是宽度大约为3到5微米的宽镶嵌铜线。这样宽金属布线直接被形成在图6A和6B所示的传统单片电容器的窄金属布线174顶上的覆盖层200上，并且它们形成新的线层ML1’(即所述宽线层)。结果，如图6B所示的传统单片电容器的线层ML1和通孔层VL1被合并到宽线层ML1’下的新通孔层VL1’中。
在如图7A和7B所示的特定实施例中，通过穿过覆盖层200并部分地延伸进入新通孔层VL1’的布线204的受控过蚀刻，通过单镶嵌工艺形成宽金属布线194和204，且新通孔层VL1’不包含实际的金属通孔。
在本发明的可选的实施例中，布线204通过位于新通孔层VL1’中的宽金属通孔206连接到下层布线188，如图8A和8B所示。宽金属布线194、204和宽金属通孔206可以通过双镶嵌工艺来形成。
注意，如图7A-8B所示的金属布线最好形成在包含高K电介质材料的ILD层中，高K电介质材料比如是：SiCN、Ta2O5、AL2O3、HfO2，钙钛矿型氧化物比如BaTiO3、SrTiO3等。最好使用包含大约20-100纳米厚的第一SiCN层、大约100-200纳米厚的第二SiO2层和大约300-500纳米厚的第三层的混合ILD结构，用来隔离本发明的金属布线。
尽管图2A-5和7A-8B图解说明了根据本发明的特定实施例的示例的结构和处理步骤，本领域普通技术人员很清楚：根据上述说明，可以容易地改变这样的结构或处理步骤以适应具体应用要求。例如，尽管上面将上述电容器作为能够被结合到所述通孔层中的器件举例进行了描述，本领域普通技术人员很清楚：可以容易地将其它逻辑电路元件结合到本发明的IC芯片的通孔层中。因此应该理解本发明不受上述说明的特定实施例的限制，而是适用于任何其它修改、变动、应用和实施例，因此所有这样的其它修改、变动、应用和实施例应视为在本发明的精神和实质范围内。

Claims (20)

1、一种集成电路器件，包括：
包含金属布线、电子器件或二者的组合的第一线层；
与所述第一线层隔开的包含金属布线、电子器件或二者的组合的第二线层；以及
所述第一线层和所述第二线层之间的通孔层，其中，所述通孔层包含至少一个穿过该通孔层以电连接所述第一线层和所述第二线层的金属通孔，且所述通孔层还包含金属布线、电子器件或二者的组合。
2、如权利要求1所述的集成电路器件，其中所述第一和第二线层和所述通孔层位于包含至少两种不同电介质材料的混合电介质结构中。
3、如权利要求1所述的集成电路器件，其中所述通孔层包含从由电容器、二极管、电阻、晶体管、电感器和变容二极管组成的组中选出的至少一个电子器件。
4、如权利要求1所述的集成电路器件，其中所述第一线层包含从由电容器、二极管、电阻、晶体管、电感器和变容二极管组成的组中选出的至少一个电子器件。
5、如权利要求1所述的集成电路器件，其中所述第二线层包含从由电容器、二极管、电阻、晶体管、电感器和变容二极管组成的组中选出的至少一个电子器件。
6、如权利要求1所述的集成电路器件，其中所述第一线层包含至少一个信号线、电源线或接地线，并且其中所述通孔层包含至少一个电容器。
7、如权利要求1所述的集成电路器件，其中所述第一线层包含线宽度范围在大约3微米到大约5微米的金属布线，其中所述通孔层和所述第二线层包含线宽度范围在大约0.3微米到大约0.5微米的金属布线。
8、如权利要求7所述的集成电路器件，其中，所述第一和第二线层以及所述通孔层中的所述金属布线包括铜线。
9、一种单片电容器，包括：
包含线宽度范围在大约3微米到大约5微米的金属布线的第一线层；
与所述第一线层隔开的包含线宽度范围在大约0.3微米到大约0.5微米的金属布线的第二线层；以及
所述第一和第二线层之间的通孔层，其中，所述通孔层包含线宽度范围在大约0.3微米到大约0.5微米的金属布线。
10、如权利要求9所述的单片电容器，其中，位于所述第一线层的所述金属布线的至少一部分部分地延伸进入所述通孔层。
11、如权利要求9所述的单片电容器，其中所述通孔层包含至少一个穿过该通孔层以电连接所述第一线层和所述第二线层的金属通孔。
12、一种形成集成电路器件的方法，包括：
在第一层间电介质层中形成下线层，其中所述下线层包含金属布线、电子器件或二者的组合；
在所述第一层间电介质层上淀积第二层间电介质层；
在所述第二层间电介质层中形成金属布线、电子器件或二者的组合；
在所述第二层间电介质层上淀积第三层间电介质层；
在所述第三层间电介质层中形成上线层，其中所述上线层包含金属布线、电子器件或二者的组合，
其中所述第二层间电介质层形成其中设有金属布线、电子器件或二者的组合的通孔层，并且其中至少一个金属通孔延伸穿过所述通孔层以电连接所述上线层和下线层。
13、如权利要求12所述的方法，其中所述至少一个金属通孔通过在淀积所述第三层间电介质层之前的单镶嵌工艺形成在所述通孔层中。
14、如权利要求12所述的方法，其中，通过在淀积所述第三层间电介质层之后的一起形成所述上线层的双镶嵌工艺，在所述通孔层中形成所述至少一个金属通孔。
15、如权利要求12所述的方法，其中所述第一、第二和第三层间电介质层包含同样的电介质材料。
16、如权利要求12所述的方法，其中所述第一、第二和第三层间电介质层包含至少两种不同的电介质材料。
17、如权利要求12所述的方法，其中，在形成所述通孔层的所述第二层间电介质层中形成从由电容器、二极管、电阻、晶体管、电感器和变容二极管组成的组中选出的至少一个电子器件。
18、如权利要求12所述的方法，其中所述下线层包含从由电容器、二极管、电阻、晶体管、电感器和变容二极管组成的组中选出的至少一个电子器件。
19、如权利要求12所述的方法，其中所述上线层包含从由电容器、二极管、电阻、晶体管、电感器和变容二极管组成的组中选出的至少一个电子器件。
20、如权利要求1所述的方法，其中所述上线层包含线宽度范围在大约3微米到大约5微米的铜线，而其中所述通孔层和所述下线层包含线宽度范围在大约0.3微米到大约0.5微米的铜线。
CN200710002149.3A 2006-01-04 2007-01-04 集成电路及其制造方法 Pending CN1996597A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/306,596 US20070152332A1 (en) 2006-01-04 2006-01-04 Single or dual damascene via level wirings and/or devices, and methods of fabricating same
US11/306,596 2006-01-04

Publications (1)

Publication Number Publication Date
CN1996597A true CN1996597A (zh) 2007-07-11

Family

ID=38223517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710002149.3A Pending CN1996597A (zh) 2006-01-04 2007-01-04 集成电路及其制造方法

Country Status (2)

Country Link
US (1) US20070152332A1 (zh)
CN (1) CN1996597A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956606A (zh) * 2011-08-18 2013-03-06 台湾积体电路制造股份有限公司 垂直定向的半导体器件及其屏蔽结构
CN110459502A (zh) * 2018-05-08 2019-11-15 国际商业机器公司 在半导体器件中形成跳跃通孔结构的方法和半导体器件

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602027B2 (en) * 2006-12-29 2009-10-13 Semiconductor Components Industries, L.L.C. Semiconductor component and method of manufacture
US9147654B2 (en) * 2008-07-07 2015-09-29 Globalfoundries Singapore Pte. Ltd. Integrated circuit system employing alternating conductive layers
US8907497B2 (en) * 2012-04-27 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with self-aligned interconnects and blocking portions
US20140175566A1 (en) * 2012-12-20 2014-06-26 Gopinath Bhimarasetti Converting a high dielectric spacer to a low dielectric spacer
US20180138263A1 (en) * 2016-11-14 2018-05-17 United Microelectronics Corp. Semiconductor structure and method for forming the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010013660A1 (en) * 1999-01-04 2001-08-16 Peter Richard Duncombe Beol decoupling capacitor
WO2002029892A2 (en) * 2000-10-03 2002-04-11 Broadcom Corporation High-density metal capacitor using dual-damascene copper interconnect
US6803306B2 (en) * 2001-01-04 2004-10-12 Broadcom Corporation High density metal capacitor using via etch stopping layer as field dielectric in dual-damascence interconnect process
JP4350337B2 (ja) * 2001-04-27 2009-10-21 富士通マイクロエレクトロニクス株式会社 半導体装置
US20030025143A1 (en) * 2001-08-01 2003-02-06 Lin Benjamin Szu-Min Metal-insulator-metal capacitor and method of manufacture
US6518670B1 (en) * 2002-03-06 2003-02-11 International Business Machines Corporation Electrically porous on-chip decoupling/shielding layer
JP3590034B2 (ja) * 2002-04-26 2004-11-17 Ｎｅｃエレクトロニクス株式会社 半導体容量素子及びその製造方法
US6838352B1 (en) * 2002-07-05 2005-01-04 Newport Fab, Llc. Damascene trench capacitor for mixed-signal/RF IC applications
KR100458594B1 (ko) * 2002-10-02 2004-12-03 아남반도체 주식회사 반도체 소자 제조 방법
US6917108B2 (en) * 2002-11-14 2005-07-12 International Business Machines Corporation Reliable low-k interconnect structure with hybrid dielectric
JP4173374B2 (ja) * 2003-01-08 2008-10-29 株式会社ルネサステクノロジ 半導体装置の製造方法
US7095072B2 (en) * 2003-01-16 2006-08-22 Nec Electronics Corporation Semiconductor device with wiring layers forming a capacitor
JP2004228111A (ja) * 2003-01-20 2004-08-12 Nec Electronics Corp 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956606A (zh) * 2011-08-18 2013-03-06 台湾积体电路制造股份有限公司 垂直定向的半导体器件及其屏蔽结构
CN102956606B (zh) * 2011-08-18 2015-10-21 台湾积体电路制造股份有限公司 垂直定向的半导体器件及其屏蔽结构
CN110459502A (zh) * 2018-05-08 2019-11-15 国际商业机器公司 在半导体器件中形成跳跃通孔结构的方法和半导体器件

Also Published As

Publication number Publication date
US20070152332A1 (en) 2007-07-05

Similar Documents

Publication Publication Date Title
US6876028B1 (en) Metal-insulator-metal capacitor and method of fabrication
US10153338B2 (en) Method of manufacturing a capacitor
KR101844626B1 (ko) 집적회로 및 집적회로 형성 방법
US7812424B2 (en) Moisture barrier capacitors in semiconductor components
CN102593096B (zh) 在顶部金属层上形成金属-绝缘体-金属电容器
US9269762B2 (en) Metal-insulator-metal (MIM) capacitor within topmost thick inter-metal dielectric layers
US8971014B2 (en) Protection structure for metal-oxide-metal capacitor
CN1996597A (zh) 集成电路及其制造方法
US20080173981A1 (en) Integrated circuit (ic) chip with one or more vertical plate capacitors and method of making the capacitors
US6706584B2 (en) On-die de-coupling capacitor using bumps or bars and method of making same
CN110060982B (zh) 用于中介片的电容器及其制造方法
CN103579181A (zh) 混合互连设计及其形成方法
CN101533838A (zh) 与气隙结合的金属-氧化物-金属电容器
CN101789390A (zh) 硅导通孔的制造方法与硅导通孔结构
US20070176295A1 (en) Contact via scheme with staggered vias
US20100032801A1 (en) Capacitor formed in interlevel dielectric layer
KR100685616B1 (ko) 반도체 장치의 제조방법
CN103165567B (zh) 具有通孔的电感器
US8476745B2 (en) Integrated circuit chip with reduced IR drop
US8766417B2 (en) Integrated circuit chip with reduced IR drop
US20040004054A1 (en) Method to form both high and low-k materials over the same dielectric region, and their application in mixed mode circuits
CN102054818B (zh) 互连结构及其制作方法
TWI323921B (en) Integrated circuit arrangement having a plurality of conductive structure levels and coil, and method
WO2005024935A1 (ja) 半導体装置
US7215000B2 (en) Selectively encased surface metal structures in a semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070711