CN102593096B - 在顶部金属层上形成金属-绝缘体-金属电容器 - Google Patents

在顶部金属层上形成金属-绝缘体-金属电容器 Download PDF

Info

Publication number
CN102593096B
CN102593096B CN201210012935.2A CN201210012935A CN102593096B CN 102593096 B CN102593096 B CN 102593096B CN 201210012935 A CN201210012935 A CN 201210012935A CN 102593096 B CN102593096 B CN 102593096B
Authority
CN
China
Prior art keywords
layer
metal
super thick
mim capacitor
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210012935.2A
Other languages
English (en)
Other versions
CN102593096A (zh
Inventor
巫昆懋
林志勋
叶玉隆
蔡冠智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102593096A publication Critical patent/CN102593096A/zh
Application granted granted Critical
Publication of CN102593096B publication Critical patent/CN102593096B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

多个金属层包括顶部金属层。将超厚金属(UTM)层设置在所述顶部金属层上方，其中，没有额外的金属层定位在UTM层和顶部金属层之间。将金属-绝缘体-金属(MIM)电容器设置在UTM层下方并且设置在顶部金属层上方。本发明还公开了一种在顶部金属层上形成金属-绝缘体-金属电容器。

Description

在顶部金属层上形成金属-绝缘体-金属电容器
技术领域
本发明涉及集成电路领域，更具体地，涉及一种金属-绝缘体-金属电容器。
背景技术
在诸如混合信号电路、模拟电路、射频(RF)电路、动态随机存取存储器(DRAM)、嵌入式DRAM、以及逻辑运算电路的功能电路中已经广泛使用金属-绝缘体-金属(MIM)电容器。在互连结构中形成传统MIM电容器。由于该互连结构包括由嵌入式工艺所形成的铜线和铜通孔，所以通过嵌入式工艺一体形成传统MIM电容器。例如，可以在互连结构中的金属层之一中形成MIM电容器的底部电极，同时可以在两金属层之间形成MIM电容器的顶部电极。
在与连接上金属层和下金属层的通孔层相同的水平面处形成传统MIM电容器。结果，不可以将金属线布线在直接在MIM电容器下方的金属层中和与MIM电容器垂直重叠的区域中。否则，可能由在MIM电容器和附近金属线之间的寄生电容器对MIM电容器的电容值产生不利影响。
发明内容
为了解决现有技术所存在的问题，根据本发明的一个方面，提供了一种器件，包括：多个金属层，包括顶部金属层；超厚金属(UTM)层，在所述顶部金属层上方，其中，没有额外的金属层定位在所述UTM层和所述顶部金属层之间；以及金属-绝缘体-金属(MIM)电容器，在所述UTM层下方并且在所述顶部金属层上方。
在该器件中，所述UTM层的厚度与所述顶部金属层的厚度的比率大于约3；或者所述UTM层具有大于约的厚度。
该器件进一步包括：电容器接触栓塞，在所述UTM层下方并且将在所述UTM层中的金属线电连接至所述MIM电容器的电容器顶部金属(CTM)和电容器底部金属(CBM)；或者钝化层，在所述UTM层中的金属线上方，所述钝化层包括：氧化硅层，与在所述UTM层中的所述金属线接触；和氮化硅层，在所述氧化硅层上方并且与所述氧化硅层接触；或者电感器，由在所述UTM层中的金属线形成。
在该器件中，在第一介电层中形成所述顶部金属层，在第二介电层中形成所述UTM层，并且其中，在所述第一介电层和所述第二介电层之间形成蚀刻停止层，所述蚀刻停止层包括：第一部分，在所述MIM电容器上方并且与所述MIM电容器垂直重叠；和第二部分，与任何MIM电容器没有垂直对准，并且其中，所述第一部分的顶面高于所述第二部分的顶面。
根据本发明的另一方面，还提供了一种器件，包括：顶部金属层；超厚金属(UTM)层，在所述顶部金属层上方，其中，所述UTM层的第一厚度与所述顶部金属层的第二厚度的比率大于约3；通孔介电层，在所述顶部金属层上方并且在所述UTM层下方；金属-绝缘体-金属(MIM)电容器，在所述UTM层下方并且在所述顶部金属层上方，其中，所述通孔介电层包括：与所述MIM电容器齐平的第一部分和在所述MIM电容器上方并且与所述MIM电容器垂直重叠的第二部分；通孔，在所述通孔介电层中并且与在所述UTM层中的第一金属线和在所述顶部金属层中的第二金属线接触；以及电容器接触栓塞，在所述通孔介电层中并且连接至所述MIM电容器。
该器件进一步包括：氧化硅层，在所述UTM层中的所述第一金属线上方并且与在所述UTM层中的所述第一金属线接触；和氮化硅层，在所述氧化硅层上方并且与所述氧化硅层接触；或者低k介电层，其中，所述顶部层在所述低k介电层中；或者由在所述UTM层中的金属线所形成的电感器。
在该器件中，所述第一厚度大于约或者在第一介电层中形成所述顶部金属层，在第二介电层中形成所述UTM层，并且其中，在所述第一介电层和所述第二介电层之间形成蚀刻停止层，所述蚀刻停止层包括：在所述MIM电容器上方并且与所述MIM电容器垂直重叠的第一部分；和没有在任何MIM电容器上方并且不与任何MIM电容器垂直重叠的第二部分，并且其中，所述第一部件的顶面高于所述第二部件的顶面。
根据本发明的又一方面，还提供了一种器件，包括：顶部金属层；第一蚀刻停止层，在所述顶部金属层上方；金属-绝缘体-金属(MIM)电容器，在所述第一蚀刻停止层上方；通孔介电层包括：与所述MIM电容器齐平的第一部分，和在所述MIM电容器上方并且与所述MIM电容器垂直重叠的第二部分；通孔和接触栓塞，在所述通孔介电层中并且分别电连接至在所述顶部金属层中的金属线和所述MIM电容器；第二蚀刻停止层，在所述通孔介电层上方；超厚金属(UTM)介电层，在所述第二蚀刻停止层上方；以及第一UTM金属线和第二UTM金属线，在所述UTM介电层中并且分别电连接至所述通孔和所述接触栓塞。
在该器件中，所述第一UTM金属线和所述第二UTM金属线的第一厚度与在所述顶部金属层中的所述金属线的第二厚度的比率大于约3，所述第一厚度大于约
该器件进一步包括：氧化硅层，在所述UTM层中的所述第一金属线和所述第二金属线上方并且与在所述UTM层中的所述第一金属线和所述第二金属线接触；和所述氮化硅层，在所述氧化硅层上方并且与所述氧化硅层接触。
附图说明
为了更充分地理解本实施例及其优点，现在，参考结合附图所进行的以下描述，其中，
图1至图8为在根据多个实施例制作包括金属-绝缘体-金属(MIM)电容器的集成电路结构的中间阶段的截面图；以及
图9示出了形成在超厚金属层中的电感器的立体图。
具体实施方式
下面，详细讨论本发明各实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出了制造和使用本发明的具体方式，而不用于限制本发明的范围。
根据实施例提供了包括金属-绝缘体-金属(MIM)电容器的新集成电路结构和形成新集成电路结构的方法。描述了制作多个实施例的中间阶段。论述了本实施例的变型例。在整个附图和所描述的实施例中，将相同的参考标号用于指定相同的元件。
参照图1，提供了晶片2。晶片2包括衬底10。在实施例中，衬底10为诸如硅衬底的半导体衬底，但是该衬底可以包括诸如锗硅、碳化硅、砷化镓等的其他半导体材料。可以在衬底10的表面形成表征为晶体管的半导体器件14。在可选实施例中，衬底10为电介质衬底，并且在该电介质衬底上没有形成有源器件，但是可以形成诸如电容器、电感器、电阻器等的无源器件。可以在层间介电层(ILD)18中形成接触栓塞16，并且可以将该接触栓塞电连接至器件14。
在ILD18上方形成互连结构12，该互连结构包括在其中并且电连接至半导体器件14的金属线26和通孔28。金属线26和通孔28可以由基本上纯的铜(例如，具有大于约90％，或者大于约95％的重量百分比的铜)或者铜合金形成，并且可以使用单镶嵌工艺和/或双镶嵌工艺形成该金属线和通孔。金属线26和通孔28可以没有铝，或者基本上不具有铝。互连结构12包括多个金属层，即，M1、M2...Mtop，其中，金属层M1为直接在ILD18上方的金属层，而金属层Mtop为直接在上覆UTM线64(在图1中没有示出，请参照图7)下方的顶部金属层，在随后步骤中形成该上覆UTM线。在通篇的描述中，术语“金属层”指的是在相同层中的金属线的集合。在金属间介电层(IMD)22中形成金属层M1～Mtop，该金属间介电层可以由诸如未掺杂硅玻璃(USG)、掺氟硅玻璃(FSG)、低k(低介电常数)电介质材料等形成。低k电介质材料可以具有低于3.8的k值，但是IMD22的电介质材料还可以接近3.8。在某些实施例中，低k电介质材料的k值低于约3.0，并且可以低于约2.5。
在以下论述的实施例中，顶部金属层Mtop可以为金属层M5，但是在其他实施例中，高于或者低于M5的金属层可以为Mtop层。此外，在示例性实施例中，金属层M1可以具有在约和约之间的厚度，并且金属层M2～Mtop可以具有在约和约之间的厚度。然而，应该认识到，在通篇的描述中所列举的尺寸仅为实例，并且在可选实施例中可以改变这种尺寸。
在形成层Mtop以后，形成包括层36、38、40、42、以及44的多层。在金属层Mtop中的金属线26上方形成蚀刻停止层36并且该蚀刻停止层36与在金属层Mtop中的金属线26接触。例如，蚀刻停止层36由氮化硅形成，但是可以使用其他电介质材料。在实施例中，蚀刻停止层36具有在约和约之间的厚度。接下来，在蚀刻停止层36上方形成电容器底部金属(CBM，还称作底部电极)层38，随后，形成电容器绝缘层40、电容器顶部金属(CTM，还称作顶部电极)层42、以及可选介电层44。例如，电容器绝缘层40可以由氧化硅，或者其他可适用的电介质材料形成。例如，CBM层38和CTM层42可以由包括铜、铝、钨、和/或其他金属以及金属合金的材料形成。介电层44可以包括氮氧化硅或者其他材料。应该认识到，所示层36、38、40、42、以及44的每层可以为均质层，或者可以为包括由不同材料形成的多个子层的复合层。
接下来，如图2所示，图案化如图1所示的层44和42、以及可选电容器绝缘层40，从而限定生成的MIM电容器的CTM的图案。还将生成的CTM表示为42。然后，覆盖形成蚀刻停止层45，以覆盖图案化的结构。接下来，如图3所示，图案化蚀刻停止层36和CBM层38以限定用于生成的MIM电容器的CBM(还表示为38)的图案。在生成结构中，可选介电层44、CTM42、电容器绝缘体40、以及CBM38形成MIM电容器41。
图3还示出了通孔电介质层50的形成。首先，沉积通孔介电层50，随后，沉积蚀刻停止层52。在实施例中，通孔介电层50由诸如未掺杂硅玻璃(USG)、掺氟硅玻璃(FSG)、低k氧化物等的氧化物形成。蚀刻停止层52可以由氮化硅或者另一电介质材料形成。作为覆盖沉积的结果，在MIM电容器41的正上方并且与MIM电容器41垂直重叠的通孔介电层50和蚀刻停止层52的部分(表示为50A)高于与MIM电容器41没有垂直对准的通孔介电层50和蚀刻停止层52的部分(表示为50B)。在实施例中，通孔介电层50具有在约和约之间的厚度。
参照图4，图案化蚀刻停止层52和通孔介电层50，随后，蚀刻蚀刻停止层36和45以及介电层44。结果，形成电容器接触开口54和通孔开口56。
图5示出了UTM电介质58的形成。UTM电介质58可以由USG、FSG、低介电常数(低K)材料等形成。UTM电介质58的厚度T1可以明显大于金属层Mtop的厚度T2。在实施例中，比率T1/T2大于约3，大于约5，或者大于约10。比率T1/T2还可以在约8和约12之间。厚度T1可以大于约(因此，将相应的金属线称作超厚金属线)，并且可以大于约或者甚至大于约在某些实施例中，厚度T1在约和约之间。在形成UTM电介质58期间，UTM电介质58的材料还可能落入电容器接触开口54和通孔开口56中。
参照图6，通过图案化UTM电介质58来形成UTM开口62。还去除在电容器接触开口54和通孔开口56中的电介质材料。在随后步骤中，将可包括铜或者铜合金的金属材料填充在开口62中。接下来，如图7所示，执行诸如化学机械抛光(CMP)的平面化以去除在UTM电介质58上方的多余金属，保留在UTM开口62中的UTM线64、在电容器接触开口54中的接触栓塞66、以及在通孔开口56中的通孔68。在通篇的描述中，术语“UTM层”指的是在UTM电介质58中的所有UTM线64的集合。在实施例中，UTM线64形成电感器。在图9中示出了生成的电感器70的俯视图，其中，电感器70包括盘绕的UTM线64。
参照图8，形成在UTM电介质58上方的结构。该上覆结构可以包括钝化层(还称作钝化1)72、金属焊盘74(其可以电连接至UTM线64)、以及钝化层(还称作钝化2)76。在实施例中，钝化层72由氧化硅层72A和在氧化硅层72A上方的氮化硅层72B形成。钝化层72的底面可以与UTM线64接触，该钝化层72的底面可以为氧化硅层72A的底面。金属焊盘74可以包括：铝、铝铜合金、钨等。钝化层76可以由聚酰亚胺、氧化硅、氮化硅等形成。钝化层76可以具有开口，通过该开口露出金属焊盘74。凸块下金属化层(UBM)78延伸到钝化层76的开口中。此外，在UBM78上形成金属凸块80，该金属凸块可以为焊接凸块或者包括铜、镍、钯等的凸块。
应该注意到，顶部金属层Mtop具有比下层低的金属密度。因此，不需要形成在MIM电容器41的正下方和金属层Mtop中的金属线。因此，在不影响对下层金属线布线的能力的情况下，减少了在MIM电容器41和下层金属线之间的寄生电容所导致的对MIM电容器41的不利影响。
根据实施例，多个金属层包括顶部金属层。将UTM层设置在顶部金属层上方，其中，没有额外的金属层定位在UTM层和顶部金属层之间。将MIM电容器设置在UTM层下方并且设置在顶部金属层上方。
根据其他实施例，器件包括：顶部金属层；UTM层，在该顶部金属层上方，其中，UTM层的第一厚度与顶部金属层的第二厚度的比率大于约5；通孔介电层，在顶部金属层上方并且在UTM层下方；以及MIM电容器，在UTM层下方并且在顶部金属层上方。通孔介电层包括与MIM电容器齐平的第一部分和在MIM电容器上方并且与MIM电容器垂直重叠的第二部分。通孔在通孔介电层中并且与在UTM层中的第一金属线和在顶部金属层中的第二金属线接触。电容器接触栓塞在通孔介电层中并且电连接至MIM电容器。
根据其他实施例，器件包括顶部金属层；第一蚀刻停止层，在顶部金属层上方；MIM电容器，在第一蚀刻停止层上方；通孔介电层包括：与MIM电容器齐平的第一部分，和在MIM电容器上方并且与MIM电容器垂直重叠的第二部分；通孔和接触栓塞，在通孔介电层中并且分别电连接至在顶部金属层中的金属线和MIM电容器；第二蚀刻停止层，在通孔介电层上方；UTM介电层在第二蚀刻停止层上方；以及第一UTM金属线和第二UTM金属线，在UTM金属层中并且分别电连接至通孔和接触栓塞。
尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要求限定的本实施例主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域中的普通技术人员之一应理解，通过本公开，现有的或今后开发的用于执行与本文所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本公开可以被使用。因此，所附权利要求为了包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本公开的范围内。

Claims (18)

1.一种集成电路器件，包括：
多个金属层，包括顶部金属层和位于所述顶部金属层下方的金属层；
超厚金属层，在所述顶部金属层上方，其中，没有额外的金属层定位在所述超厚金属层和所述顶部金属层之间；
介电层，位于所述超厚金属层下方且位于所述顶部金属层上方；以及
金属-绝缘体-金属电容器，位于所述介电层中，所述介电层包括：
平坦的第一部分，所述第一部分的顶面与所述金属-绝缘体-金属电容器的顶面齐平；和
第二部分，位于所述金属-绝缘体-金属电容器上方并与所述金属-绝缘体-金属电容器垂直重叠，
其中，所述顶部金属层下方的金属层包括位于所述金属-绝缘体-金属电容器正下方的金属线，所述超厚金属层的厚度与所述顶部金属层的厚度的比率大于3。
2.根据权利要求1所述的集成电路器件，其中，所述超厚金属层具有大于的厚度。
3.根据权利要求1所述的集成电路器件，进一步包括：电容器接触栓塞，在所述超厚金属层下方并且将在所述超厚金属层中的金属线电连接至所述金属-绝缘体-金属电容器的电容器顶部金属和电容器底部金属。
4.根据权利要求1所述的集成电路器件，进一步包括：钝化层，在所述超厚金属层中的金属线上方。
5.根据权利要求4所述的集成电路器件，其中，所述钝化层包括：氧化硅层，与在所述超厚金属层中的所述金属线接触；和氮化硅层，在所述氧化硅层上方并且与所述氧化硅层接触。
6.根据权利要求1所述的集成电路器件，进一步包括：电感器，由在所述超厚金属层中的金属线形成。
7.根据权利要求1所述的集成电路器件，其中，在第一介电层中形成所述顶部金属层，在第二介电层中形成所述超厚金属层，并且其中，在所述第一介电层和所述第二介电层之间形成蚀刻停止层。
8.根据权利要求7所述的集成电路器件，其中，所述蚀刻停止层包括：第一部分，在所述金属-绝缘体-金属电容器下方并且与所述金属-绝缘体-金属电容器垂直重叠；和第二部分，与任何金属-绝缘体-金属电容器没有垂直对准，并且其中，所述第一部分的顶面高于所述第二部分的顶面。
9.一种集成电路器件，包括：
多个金属层，包括顶部金属层和位于所述顶部金属层下方的金属层；
超厚金属层，在所述顶部金属层上方，其中，所述超厚金属层的第一厚度与所述顶部金属层的第二厚度的比率大于3；
通孔介电层，在所述顶部金属层上方并且在所述超厚金属层下方；
金属-绝缘体-金属电容器，在所述超厚金属层下方并且在所述顶部金属层上方，其中，所述通孔介电层包括：顶面与所述金属-绝缘体-金属电容器的顶面齐平的平坦的第一部分和在所述金属-绝缘体-金属电容器上方并且与所述金属-绝缘体-金属电容器垂直重叠的第二部分；
通孔，在所述通孔介电层中并且与在所述超厚金属层中的第一金属线和在所述顶部金属层中的第二金属线接触；以及
电容器接触栓塞，在所述通孔介电层中并且连接至所述金属-绝缘体-金属电容器；
其中，所述顶部金属层下方的金属层包括位于所述金属-绝缘体-金属电容器正下方的金属线。
10.根据权利要求9所述的集成电路器件，进一步包括：氧化硅层，在所述超厚金属层中的所述第一金属线上方并且与在所述超厚金属层中的所述第一金属线接触；和氮化硅层，在所述氧化硅层上方并且与所述氧化硅层接触。
11.根据权利要求9所述的集成电路器件，进一步包括低k介电层，其中，所述顶部金属层在所述低k介电层中。
12.根据权利要求9所述的集成电路器件，其中，所述第一厚度大于
13.根据权利要求9所述的集成电路器件，进一步包括由在所述超厚金属层中的金属线所形成的电感器。
14.根据权利要求9所述的集成电路器件，其中，在第一介电层中形成所述顶部金属层，在第二介电层中形成所述超厚金属层，并且其中，在所述第一介电层和所述第二介电层之间形成蚀刻停止层。
15.根据权利要求14所述的集成电路器件，其中，所述蚀刻停止层包括：在所述金属-绝缘体-金属电容器下方并且与所述金属-绝缘体-金属电容器垂直重叠的第一部分；和没有在任何金属-绝缘体-金属电容器上方并且不与任何金属-绝缘体-金属电容器垂直重叠的第二部分，并且其中，所述第一部分的顶面高于所述第二部分的顶面。
16.一种集成电路器件，包括：
多个金属层，包括顶部金属层和位于所述顶部金属层下方的金属层；
第一蚀刻停止层，在所述顶部金属层上方；
金属-绝缘体-金属电容器，在所述第一蚀刻停止层上方；
通孔介电层包括：顶面与所述金属-绝缘体-金属电容器的顶面齐平的平坦的第一部分，和在所述金属-绝缘体-金属电容器上方并且与所述金属-绝缘体-金属电容器垂直重叠的第二部分；
通孔和接触栓塞，在所述通孔介电层中并且分别电连接至在所述顶部金属层中的金属线和所述金属-绝缘体-金属电容器；
第二蚀刻停止层，在所述通孔介电层上方；
超厚金属介电层，在所述第二蚀刻停止层上方；以及
第一超厚金属金属线和第二超厚金属金属线，在所述超厚金属介电层中并且分别电连接至所述通孔和所述接触栓塞，
其中，所述顶部金属层下方的金属层包括位于所述金属-绝缘体-金属电容器正下方的金属线，所述超厚金属介电层、所述第一超厚金属金属线和所述第二超厚金属金属线的厚度与在所述顶部金属层中的所述金属线的厚度的比率大于3。
17.根据权利要求16所述的集成电路器件，其中，所述第一超厚金属金属线的厚度大于
18.根据权利要求16所述的集成电路器件，进一步包括：氧化硅层，在所述超厚金属介电层中的所述第一超厚金属金属线和所述第二超厚金属金属线上方并且与在所述超厚金属介电层中的所述第一超厚金属金属线和所述第二超厚金属金属线接触；和氮化硅层，在所述氧化硅层上方并且与所述氧化硅层接触。
CN201210012935.2A 2011-01-17 2012-01-16 在顶部金属层上形成金属-绝缘体-金属电容器 Active CN102593096B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/007,777 2011-01-17
US13/007,777 US8552486B2 (en) 2011-01-17 2011-01-17 Forming metal-insulator-metal capacitors over a top metal layer

Publications (2)

Publication Number Publication Date
CN102593096A CN102593096A (zh) 2012-07-18
CN102593096B true CN102593096B (zh) 2016-04-06

Family

ID=46481546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210012935.2A Active CN102593096B (zh) 2011-01-17 2012-01-16 在顶部金属层上形成金属-绝缘体-金属电容器

Country Status (2)

Country Link
US (2) US8552486B2 (zh)
CN (1) CN102593096B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8552485B2 (en) * 2011-06-15 2013-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having metal-insulator-metal capacitor structure
US9960106B2 (en) 2012-05-18 2018-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US8772163B2 (en) * 2012-05-31 2014-07-08 Nanya Technology Corp. Semiconductor processing method and semiconductor structure
US9666660B2 (en) * 2013-08-16 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures including metal insulator metal capacitor
US9362222B2 (en) * 2013-10-28 2016-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection between inductor and metal-insulator-metal (MIM) capacitor
US9391016B2 (en) * 2014-04-10 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9219110B2 (en) 2014-04-10 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9368392B2 (en) 2014-04-10 2016-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9425061B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Buffer cap layer to improve MIM structure performance
CN111816654A (zh) * 2014-06-27 2020-10-23 英特尔公司 去耦电容器和布置
US9543152B2 (en) * 2014-07-02 2017-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitors for leakage current improvement
KR102225215B1 (ko) * 2014-11-07 2021-03-09 삼성전자주식회사 반도체 장치
US9831171B2 (en) * 2014-11-12 2017-11-28 Infineon Technologies Ag Capacitors with barrier dielectric layers, and methods of formation thereof
US10319675B2 (en) 2016-01-13 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor embedded with nanocrystals
US10194529B2 (en) * 2016-09-16 2019-01-29 Qualcomm Incorporated Partial metal fill for preventing extreme-low-k dielectric delamination
US9972571B1 (en) * 2016-12-15 2018-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. Logic cell structure and method
US10332839B2 (en) 2017-01-06 2019-06-25 United Microelectronics Corp. Interconnect structure and fabricating method thereof
US10622306B2 (en) 2018-03-26 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure in semiconductor devices
US10825765B2 (en) * 2018-07-26 2020-11-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US11049820B2 (en) * 2018-07-30 2021-06-29 Texas Instruments Incorporated Crack suppression structure for HV isolation component
US11189538B2 (en) * 2018-09-28 2021-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with polyimide packaging and manufacturing method
US10804230B2 (en) * 2018-10-17 2020-10-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and method of manufacturing the same
US10644099B1 (en) 2018-10-24 2020-05-05 Globalfoundries Inc. Three-dimensional (3D) metal-insulator-metal capacitor (MIMCAP) and method
TWI800698B (zh) * 2019-12-02 2023-05-01 聯華電子股份有限公司 半導體元件結構及其製造方法
US11935826B2 (en) 2020-05-27 2024-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor between two passivation layers with different etching rates
TWI780704B (zh) * 2020-05-27 2022-10-11 台灣積體電路製造股份有限公司 半導體封裝裝置及其製造方法
US11594459B2 (en) * 2021-02-11 2023-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation layer for a semiconductor device and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1374699A (zh) * 2001-03-08 2002-10-16 株式会社东芝 半导体器件及其制造方法
CN101127355A (zh) * 2006-08-16 2008-02-20 台湾积体电路制造股份有限公司 半导体组件及其形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG54456A1 (en) * 1996-01-12 1998-11-16 Hitachi Ltd Semconductor integrated circuit device and method for manufacturing the same
US20050082592A1 (en) * 2003-10-16 2005-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Compact capacitor structure having high unit capacitance
JP4308691B2 (ja) * 2004-03-19 2009-08-05 富士通マイクロエレクトロニクス株式会社 半導体基板および半導体基板の製造方法
US7118925B2 (en) * 2004-12-10 2006-10-10 Texas Instruments Incorporated Fabrication of a ferromagnetic inductor core and capacitor electrode in a single photo mask step
JP5038612B2 (ja) * 2005-09-29 2012-10-03 富士通セミコンダクター株式会社 半導体装置
KR100729360B1 (ko) * 2006-04-05 2007-06-15 삼성전자주식회사 반도체 장치의 커패시터 구조체 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1374699A (zh) * 2001-03-08 2002-10-16 株式会社东芝 半导体器件及其制造方法
CN101127355A (zh) * 2006-08-16 2008-02-20 台湾积体电路制造股份有限公司 半导体组件及其形成方法

Also Published As

Publication number Publication date
CN102593096A (zh) 2012-07-18
US8552486B2 (en) 2013-10-08
US20120181657A1 (en) 2012-07-19
US20140038384A1 (en) 2014-02-06
US8741732B2 (en) 2014-06-03

Similar Documents

Publication Publication Date Title
CN102593096B (zh) 在顶部金属层上形成金属-绝缘体-金属电容器
US11145564B2 (en) Multi-layer passivation structure and method
CN102456751B (zh) 低成本金属-绝缘体-金属电容器
US8004086B2 (en) Semiconductor device
US20230369199A1 (en) Metal plate corner structure on metal insulator metal
Detalle et al. Interposer technology for high band width interconnect applications
US10256183B2 (en) MIMCAP structure in a semiconductor device package
KR102370298B1 (ko) 금속-절연체-금속 구조물
US20220367605A1 (en) Method of forming a stress reduction structure for metal-insulator-metal capacitors
US11532695B2 (en) Stress reduction structure for metal-insulator-metal capacitors
CN114628362A (zh) 与重分布层的凸块集成
US20210249350A1 (en) Process for Forming Metal-Insulator-Metal Structures
US20230025412A1 (en) Semiconductor structures and methods for manufacturing the same
US20230352396A1 (en) Dummy Metal-Insulator-Metal Structures Within Vias
US11791371B2 (en) Resistor structure
US20230360946A1 (en) Method for forming semiconductor structure
US20230352395A1 (en) Semiconductor structure and method for forming the same
US20230395486A1 (en) Bilayer rdl structure for bump count reduction
CN114464596A (zh) 半导体器件和形成半导体器件的方法
TW202114234A (zh) 電容裝置及電容結構與其形成方法
CN116648133A (zh) 半导体器件、金属-绝缘体-金属电容器结构及形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant