CN218213316U - 背板、测试机和测试系统 - Google Patents
背板、测试机和测试系统 Download PDFInfo
- Publication number
- CN218213316U CN218213316U CN202222590648.1U CN202222590648U CN218213316U CN 218213316 U CN218213316 U CN 218213316U CN 202222590648 U CN202222590648 U CN 202222590648U CN 218213316 U CN218213316 U CN 218213316U
- Authority
- CN
- China
- Prior art keywords
- functional
- bus
- test
- module
- hybrid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本实用新型涉及一种背板、测试机及测试系统。所述背板包括:电路板,具有多个连接线路;至少两个功能接口,设置在所述电路板上,每一所述功能接口接入一个所述连接线路,各个所述功能接口接入的所述连接线路不同;多个混合接口,设置在所述电路板上,每一所述混合接口分别接入多个所述连接线路。这样将连接线路按照不同功能进行拆分,有利于数据的分散传输,避免前面一个业务的数据阻塞而影响到后面另一个业务的数据传输,提高数据整体的传输效率。
Description
技术领域
本实用新型涉及测试技术领域,特别是涉及一种背板、测试机及测试系统。
背景技术
自动试验设备(Automatic Test Equipment,简称ATE)是半导体产业中集成电路(integrated circuit,简称IC)的自动测试机,用于检测集成电路功能的完整性,是集成电路生产制造的最后流程,以确保集成电路生产制造的品质。
ATE的测试机(Tester)内部包括主控模块和至少一个测试板卡(Instrument),主控模块与测试板卡之间通过总线连接。
然而,随着测试机内部结构越来越复杂,传统的总线结构已无法满足测试机内部的数据传输要求。
实用新型内容
基于此,有必要提供一种背板、测试机及测试系统。
第一方面,提供一种背板,所述背板包括:
电路板,具有多个连接线路;
至少两个功能接口,设置在所述电路板上,每一所述功能接口接入一个所述连接线路,各个所述功能接口接入的所述连接线路不同;
多个混合接口,设置在所述电路板上,每一所述混合接口分别接入多个所述连接线路。
在其中一个实施例中,至少两个所述连接线路的拓扑结构不同。
在其中一个实施例中,所述连接线路的拓扑结构包括星型拓扑结构、网络拓扑结构和线型拓扑结构中的至少两种。
第二方面,提供一种测试机,所述测试机包括:
如第一方面提供的背板;
至少一个功能模块,每一所述功能接口对应一个所述功能模块;
至少两条功能总线,与所述至少两个功能接口一一对应,所述功能总线分别连接所述功能总线对应的所述功能接口和所述功能接口对应的功能模块;
多个测试板卡,用于连接至少一个被测器件,各个所述测试板卡实现的业务功能不同,所述多个测试板卡与所述多个混合接口一一对应;
多条混合总线,与所述多个测试板卡一一对应,所述混合总线分别连接所述混合总线对应的所述测试板卡和所述测试板卡对应的所述混合接口。
在其中一个实施例中,所述多个混合接口沿所述电路板的边缘依次设置在所述电路板的边缘侧,所述多个测试板卡分别插设于不同的所述混合接口并位于所述电路板的同一侧。
在其中一个实施例中,每一所述混合总线包括与所述多个连接线路一一对应的多条信号线,同一所述混合总线中不同的所述信号线分别通过同一所述混合接口接入所述信号线对应的所述连接线路。
在其中一个实施例中,所述功能模块包括主控模块,所述主控模块连接的功能总线包括数据总线;所述主控模块用于连接主机,接收主机发送的测试序列,并根据所述测试序列中各个测试程序需要实现的业务功能,通过所述数据总线将每个所述测试程序发送给对应的测试板卡;所述主控模块连接的数据总线接入的所述连接线路的拓扑结构为星型拓扑结构。
在其中一个实施例中,所述功能模块还包括状态控制模块,所述状态控制模块连接的功能总线包括控制总线;所述状态控制模块用于,通过所述控制总线接收所述测试板卡发送的测试信息,以控制所述主控模块是否继续向所述测试板卡发送所述测试程序;所述状态控制模块连接的控制总线接入的所述连接线路的拓扑结构为网络拓扑结构。
在其中一个实施例中,所述功能模块还包括协处理模块,所述协处理模块连接的功能总线包括数据总线;所述协处理模块用于,通过所述数据总线接收所述测试板卡发送的测试数据,并对所述测试数据进行处理,得到测试结果;所述协处理模块连接的数据总线接入的所述连接线路的拓扑结构为星型拓扑结构。
在其中一个实施例中,所述功能模块包括交互模块,所述交互模块连接的功能总线包括数据总线;所述交互模块用于连接服务器,通过所述数据总线接收所述测试板卡发送的测试数据,并将所述测试数据上传到服务器;所述交互模块连接的数据总线接入的所述连接线路的拓扑结构为星型拓扑结构。
在其中一个实施例中,所述功能模块包括同步模块,所述同步模块连接的功能总线包括同步总线;所述同步模块用于,通过所述同步总线将同步信号发送给所述测试板卡;所述同步模块连接的同步总线接入的所述连接线路的拓扑结构为星型拓扑结构。
在其中一个实施例中,所述功能模块包括时钟模块,所述时钟模块连接的功能总线包括时钟总线;所述时钟模块用于,通过所述时钟总线将时钟信号发送给所述测试板卡;所述时钟模块连接的时钟总线计入的所述连接线路的拓扑结构为星型拓扑结构。
在其中一个实施例中,所述功能模块包括校准模块,所述校准模块连接的功能总线包括交流校准总线和直流校准总线;所述校准模块用于,通过所述交流校准总线和/或所述直流校准总线将校准信号发送给所述测试板卡;所述校准模块连接的交流校准总线接入的连接线路的拓扑结构为星型拓扑结构,所述校准模块连接的直流校准总线接入的连接线路的拓扑结构为线型拓扑结构。
在其中一个实施例中,所述功能模块包括监控模块,所述监控模块连接的功能总线包括监控总线;所述监控模块用于,通过所述监控总线将检测信号发送给所述测试板卡,并接收所述测试板卡返回的检测信号,以监控所述测试板卡的运行情况;所述监控模块连接的监控总线接入的连接线路的拓扑结构为线性拓扑结构。
第三方面,提供一种测试系统,所述测试系统包括主机和如第二方面提供的测试机,至少一个所述功能模块与所述主机连接。
上述背板、测试机及测试系统,包括电路板、至少两个功能接口和多个混合接口,电路板具有多个连接线路,至少两个功能接口和多个混合接口设置在电路板上,每一功能接口接入一个连接电路,各个功能接口接入的连接线路不同,每一混合接口分别接入多个连接线路,这样将连接线路按照不同功能进行拆分,有利于数据的分散传输,避免前面一个业务的数据阻塞而影响到后面另一个业务的数据传输,提高数据整体的传输效率。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案,下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为一个实施例中背板的结构框图;
图2为一个实施例中星型拓扑结构的结构示意图;
图3为一个实施例中网络拓扑结构的结构示意图;
图4为一个实施例中线型拓扑结构的结构示意图;
图5为一个实施例中测试机的结构框图;
图6为一个实施例中背板和测试板卡连接的结构示意图;
图7为另一个实施例中背板和测试板卡连接的结构示意图;
图8为一个实施例中混合总线的结构示意图;
图9为一个实施例中主控模块和测试板卡的连接线路图;
图10为一个实施例中状态控制模块和测试板卡的连接线路图;
图11为一个实施例中协处理模块和测试板卡的连接线路图;
图12为一个实施例中交互模块和测试板卡的连接线路图;
图13为一个实施例中同步模块和测试板卡的连接线路图;
图14为一个实施例中时钟模块和测试板卡的连接线路图;
图15为一个实施例中校准模块和测试板卡的连接线路图;
图16为另一个实施例中校准模块和测试板卡的连接线路图;
图17为一个实施例中监控模块和测试板卡的连接线路图;
图18为一个实施例中测试系统的结构框图。
附图标记说明:
10、电路板,11、连接线路;
20、功能接口;
30、混合接口;
100、背板;
200、功能模块,201、主控模块,202、状态控制模块,203、协处理模块,204、交互模块,205、同步模块,206、时钟模块,207、校准模块,208、监控模块;
210、功能总线,211、数据总线,212、控制总线,213、数据总线,214、数据总线,215、同步总线,216、时钟总线,217、交流校准总线,218、直流校准总线,219、监控总线;
300、测试板卡,310、混合总线,311、信号线;
400、主机;
500、服务器。
具体实施方式
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。
可以理解,本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件,但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说,在不脱离本申请的范围的情况下,可以将第一电阻称为第二电阻,且类似地,可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻,但其不是同一电阻。
可以理解,以下实施例中的“连接”,如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递,则应理解为“电连接”、“通信连接”等。
在此使用时,单数形式的“一”、“一个”和“所述/该”也可以包括复数形式,除非上下文清楚指出另外的方式。还应当理解的是,术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在,但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时,在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。
ATE包括主计算机(host)、测试机(tester)和被测器件(Device Under Test,简称DUT),测试机包括主控模块和至少一个测试板卡(instrument)。主计算机发送测试序列(test sequence)给主控模块,主控模块将测试序列转发给测试板卡。测试板卡根据接收到的测试序列生成激励信号并发送给被测器件,以检测被测器件的好坏。被测器件接收到激励信号会反馈一个响应信号给测试板卡。测试板卡根据接收到的响应信号解析得到数据结果并发送给主控模块,主控模块将数据结果转发给主计算机。主计算机处理反馈的数据结果(如将数据结果与预设值进行比较),以生成最终的处理结果,并根据处理结果指示机械手将被测器件分类,以完成对被测器件的测试。
其中,主控模块与测试板卡之间通过总线连接。随着测试机内部的功能模块越来越多,各个功能模块均通过总线与测试板卡连接,使得测试机内部的数据传输资源紧张,前面一个业务的数据发生阻塞,会导致后面另一个业务的数据传输发生中断,无法满足测试机内部的数据传输要求,极大降低了整体的数据传输速率。
基于以上原因,本申请提供了一种背板、测试机及测试系统,各个功能模块通过不同的连接线路与测试板卡连接,这样将连接线路按照不同功能进行拆分,可以将数据分散传输,避免前面一个业务的数据阻塞而影响到后面另一个业务的数据传输,提高数据整体的传输效率。
在一个实施例中,如图1所示,提供了一种背板,包括电路板10、至少两个功能接口20和多个混合接口30。电路板10具有多个连接线路11。至少两个功能接口20设置在电路板10上,每一功能接口20接入一个连接线路11,各个功能接口20接入的连接线路11不同。多个混合接口30设置在电路板10上,每一混合接口30分别接入多个连接线路11。
其中,功能接口20和混合接口30为不同的接口。例如,功能接口20为功能模块接入连接线路11的连接口,混合接口30为测试板卡接入连接线路11的连接口。这样测试板卡可以通过背板与不同的功能模块连接,并且各个功能模块通过不同的连接线路与测试板卡交互数据,可以将数据分散传输,提高整体的传输效率。
上述背板,包括电路板、至少两个功能接口和多个混合接口,电路板具有多个连接线路,至少两个功能接口和多个混合接口设置在电路板上,每一功能接口接入一个连接电路,各个功能接口接入的连接线路不同,每一混合接口分别接入多个连接线路,这样将连接线路按照不同功能进行拆分,有利于数据的分散传输,避免前面一个业务的数据阻塞而影响到后面另一个业务的数据传输,提高数据整体的传输效率。
在一个实施例中,至少两个连接线路11的拓扑结构不同。
上述实施例中,不同连接线路的拓扑结构不同,可以根据接入连接线路的功能模块的不同,选择合适的拓扑结构,可以满足各个功能模块不同的数据传输要求。
在一个实施例中,连接线路11的拓扑结构包括星型拓扑结构(如图2所示)、网络拓扑结构(如图3所示)和线型拓扑结构(如图4所示)中的至少两种。
其中,星型拓扑结构是中央节点和通过点到点链路连接到中央节点的各节点组成的拓扑结构。网络拓扑结构是节点之间两两连接的拓扑结构。线型拓扑结构是使用一条传输线将网络中的节点先后连接所组成的拓扑结构。
上述实施例中,连接线路的拓扑结构包括星型拓扑结构、网络拓扑结构和线型拓扑结构中的至少两种,可以针对不同的连接线路选择合适的拓扑结构:星型拓扑结构中任何两个节点进行通信都必须经过中央节点控制,可以适用于中央节点对通信进行集中控制;网络拓扑结构中任意两个节点之间都可以直接进行通信,可以适用于高速通信;线型拓扑结构中各个节点之间依次进行通信,可以适用于低速通信。
在一个实施例中,如图1所示,至少两个功能接口20和多个混合接口30沿电路板10的边缘依次设置在电路板10的边缘侧。例如,至少两个功能接口20沿电路板10的第一边缘依次设置在电路板10的第一边缘侧,多个混合接口30沿电路板10的第二边缘依次设置在电路板10的第二边缘侧。又如,至少两个功能接口20和多个混合接口30沿电路板10的边缘依次设置在电路板10的同一个边缘侧。
在另一个实施例中,至少两个功能接口20和多个混合接口30设置在电路板10的一表面的中间区域(即非边缘区域)上。
在又一个实施例中,至少两个功能接口20和多个混合接口30依次层叠在电路板10的边缘侧。例如,至少两个功能接口20依次层叠在电路板10的第一边缘侧,多个混合接口30依次层叠在电路板10的第二边缘侧。
上述各实施例中的设置有多个功能模块的控制板卡也可以没有,采用有源背板代替,也即多个功能模块直接设置在电路板10上。
基于同样的发明构思,如图5所示,还提供了一种测试机,包括背板100、至少一个功能模块200、至少两条功能总线210、多个测试板卡300和多条混合总线310。
结合图1,背板100包括电路板10、至少两个功能接口20和多个混合接口30。电路板10具有多个连接线路11。至少两个功能接口20位于电路板10的边缘侧,每一功能接口20接入一个连接线路11,各个功能接口20接入的连接线路11不同。多个混合接口30位于电路板10的边缘侧,每一混合接口30分别接入多个连接线路11。
再参阅图5,每一功能接口20对应一个功能模块200,至少两条功能总线210与至少两个功能接口20一一对应,功能总线210分别连接功能总线210对应的功能接口20和功能接口20对应的功能模块200。多个测试板卡300用于连接至少一个被测器件,各个测试板卡300实现的业务功能不同。多个测试板卡300与多个混合接口30一一对应,多条混合总线310与多个测试板卡300一一对应,混合总线310分别连接混合总线310对应的测试板卡300和测试板卡300对应的混合接口30。
其中,功能模块200为实现某个功能的处理器,测试板卡300为进行某项测试的板卡。例如,功能模块200包括主控模块和协处理模块,主控模块的一个处理器,可以实现接收测试序列,并将测试序列划分为多个测试程序分发出去;协处理模块是另一个处理器,可以接收测试数据,并对测试数据进行处理,得到测试结果。主控模块依次通过功能总线210和功能接口20接入一个连接线路11,协处理模块依次通过功能总线210和功能接口20接入另一个连接线路11,两个连接线路11依次通过混合接口30和混合总线310与测试板卡300连接。
具体地,测试板卡300包括分布式控制模块,分布式控制模块是一个处理器,混合总线310与测试板卡300中的分布式控制模块连接。
在一个实施例中,如图6所示,多个混合接口30沿电路板10的边缘依次设置在电路板10的边缘侧,多个测试板卡300分别插设于不同的混合接口30并位于电路板10的同一侧。
在实际应用中,多个功能模块200设置在主控板卡上,多个测试板卡300和主控板卡彼此平行设置且位于电路板10的同一侧。多个测试板卡300和主控板卡的边缘均设有交互接口,每个交互接口插入电路板10上对应的功能接口20或混合接口30,多个测试板卡300和主控板卡依次垂直设置在电路板10的同一侧。
具体地,如图6所示,多个测试板卡300和主控板卡朝向电路板10的边缘侧均设置有L型缺口,该L型缺口具有容纳电路板10插入的空间,该L型缺口的边缘设置有与电路板10匹配以对接的交互接口。电路板10朝向多个测试板卡300和主控板卡的一表面依次设置有功能接口20和混合接口30,多个测试板卡300和主控板卡通过各自的交互接口插设于对应的功能接口20和混合接口30。
在另一个实施例中,如图7所示,多个混合接口30依次设置在电路板10的一表面的中间区域上,多个测试板卡300分别插设于不同的混合接口30并位于电路板10的同一侧。
具体地,如图7所示,多个测试板卡300和主控板卡朝向电路板10的边缘侧未设置L型缺口,但设置有与电路板10匹配以对接的交互接口。电路板10朝向多个测试板卡300和主控板卡的一表面依次设置有功能接口20和混合接口30,多个测试板卡300和主控板卡通过各自的交互接口插设于对应的功能接口20和混合接口30。
在实际应用中,也可以没有控制板卡设置有多个功能模块200,如直接采用背板支撑多个功能模块200,即多个功能模块200直接设置在电路板10上。
在一个实施例中,如图8所示,每一混合总线310包括与多个连接线路11一一对应的多条信号线311,同一混合总线310中不同的信号线311分别通过同一混合接口30接入信号线311对应的连接线路11。
例如,主控模块接入的连接线路11与某个混合总线310中的一条信号线311连接,协处理模块接入的连接线路11与同一混合总线310中的另一条信号线311连接。
上述实施例中,混合总线包括多条信号线,不同信号线对应接入不同的连接线路,可以将数据进行分散传输,避免前面一个业务的数据阻塞而影响到后面另一个业务的数据传输,提高数据整体的传输效率。
在一个实施例中,多个连接线路11的拓扑结构包括星型拓扑结构、网络拓扑结构和线型拓扑结构。
上述实施例中,多个连接线路的拓扑结构包括星型拓扑结构、网络拓扑结构和线型拓扑结构,可以针对不同的连接线路选择合适的拓扑结构。
在一个实施例中,如图9所示,功能模块包括主控模块201,主控模块201连接的功能总线包括数据总线211。主控模块201用于连接主机400,接收主机400发送的测试序列,并根据测试序列中各个测试程序需要实现的业务功能,通过数据总线211将每个测试程序发送给对应的测试板卡300。主控模块201连接的数据总线211接入的连接线路11的拓扑结构为星型拓扑结构。
上述实施例中,针对接收主机发送的测试序列,并根据测试序列中各个测试程序需要实现的业务功能的主控模块,连接的数据总线接入的连接线路采用星型拓扑结构,便于主控模块对各个测试板卡之间的数据的高速传输,比如,传输主控模块发送的控制数据、配置数据、测试板卡反馈的结果数据、及其他交互数据。
在一个实施例中,如图10所示,功能模块还包括状态控制模块202,状态控制模块202连接的功能总线包括控制总线212。状态控制模块202用于,通过控制总线212接收测试板卡300发送的测试信息,以控制主控模块201是否继续向测试板卡300发送测试程序。状态控制模块202连接的控制总线212接入的连接线路11的拓扑结构为网络拓扑结构。
上述实施例中,针对接收测试板卡发送的测试信息,以控制主控模块是否继续向测试板卡发送测试程序的状态控制模块,连接的控制总线接入的连接线路采用网络拓扑结构,可以在主控模块和测试板卡、以及各相邻测试板卡之间建立连接,便于主控模块对各测试板卡的状态控制和各个测试板卡之间的分布式控制,比如,在两个测试板卡测试一个被测器件时,其中一个测试板卡损坏时,可以同时告知另一个测试板卡、以及主控模块,更高效地完成停止的动作,提升测试机的测试效率。
在一个实施例中,如图11所示,功能模块还包括协处理模块203,协处理模块203连接的功能总线包括数据总线213。协处理模块203用于,通过数据总线213接收测试板卡300发送的测试数据,并对测试数据进行处理,得到测试结果。协处理模块203连接的数据总线213接入的连接线路11的拓扑结构为星型拓扑结构。
上述实施例中,针对接收测试板卡发送的测试数据,并对测试数据进行处理,得到测试结果的协处理模块,连接的数据总线接入的连接线路采用星型拓扑结构,有助于协处理模块和各个测试板卡之间的数据的传输。
示例性地,协处理模块203对应的数据总线213和主控模块202对应的数据总线212可以为同一条数据总线,即协处理模块203和主控模块202共用一条数据总线。协处理模块和主控模块与各个测试板卡之间通过星型总线连接,这样协处理模块和主控模块之间、协处理模块和各个测试板卡之间、以及主控模块和各个测试板卡之间都可以高效数据传输,提高了测试机的测试效率。
在一个实施例中,如图12所示,功能模块包括交互模块204,交互模块204连接的功能总线包括数据总线214。交互模块204用于连接服务器500,通过数据总线214接收测试板卡300发送的测试数据,并将测试数据上传到服务器500。交互模块204连接的数据总线214接入的连接线路11的拓扑结构为星型拓扑结构。
上述实施例中,针对接收测试板卡发送的测试数据,并将测试数据上传到服务器的交互模块,连接的数据总线接入的连接线路采用星型拓扑结构,能够将测试数据高效地上传至交互模块,不会因为某一块测试板卡的损坏而扰乱其他测试板卡数据的上传,保证了实时数据传输的稳定性。
在一个实施例中,如图13所示,功能模块包括同步模块205,同步模块205连接的功能总线包括同步总线215。同步模块205用于,通过同步总线215将同步信号发送给测试板卡300。同步模块205连接的同步总线215接入的连接线路11的拓扑结构为星型拓扑结构。
上述实施例中,针对将同步信号发送给测试板卡的同步模块,连接的同步总线接入的连接线路采用星型拓扑结构,可以保障同步模块和各测试板卡之间的同步信号的快速稳定地传输,进而保障各测试板卡在接收到同步信号后可以同步启动测试。
在一个实施例中,如图14所示,功能模块包括时钟模块206,时钟模块206连接的功能总线包括时钟总线216。时钟模块206用于,通过时钟总线216将时钟信号发送给测试板卡300。时钟模块206连接的时钟总线216计入的连接线路11的拓扑结构为星型拓扑结构。
上述实施例中,针对将时钟信号发送给测试板卡的时钟模块,连接的时钟总线接入的连接线路采用星型拓扑结构,时钟信号可以同步发送至各测试板卡,避免各测试板卡接收的时钟信号出现较大误差而影响正常测试。
在一个实施例中,如图15和图16所示,功能模块包括校准模块207,校准模块207连接的功能总线包括交流校准总线217和直流校准总线218。校准模块207用于,通过交流校准总线217和/或直流校准总线218将校准信号发送给测试板卡300。校准模块207连接的交流校准总线217接入的连接线路11的拓扑结构为星型拓扑结构(如图15所示),校准模块207连接的直流校准总线218接入的连接线路11的拓扑结构为线型拓扑结构(如图16所示)。
上述实施例中,针对将校准信号发送给测试板卡的校准模块,连接的交流校准总线接入的连接线路采用星型拓扑结构,可实现通过交流校准总线完成交流校准功能,测算出到每个测试板卡上的资源所对应的控制信号可能的延迟,将这个延迟数据记录在主控模块,这样在需要同步控制时,在对应的同步信号链路中插入对应的延迟,可以得到严格对齐的控制触发。连接的直流校准总线接入的连接线路采用线型拓扑结构,能够基本保证直流校准信号的有效传输,同时降低成本。
在一个实施例中,如图17所示,功能模块包括监控模块208,监控模块208连接的功能总线包括监控总线219。监控模块208用于,通过监控总线219将检测信号发送给测试板卡300,并接收测试板卡300返回的检测信号,以监控测试板卡300的运行情况。监控模块208连接的监控总线219接入的连接线路11的拓扑结构为线性拓扑结构。
上述实施例中,针对将检测信号发送给测试板卡,并接收测试板卡返回的检测信号,以监控测试板卡的运行情况的监控模块,连接的监控总线接入的连接线路采用线性拓扑结构,各个测试板卡中如有一个出现故障则可以及时反馈,实现对多个测试板卡的整体监控。
基于同样的发明构思,如图18所示,还提供了一种测试系统,包括主机400和测试机,至少一个功能模块300与主机400连接。测试机包括背板100、至少一个功能模块200、至少两条功能总线210、多个测试板卡300和多条混合总线310。
结合图1,背板100包括电路板10、至少两个功能接口20和多个混合接口30。电路板10具有多个连接线路11。至少两个功能接口20位于电路板10的边缘侧,每一功能接口20接入一个连接线路11,各个功能接口20接入的连接线路11不同。多个混合接口30位于电路板10的边缘侧,每一混合接口30分别接入多个连接线路11。
再参阅图5,每一功能接口20对应一个功能模块200,至少两条功能总线210与至少两个功能接口20一一对应,功能总线210分别连接功能总线210对应的功能接口20和功能接口20对应的功能模块200。多个测试板卡300用于连接至少一个被测器件,各个测试板卡300实现的业务功能不同。多个测试板卡300与多个混合接口30一一对应,多条混合总线310与多个测试板卡300一一对应,混合总线310分别连接混合总线310对应的测试板卡300和测试板卡300对应的混合接口30。
在本说明书的描述中,参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本实用新型的至少一个实施例或示例中。在本说明书中,对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本实用新型的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对实用新型专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干变形和改进,这些都属于本实用新型的保护范围。因此,本实用新型专利的保护范围应以所附权利要求为准。
Claims (15)
1.一种背板,其特征在于,所述背板包括:
电路板,具有多个连接线路;
至少两个功能接口,设置在所述电路板上,每一所述功能接口接入一个所述连接线路,各个所述功能接口接入的所述连接线路不同;
多个混合接口,设置在所述电路板上,每一所述混合接口分别接入多个所述连接线路。
2.根据权利要求1所述的背板,其特征在于,至少两个所述连接线路的拓扑结构不同。
3.根据权利要求2所述的背板,其特征在于,所述连接线路的拓扑结构包括星型拓扑结构、网络拓扑结构和线型拓扑结构中的至少两种。
4.一种测试机,其特征在于,所述测试机包括:
如权利要求1-3任一项所述的背板;
至少一个功能模块,每一所述功能接口对应一个所述功能模块;
至少两条功能总线,与所述至少两个功能接口一一对应,所述功能总线分别连接所述功能总线对应的所述功能接口和所述功能接口对应的功能模块;
多个测试板卡,用于连接至少一个被测器件,各个所述测试板卡实现的业务功能不同,所述多个测试板卡与所述多个混合接口一一对应;
多条混合总线,与所述多个测试板卡一一对应,所述混合总线分别连接所述混合总线对应的所述测试板卡和所述测试板卡对应的所述混合接口。
5.根据权利要求4所述的测试机,其特征在于,所述多个混合接口沿所述电路板的边缘依次设置在所述电路板的边缘侧,所述多个测试板卡分别插设于不同的所述混合接口并位于所述电路板的同一侧。
6.根据权利要求4所述的测试机,其特征在于,每一所述混合总线包括与所述多个连接线路一一对应的多条信号线,同一所述混合总线中不同的所述信号线分别通过同一所述混合接口接入所述信号线对应的所述连接线路。
7.根据权利要求4所述的测试机,其特征在于,所述功能模块包括主控模块,所述主控模块连接的功能总线包括数据总线;所述主控模块用于连接主机,接收主机发送的测试序列,并根据所述测试序列中各个测试程序需要实现的业务功能,通过所述数据总线将每个所述测试程序发送给对应的测试板卡;所述主控模块连接的数据总线接入的所述连接线路的拓扑结构为星型拓扑结构。
8.根据权利要求7所述的测试机,其特征在于,所述功能模块还包括状态控制模块,所述状态控制模块连接的功能总线包括控制总线;所述状态控制模块用于,通过所述控制总线接收所述测试板卡发送的测试信息,以控制所述主控模块是否继续向所述测试板卡发送所述测试程序;所述状态控制模块连接的控制总线接入的所述连接线路的拓扑结构为网络拓扑结构。
9.根据权利要求7所述的测试机,其特征在于,所述功能模块还包括协处理模块,所述协处理模块连接的功能总线包括数据总线;所述协处理模块用于,通过所述数据总线接收所述测试板卡发送的测试数据,并对所述测试数据进行处理,得到测试结果;所述协处理模块连接的数据总线接入的所述连接线路的拓扑结构为星型拓扑结构。
10.根据权利要求4所述的测试机,其特征在于,所述功能模块包括交互模块,所述交互模块连接的功能总线包括数据总线;所述交互模块用于连接服务器,通过所述数据总线接收所述测试板卡发送的测试数据,并将所述测试数据上传到服务器;所述交互模块连接的数据总线接入的所述连接线路的拓扑结构为星型拓扑结构。
11.根据权利要求4所述的测试机,其特征在于,所述功能模块包括同步模块,所述同步模块连接的功能总线包括同步总线;所述同步模块用于,通过所述同步总线将同步信号发送给所述测试板卡;所述同步模块连接的同步总线接入的所述连接线路的拓扑结构为星型拓扑结构。
12.根据权利要求4所述的测试机,其特征在于,所述功能模块包括时钟模块,所述时钟模块连接的功能总线包括时钟总线;所述时钟模块用于,通过所述时钟总线将时钟信号发送给所述测试板卡;所述时钟模块连接的时钟总线计入的所述连接线路的拓扑结构为星型拓扑结构。
13.根据权利要求4所述的测试机,其特征在于,所述功能模块包括校准模块,所述校准模块连接的功能总线包括交流校准总线和直流校准总线;所述校准模块用于,通过所述交流校准总线和/或所述直流校准总线将校准信号发送给所述测试板卡;所述校准模块连接的交流校准总线接入的连接线路的拓扑结构为星型拓扑结构,所述校准模块连接的直流校准总线接入的连接线路的拓扑结构为线型拓扑结构。
14.根据权利要求4所述的测试机,其特征在于,所述功能模块包括监控模块,所述监控模块连接的功能总线包括监控总线;所述监控模块用于,通过所述监控总线将检测信号发送给所述测试板卡,并接收所述测试板卡返回的检测信号,以监控所述测试板卡的运行情况;所述监控模块连接的监控总线接入的连接线路的拓扑结构为线性拓扑结构。
15.一种测试系统,其特征在于,所述测试系统包括主机和如权利要求4-14任一项所述的测试机,至少一个所述功能模块与所述主机连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222590648.1U CN218213316U (zh) | 2022-09-29 | 2022-09-29 | 背板、测试机和测试系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222590648.1U CN218213316U (zh) | 2022-09-29 | 2022-09-29 | 背板、测试机和测试系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218213316U true CN218213316U (zh) | 2023-01-03 |
Family
ID=84637809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222590648.1U Active CN218213316U (zh) | 2022-09-29 | 2022-09-29 | 背板、测试机和测试系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218213316U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117041122A (zh) * | 2023-10-08 | 2023-11-10 | 湖南国科鸿飞科技有限公司 | 数据传输测试系统以及数据传输测试方法 |
-
2022
- 2022-09-29 CN CN202222590648.1U patent/CN218213316U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117041122A (zh) * | 2023-10-08 | 2023-11-10 | 湖南国科鸿飞科技有限公司 | 数据传输测试系统以及数据传输测试方法 |
CN117041122B (zh) * | 2023-10-08 | 2024-01-02 | 湖南国科鸿飞科技有限公司 | 数据传输测试系统以及数据传输测试方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN218213316U (zh) | 背板、测试机和测试系统 | |
CN102724093B (zh) | 一种atca机框及其ipmb连接方法 | |
CN112511370B (zh) | 一种phy模式自主切换的信号测试系统 | |
CN103186440B (zh) | 检测子卡在位的方法、装置及系统 | |
CN113067745A (zh) | 一种飞机1394b总线通信仿真测试平台 | |
CN101052136B (zh) | 一种背板及实现方法 | |
CN109633414B (zh) | 一种基于atca架构的背板测试装置和方法 | |
CN115129021B (zh) | 一种测试车载以太网的方法及装置 | |
CN113568847B (zh) | 一种网卡与处理器的互联装置及服务器 | |
CN109697143A (zh) | 一种基于udsz诊断的电子产品下线检测系统及其检测方法 | |
CN210742934U (zh) | 一种多gpu互连的装置 | |
CN212965016U (zh) | 一种适用于不同引脚定义的测试板 | |
CN112255533A (zh) | 提高半导体测试机同步触发实时性的装置和方法 | |
CN113051209A (zh) | 一种电子设备、电子设备的通信方法 | |
CN106681870A (zh) | 一种1553b总线物理层线缆网络测试系统及测试方法 | |
CN113204225A (zh) | 一种汽车负载仿真装置及测试方法 | |
CN218213140U (zh) | 通信模组、计算机设备和测试系统 | |
CN213092297U (zh) | 一种cpu网络接口性能测试板卡及测试系统 | |
CN114218030B (zh) | 一种中央处理器测试方法及装置 | |
CN115357445B (zh) | 一种基于cpci架构的pci总线测试装置 | |
WO2023065194A1 (zh) | 测试系统和测试装置 | |
CN112100109B (zh) | 一种线缆连接容错连接装置及方法 | |
WO2024067742A1 (zh) | 测试机、测试控制装置及方法 | |
CN114756484B (zh) | 一种背板与主板连接端口识别系统、方法和服务器 | |
CN109542702A (zh) | 一种测试设备及测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |