CN112255533A - 提高半导体测试机同步触发实时性的装置和方法 - Google Patents
提高半导体测试机同步触发实时性的装置和方法 Download PDFInfo
- Publication number
- CN112255533A CN112255533A CN202011021916.7A CN202011021916A CN112255533A CN 112255533 A CN112255533 A CN 112255533A CN 202011021916 A CN202011021916 A CN 202011021916A CN 112255533 A CN112255533 A CN 112255533A
- Authority
- CN
- China
- Prior art keywords
- synchronous
- synchronous trigger
- triggering
- trigger
- synchronous triggering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 141
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000012360 testing method Methods 0.000 claims abstract description 66
- 238000012545 processing Methods 0.000 claims description 12
- 230000005540 biological transmission Effects 0.000 claims description 8
- 235000012431 wafers Nutrition 0.000 description 13
- 230000000977 initiatory effect Effects 0.000 description 6
- 230000006399 behavior Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003999 initiator Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
- G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种提高半导体测试机同步触发实时性的装置和方法。根据本发明的技术方案，提高半导体测试机同步触发实时性的装置包括通过接口总线连接的主控计算机和至少两个测试资源板卡。任意两个测试资源板卡之间均建立有同步触发通道。每个同步触发通道具有输入/输出两个独立端口。输入端口用于接收同步触发信号，输出端口用于发送同步触发信号。本发明能够满足半导体芯片/晶圆测试时同步触发的实时性和精度要求，提升半导体芯片/晶圆测试设备的性能和价值。
Description
技术领域
本发明涉及半导体自动化测试技术领域，尤其涉及一种提高半导体测试机同步触发实时性的装置和方法。
背景技术
半导体自动化测试设备需要系统内的各种测试资源板卡之间相互配合同步工作以便完成测试信号的发生、待测信号的测量、待测芯片/晶圆的数据输入、待测芯片/晶圆的数据采集、待测信号的数据处理计算等工作。由于复杂的工作流程以及不同的测试需求，测试资源板卡间的功能同步触发的精度要求和触发路由是不同的。在编写测试程序时，需要针对不同的需求，编制不同的触发同步程序来适配不同的同步触发要求。现有的技术方案一般采用单中心控制节点的集中管理方式，系统内的所有同步触发控制均需要通过中心控制节点来完成。
采用单中心控制节点的集中管理方式，当需要测试资源板卡间同步触发工作时，用户先要对中心控制节点进行配置，如同步的发起方、接收方、同步的条件信号等信息。待同步发起端发起同步请求后，由中心控制节点来通知需要同步的接收方。这样的工作方式在实时性能和并发同步触发上都存在问题。由于中心控制节点的处理延时，直接决定了测试资源板卡间的触发同步实时性能，同时单中心的控制节点也容易造成并发同步和并发触发时同步信号/触发信号的丢失问题。随着半导体芯片/晶圆的工作频率的不断提升，芯片/晶圆的测试在信号的同步延时上的要求也越来越高，传统的单中心控制同步触发方式已经不能满足半导体芯片/晶圆测试的发展需求。
发明内容
本发明公开了一种提高半导体测试机同步触发实时性的装置和方法，能够满足半导体芯片/晶圆测试时同步触发的实时性和精度要求，提升半导体芯片/晶圆测试设备的性能和价值。
为实现上述目的，本发明采用的技术方案是：
一种提高半导体测试机同步触发实时性的装置，包括通过接口总线连接的主控计算机和至少两个测试资源板卡，其特征在于：任意两个测试资源板卡之间均建立有同步触发通道，每个所述同步触发通道具有输入/输出两个独立端口，其中所述输入端口用于接收同步触发信号，所述输出端口用于发送同步触发信号。
根据本发明一优选实施例，所述任意两个测试资源板卡间的同步触发通道等长布线。
根据本发明一优选实施例，所述每个同步触发通道的输入/输出端口均设置有可调延时电路。
根据本发明一优选实施例，所述可调延时电路的延时参数为皮秒级。
根据本发明一优选实施例，所述主控计算机用于设置同步触发网络内同步触发传输路由和同步触发处理事件，并且控制各个测试资源板卡进行并发同步触发。
一种提高半导体测试机同步触发实时性的方法，其特征在于，所述方法包括：
在半导体测试机的任意两个测试资源板卡之间建立同步触发通道，每个所述同步触发通道具有输入/输出两个独立端口，其中所述输入端口用于接收同步触发信号，所述输出端口用于发送同步触发信号；
利用半导体测试机的主控计算机编制同步触发软件程序，设置同步触发网络内同步触发传输路由和同步触发处理事件；
主控计算机根据同步触发软件程序控制各个测试资源板卡进行并发同步触发。
根据本发明一优选实施例，在半导体测试机的任意两个测试资源板卡之间建立同步触发通道时，对所有同步触发通道等长布线。
根据本发明一优选实施例，对所有同步触发通道的输入/输出端口设置可调延时电路，通过调整每个同步触发通道的输入/输出端口的延时参数，实现系统内的同步触发延时校准。
根据本发明一优选实施例，所述可调延时电路的延时参数为皮秒级。
本发明提供的提高半导体测试机同步触发实时性的装置和方法，通过建立任意两个测试资源板卡之间的同步触发通道，实现无中心控制节点的全Mesh网络拓扑结构作为同步触发网络结构，避免了中心控制节点的处理延时对测试资源板卡间的同步触发实时性能的影响，同时并发同步和并发触发时同步信号/触发信号不会丢失，有效保证了并发处理的可靠性。
作为优选的，本发明采用等长布线方式建立任意两个测试资源板卡之间的同步触发通道，实现了任意同步触发行为的一致性。
作为优选的，本发明通过延时硬件电路对同步触发延时精度进行精确调整，充分保证了测试资源板卡间的同步触发精度。
附图说明
参照附图，本发明的公开内容将变得更易理解。本领域技术人员容易理解的是：这些附图仅仅用于举例说明本发明的技术方案，而并非意在对本发明的保护范围构成限定。图中：
图1为本发明在测试资源板卡之间建立同步触发通道的原理框图；
图2为本发明的测试资源板卡进行并发同步触发时局部信号传输示意图；
图3为本发明提高半导体测试机同步触发实时性方法的流程图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面结合附图和具体实施例对本发明进行详细描述。
半导体芯片/晶圆测试设备中，各种测试资源板卡的同步触发机制对测试性能的精度有决定性的影响。目前数字芯片的处理性能迅速提升，对同步触发的实时性精度要求也越来越高，本发明提供了一种提高半导体测试机同步触发实时性的装置和方法，能够提升半导体芯片/晶圆测试设备的性能和价值。
本发明的实施例中，所述提高半导体测试机同步触发实时性的装置，包括通过接口总线连接的主控计算机和至少两个测试资源板卡，主控计算机用于运行特定的测试程序，控制各个测试资源板卡对待测半导体芯片/晶圆输出激励信号并测量待测半导体芯片/晶圆的反馈信号，通过判读反馈信号与预期结果的一致性确定芯片/晶圆的品质优劣。如图1所示，任意两个测试资源板卡之间均建立有同步触发通道，同步触发通道具有输入/输出两个独立端口，输入端口用于接收同步触发信号，输出端口用于发送同步触发信号。
本发明采用全Mesh网络同步触发拓扑结构，任意两个测试资源板卡间的同步触发通道既可以独立发送同步触发信号，又可以接收同步触发信号。用户可以自由设置同步触发网络内同步触发路由和设置同步事件/触发事件的处理动作，由于不存在集中的中心控制节点，同步触发延时完全由发起端和接收端两个测试资源板卡间的专用硬件通道的延时来决定，并且不受并发处理的数量限制。
本实施例中，任意两个测试资源板卡间的同步触发通道采用等长布线的方式保证传输延时相等，从而实现任意同步触发行为的一致性。
由于硬件生产制造差异性和电子元件的个体差别，系统内的任意两个测试资源板卡间的同步触发延时存在细微的差异。为了提高同步触发的精度，任一同步触发通道的输入/输出端口均设置有可调延时电路，可调延时电路的延时参数为皮秒级。通过调整每个同步触发通道的输入/输出端口的延时参数，可以进行同步触发延时精确微调。事实上，尽管任意两个测试资源板卡间的同步触发通道采用等长布线，但是仍然不能避免同步触发的微小延时差别。通过整个系统的同步触发延时校准，可以保证任意两个资源板卡的同步触发精度。
图2示出了一个同步触发发起端和五个同步触发接收端。同步触发发起端与接收端均为测试资源板卡。在图2中，同步触发发起端分别与五个同步触发接收端之间建立同步触发通道。需要注意的是，图2中未示出五个同步触发接收端之间的同步触发信道。本发明由于没有中心控制节点的参与，同步触发发起端可以同时同步触发任何一个或多个其他的测试资源板卡。各测试资源板卡的同步触发通道独立不共享，不会发生同步触发信号丢失的问题。并且由于同步触发精度较高，各测试资源板卡可以一起协同完成复杂的测试流程。
如图3所示，本发明提供的提高半导体测试机同步触发实时性的方法包括以下步骤：
在半导体测试机的任意两个测试资源板卡之间建立同步触发通道，同步触发通道具有输入/输出两个独立端口，输入端口用于发送同步触发信号，输出端口用于接收同步触发信号。本实施例中，任意两个测试资源板卡间的同步触发通道等长布线，保证传输延时相等，并且所有同步触发通道的输入/输出端口设置皮秒级可调延时电路，通过调整每个同步触发通道的输入/输出端口的延时参数，实现系统内的同步触发延时校准；
利用半导体测试机的主控计算机编制同步触发软件程序，设置同步触发网络内同步触发传输路由和同步触发处理事件；
主控计算机根据同步触发软件程序控制各个测试资源板卡进行并发同步触发。
本发明可以通过软件程序自由配置同步触发的传输路由，系统的任意一个测试资源板卡既可以是同步触发的发起端也可以是接收端，每次配置的同步触发处理事件也是通过软件进行设置，每次同步触发的操作都可以实时的进行修改和重新配置。
本发明采用无中心化的全Mesh网络拓扑的同步触发网络结构，结合同步触发路径上延时精度的动态调整，有效提高了同步触发的实时性精度，提升了半导体芯片/晶圆测试设备的性能。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (9)
1.一种提高半导体测试机同步触发实时性的装置，包括通过接口总线连接的主控计算机和至少两个测试资源板卡，其特征在于，任意两个测试资源板卡之间均建立有同步触发通道，每个所述同步触发通道具有输入/输出两个独立端口，其中所述输入端口用于接收同步触发信号，所述输出端口用于发送同步触发信号。
2.根据权利要求1所述的提高半导体测试机同步触发实时性的装置，其特征在于，所述任意两个测试资源板卡间的同步触发通道等长布线。
3.根据权利要求1所述的提高半导体测试机同步触发实时性的装置，其特征在于，所述每个同步触发通道的输入/输出端口均设置有可调延时电路。
4.根据权利要求3所述的提高半导体测试机同步触发实时性的装置，其特征在于，所述可调延时电路的延时参数为皮秒级。
5.根据权利要求1所述的提高半导体测试机同步触发实时性的装置，其特征在于，所述主控计算机用于设置同步触发网络内同步触发传输路由和同步触发处理事件，并且控制各个测试资源板卡进行并发同步触发。
6.一种提高半导体测试机同步触发实时性的方法，其特征在于，所述方法包括：在半导体测试机的任意两个测试资源板卡之间建立同步触发通道，每个所述同步触发通道具有输入/输出两个独立端口，其中所述输入端口用于接收同步触发信号，所述输出端口用于发送同步触发信号；
利用半导体测试机的主控计算机编制同步触发软件程序，设置同步触发网络内同步触发传输路由和同步触发处理事件；
主控计算机根据同步触发软件程序控制各个测试资源板卡进行并发同步触发。
7.根据权利要求6所述的提高半导体测试机同步触发实时性的方法，其特征在于，在半导体测试机的任意两个测试资源板卡之间建立同步触发通道时，对所有同步触发通道等长布线。
8.根据权利要求7所述的提高半导体测试机同步触发实时性的方法，其特征在于，对所有同步触发通道的输入/输出端口设置可调延时电路，通过调整每个同步触发通道的输入/输出端口的延时参数，实现系统内的同步触发延时校准。
9.根据权利要求8所述的提高半导体测试机同步触发实时性的方法，其特征在于，所述可调延时电路的延时参数为皮秒级。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011021916.7A CN112255533A (zh) | 2020-09-25 | 2020-09-25 | 提高半导体测试机同步触发实时性的装置和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011021916.7A CN112255533A (zh) | 2020-09-25 | 2020-09-25 | 提高半导体测试机同步触发实时性的装置和方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112255533A true CN112255533A (zh) | 2021-01-22 |
Family
ID=74233126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011021916.7A Pending CN112255533A (zh) | 2020-09-25 | 2020-09-25 | 提高半导体测试机同步触发实时性的装置和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112255533A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117041122A (zh) * | 2023-10-08 | 2023-11-10 | 湖南国科鸿飞科技有限公司 | 数据传输测试系统以及数据传输测试方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1997969A (zh) * | 2004-07-19 | 2007-07-11 | 维也纳科技大学 | Vlsi芯片中的分散容错时钟脉冲生成 |
| CN201368906Y (zh) * | 2009-03-20 | 2009-12-23 | 普诚科技股份有限公司 | 半导体装置测试系统 |
| CN201886122U (zh) * | 2010-11-19 | 2011-06-29 | 中国电子科技集团公司第十四研究所 | 一种基于pxi总线的数字测试模块 |
| CN203722652U (zh) * | 2013-12-17 | 2014-07-16 | 西安航天动力试验技术研究所 | 一种时间同步分布式系统 |
| CN104280638A (zh) * | 2014-10-14 | 2015-01-14 | 成都天奥测控技术有限公司 | 一种多功能同步测试装置 |
| CN106656393A (zh) * | 2016-12-28 | 2017-05-10 | 广东大普通信技术有限公司 | 时钟同步方法及装置 |
| CN109799373A (zh) * | 2019-02-18 | 2019-05-24 | 杭州长川科技股份有限公司 | 具备多通道同步功能的任意波形发生器 |
| CN210225390U (zh) * | 2019-07-30 | 2020-03-31 | 成都智明达电子股份有限公司 | 一种自适应多板卡高速dac同步系统 |
| CN110955179A (zh) * | 2019-11-28 | 2020-04-03 | 电子科技大学 | 一种基于pci总线的双通道共享时钟触发调延装置 |
-
2020
- 2020-09-25 CN CN202011021916.7A patent/CN112255533A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1997969A (zh) * | 2004-07-19 | 2007-07-11 | 维也纳科技大学 | Vlsi芯片中的分散容错时钟脉冲生成 |
| CN201368906Y (zh) * | 2009-03-20 | 2009-12-23 | 普诚科技股份有限公司 | 半导体装置测试系统 |
| CN201886122U (zh) * | 2010-11-19 | 2011-06-29 | 中国电子科技集团公司第十四研究所 | 一种基于pxi总线的数字测试模块 |
| CN203722652U (zh) * | 2013-12-17 | 2014-07-16 | 西安航天动力试验技术研究所 | 一种时间同步分布式系统 |
| CN104280638A (zh) * | 2014-10-14 | 2015-01-14 | 成都天奥测控技术有限公司 | 一种多功能同步测试装置 |
| CN106656393A (zh) * | 2016-12-28 | 2017-05-10 | 广东大普通信技术有限公司 | 时钟同步方法及装置 |
| CN109799373A (zh) * | 2019-02-18 | 2019-05-24 | 杭州长川科技股份有限公司 | 具备多通道同步功能的任意波形发生器 |
| CN210225390U (zh) * | 2019-07-30 | 2020-03-31 | 成都智明达电子股份有限公司 | 一种自适应多板卡高速dac同步系统 |
| CN110955179A (zh) * | 2019-11-28 | 2020-04-03 | 电子科技大学 | 一种基于pci总线的双通道共享时钟触发调延装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117041122A (zh) * | 2023-10-08 | 2023-11-10 | 湖南国科鸿飞科技有限公司 | 数据传输测试系统以及数据传输测试方法 |
| CN117041122B (zh) * | 2023-10-08 | 2024-01-02 | 湖南国科鸿飞科技有限公司 | 数据传输测试系统以及数据传输测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100649648B1 (ko) | 자동 테스트 장치용 원격 테스트 모듈 | |
| JP2021071460A (ja) | 自動回路基板試験システム及びその試験方法 | |
| CN104965168B (zh) | 一种用于集成电路测试的fpga配置系统及方法 | |
| US8504976B2 (en) | Empirical prediction of simultaneous switching noise | |
| CN106598639B (zh) | 一种逻辑芯片的升级方法以及升级系统 | |
| CN113128148B (zh) | 基于延时链的触发信号同步系统、方法及半导体测试设备 | |
| CN111522700A (zh) | 测试串行RapidIO网络交换模块的自测试平台 | |
| CN106443220B (zh) | 一种测量被测器件噪声系数的方法和装置 | |
| CN107423179B (zh) | 一种基于板间互连实现高速总线连通性测试的方法及装置 | |
| US9998350B2 (en) | Testing device and testing method | |
| CN112255533A (zh) | 提高半导体测试机同步触发实时性的装置和方法 | |
| CN218450148U (zh) | 测试机通信装置及系统 | |
| CN109815073B (zh) | 一种基于pxi平台的高速串口srio的测试方法 | |
| US6898746B2 (en) | Method of and apparatus for testing a serial differential/mixed signal device | |
| US20240281585A1 (en) | Networking detection method and system | |
| CN112448867B (zh) | 信号延时测试方法、装置、计算机可读存储介质及电子设备 | |
| KR100813871B1 (ko) | 타이밍을 위한 클록을 출력하는 집적회로 칩을 테스팅하기위한 방법 및 장치 | |
| CN108614206B (zh) | 一种芯片测试装置、测试方法及测试板 | |
| CN101398451A (zh) | 一种用于测试背板的快速检测方法 | |
| CN116167309B (zh) | 一种芯片性能验证方法和系统 | |
| CN115904849B (zh) | Pcie链路信号测试方法、系统、计算机设备及介质 | |
| CN109085489B (zh) | 一种背板功能测试系统、设计方法及测试方法 | |
| CN110988528A (zh) | 一种产品信号完整性的测试方法、装置及系统 | |
| CN115587057A (zh) | 一种服务器系统中高速信号等长设计方法及系统 | |
| CN116381470A (zh) | Ate设备中触发信号同步方法及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210122 |
|
| RJ01 | Rejection of invention patent application after publication |