CN114218030B - 一种中央处理器测试方法及装置 - Google Patents
一种中央处理器测试方法及装置 Download PDFInfo
- Publication number
- CN114218030B CN114218030B CN202111601712.5A CN202111601712A CN114218030B CN 114218030 B CN114218030 B CN 114218030B CN 202111601712 A CN202111601712 A CN 202111601712A CN 114218030 B CN114218030 B CN 114218030B
- Authority
- CN
- China
- Prior art keywords
- slot
- tested
- central processing
- unit
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010998 test method Methods 0.000 title description 5
- 230000005540 biological transmission Effects 0.000 claims abstract description 153
- 238000012360 testing method Methods 0.000 claims abstract description 128
- 238000012545 processing Methods 0.000 claims abstract description 93
- 238000000034 method Methods 0.000 claims abstract description 29
- 230000002093 peripheral effect Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000005856 abnormality Effects 0.000 description 2
- 238000013468 resource allocation Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本申请涉及一种中央处理器测试方法及装置。所述装置包括：连接模块，所述连接模块包括第一连接器单元组和插槽单元组，所述第一连接器单元组包括第一连接器单元，所述第一连接器单元和所述待测的中央处理器电性连接，所述插槽单元组包括插槽单元，所述插槽单元包括插槽通道，所述第一连接器单元和所述插槽通道电性连接，所述第一连接器单元组和所述插槽单元组的传输带宽一致；控制模块，所述控制模块和所述插槽单元组电性连接，所述控制模块获取所述待测的中央处理器的运行信息，并对所述待测的中央处理器进行测试并输出测试结果。通过本装置实现了在适配各种通道拆分信息的条件下，通过周边元件互连快速传输协议对中央处理器进行测试的问题。
Description
技术领域
本申请涉及硬件测试技术领域，特别是涉及一种中央处理器测试方法及装置。
背景技术
目前随着服务器的快速发展，服务器的应用越来越广泛，不同客户对于服务器外接的周边元件互连快速传输扩展卡(Peripheral Component Interconnect ExpressCard，PCIe Card)需求越来越多，且每个中央处理器(Central Processing Unit，CPU)对于PCIe资源的分配也各不相同，PCIe资源分配不平衡的情况愈加明显。
目前通用服务器中CPU的PCIe资源分配是固定的，每个插槽都已经设置好周边元件互连快速传输设备的通道拆分信息(Peripheral Component Interconnect ExpressBifurcation，PCIe Bifurcation)，无法按照客户要求进行合理分配，无法满足PCIe合理分配带宽、速率的要求，且CPU出厂时无法对每个PCIe的Bifurcation进行测试，只能重新设计测试装置才能解决，严重浪费时间和财力。
发明内容
基于此，有必要提供一种中央处理器测试方法及装置，来解决在适配各种通道拆分信息的条件下，通过周边元件互连快速传输协议对中央处理器进行测试的问题。
一方面，提供一种中央处理器测试装置，所述装置包括：
用于连接待测的中央处理器的连接模块，所述连接模块包括第一连接器单元组和插槽单元组，所述第一连接器单元组包括第一连接器单元，所述第一连接器单元和所述待测的中央处理器电性连接，所述第一连接器单元和所述待测的中央处理器电性连接，所述插槽单元组包括插槽单元，每个所述插槽单元都按照待测的中央处理器的传输带宽设置一个或多个插槽通道，一个或多个所述插槽通道组成多种传输带宽的所述插槽单元，所述第一连接器单元和所述插槽通道电性连接；
控制模块，所述控制模块和所述插槽单元组电性连接，所述控制模块通过所述插槽单元组获取来自于所述待测的中央处理器的运行信息，并根据所述运行信息对所述待测的中央处理器进行运行带宽和/或运行速率的测试，输出测试结果，还用于统一测试过程中的数据的时序以及响应热插拔的信号。
在其中一个实施例中，所述测试装置还包括：
所述待测的中央处理器与所述第一连接器单元可拆卸连接，用于在更改测试的传输带宽类型时，切换对应传输带宽类型的第一连接器单元。
在其中一个实施例中，所述测试装置还包括：
根据待测的中央处理器的传输带宽类型，选择对应传输带宽的所述插槽单元，在满足所述传输带宽的条件下，选择与相同传输带宽类型的所述插槽单元所对应的所述第一连接器单元，通过所述第一连接器单元将所述运行信息传输至所述插槽单元。
在其中一个实施例中，所述测试装置还包括：
所述测试装置包括多个所述插槽单元以及与所述插槽单元对应的多个所述第一连接器单元，当多个所述待测的中央处理器同时和对应的所述第一连接器单元连接时，同时对多个所述待测的中央处理器进行测试。
一方面，提供一种中央处理器测试方法，所述方法包括：
按照待测的中央处理器的传输带宽设置插槽单元中的一个或多个插槽通道，将所述插槽通道和第一连接器单元进行电性连接，将所述第一连接器单元与所述待测的中央处理器进行电性连接，将所述待测的中央处理器的运行信息通过所述第一连接器单元传输至所述插槽通道,其中，一个或多个所述插槽通道组成多种传输带宽的所述插槽单元，所述插槽单元组成插槽单元组；
通过所述插槽单元组获取所述运行信息，根据所述运行信息对所述待测的中央处理器进行运行带宽和/或运行速率的测试，得到测试结果。
在其中一个实施例中，根据所述运行信息对所述待测的中央处理器进行测试，还包括：
根据待测的中央处理器的传输带宽类型，选择对应传输带宽的所述插槽单元，在满足所述传输带宽的条件下，选择相同带宽类型的所述插槽通道对应的第一连接器单元；通过基本输入输出系统配置所述待测的中央处理器所在的待测主板的通道拆分信息，进行第i路径识别，其中通道拆分信息包括所述待测主板的传输带宽，其中，i为正整数；
判断所述运行信息的传输路径是否正常；
通过所述插槽通道，获取所述待测的中央处理器的所述运行信息；
将所述运行信息与额定标准进行对比，将对比结果输出为所述测试结果；
其中，若同时测试多个所述待测的中央处理器时，则根据每个所述待测的中央处理器所需的传输带宽选择对应的所述第一连接器单元，同时对多个所述待测的中央处理器进行测试。
在其中一个实施例中，判断所述运行信息的传输路径是否正常，还包括：
根据所述第一路径识别，判断能否识别到当前连接的所述插槽单元；
若否，则切换当前连接的所述第一连接器单元，进行路径识别；
若是，则进行第二路径识别。
在其中一个实施例中，判断所述运行信息的传输路径是否正常，还包括：
根据所述第二路径识别，判断能否识别到当前连接的所述插槽通道；
若否，则更改对所述待测主板的所述通道拆分信息的配置，进行路径识别；
若是，则进行第三路径识别。
在其中一个实施例中，判断所述运行信息的传输路径是否正常，还包括：
根据所述第三路径识别，判断能否识别到当前连接的中央处理器；
若否，则重新装载所述当前连接的中央处理器，进行所述第i路径识别；
若是，则获取所述当前连接的中央处理器的所述运行信息，将所述运行信息进行缓存，将缓存中的所述运行信息分别传输到所述插槽通道。
在其中一个实施例中，将所述运行信息与额定标准进行对比，还包括：
所述运行信息包括：运行速率和运行带宽；
判断所述运行速率和所述运行带宽能否达到所述额定标准；
若否，则在所述待测主板的所述基本输入输出系统中更改所述通道拆分信息的配置，开始所述路径识别和所述对比；
若是，则按照所述当前连接的中央处理器的传输带宽，切换所述当前连接的中央处理器的数据传输类型，对所述当前连接的中央处理器进行测试。
上述中央处理器测试方法及装置，可通过按照待测的中央处理器的传输带宽设置插槽单元中的插槽通道，将所述插槽通道和第一连接器单元进行电性连接；可通过将所述第一连接器单元与所述待测的中央处理器进行电性连接，将所述待测的中央处理器的运行信息通过所述第一连接器单元传输至所述插槽通道；可通过所述插槽单元组获取所述运行信息，对所述待测的中央处理器进行测试。通过切换所述当前连接的中央处理器的数据传输类型，实现了在适配各种通道拆分信息的环境下，通过周边元件互连快速传输协议对中央处理器进行测试。
附图说明
图1为一个实施例中测试装置的结构框图；
图2为一个实施例中待测的中央处理器与测试装置的连接方式的示意图；
图3为一个实施例中插槽通道设置方法的示意图；
图4为另一个实施例中插槽通道设置方法的示意图；
图5为另一个实施例中插槽通道设置方法的示意图；
图6为另一个实施例中插槽通道设置方法的示意图；
图7为一个实施例中测试方法的流程图；
图8为一些实施例中测试方法的流程图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
目前通用服务器中CPU的PCIe资源分配是固定的，每个插槽都已经设置好PCIeBifurcation，无法按照客户要求进行合理分配，无法满足PCIe合理分配带宽、速率的要求，且CPU出厂时无法对每个PCIe的Bifurcation进行测试，只能重新设计测试装置才能解决，严重浪费时间和财力。
因此，本申请提供一种中央处理器测试方法及装置，在一个实施例中，如图1所示，提供了一种中央处理器测试装置，所述装置包括：
用于连接待测的中央处理器的连接模块，所述连接模块包括第一连接器单元组和插槽单元组，所述第一连接器单元组包括第一连接器单元，所述第一连接器单元和所述待测的中央处理器电性连接，所述插槽单元组包括插槽单元，每个所述插槽单元都按照待测的中央处理器的传输带宽设置一个或多个插槽通道，一个或多个所述插槽通道组成多种传输带宽的所述插槽单元，所述第一连接器单元和所述插槽通道电性连接；
控制模块，所述控制模块和所述插槽单元组电性连接，所述控制模块通过所述插槽单元组获取来自于所述待测的中央处理器的运行信息，并根据所述运行信息对所述待测的中央处理器进行运行带宽和/或运行速率的测试，输出测试结果。
可以理解的是，因为第一连接器单元和插槽通道电性连接，所以通过切换连接的第一连接器单元，即可实现切换到对应的插槽通道，以使改变数据的带宽传输类型；控制模块包括逻辑控制芯片，可通过逻辑控制芯片输出测试结果或通过外接显示设备输出测试结果。其中，还需说明的是，在测试中的信号传输过程，可将所述中央处理器装于待测主板上，待测主板设有第二连接器单元，第二连接器单元和第一连接器单元通过线缆进行可拆卸连接，所述待测的中央处理器输出的数据经由待测主板的第二连接器单元通过线缆传输到第一连接器单元，再通过当前连接的第一连接器单元传输到对应的插槽通道，控制模块再从对应的插槽单元中的插槽通道获取数据进行验证。
在一个实施例中，所述测试装置还包括：
所述待测的中央处理器与所述第一连接器单元可拆卸连接，用于在更改测试的传输带宽类型时，切换对应传输带宽类型的第一连接器单元。
可以理解的是，如图2所示，图2为待测的中央处理器与测试装置连接方式中的其中一种连接方式，待测的中央处理器装载于待测主板上，待测主板上设置有第二连接器单元201，通过使用可拆卸的线缆202将第二连接器单元201与第一连接器单元203连接，第一连接器单元203和插槽单元204中的插槽通道205连接，其中，需要说明的是图2仅为连接方式的示意图；测试装置还包括热插拔芯片，用于对该连接方式支持热插拔协议，即使用线缆对第一连接器单元进行的插拔操作可以是带电操作，提升了测试过程的效率。
需要说明的是，当对所述待测的中央处理器进行测试时，根据中央处理器的传输带宽制定测试计划，进而选择对应传输带宽大小的插槽通道，当测试计划变更时，切换连接的第一连接器单元即能实现切换传输带宽。
在一个实施例中，所述测试装置还包括：
根据待测的中央处理器的传输带宽类型，选择对应传输带宽的所述插槽单元，在满足所述传输带宽的条件下，选择与相同传输带宽类型的所述插槽单元所对应的所述第一连接器单元，通过所述第一连接器单元将所述运行信息传输至所述插槽单元。
需要说明的是，可以将该实施例与图2结合起来理解，若测试装置上存在其它当前未连接的第一连接器单元和当前连接的第一连接器单元的传输带宽相同，且在该种类型传输带宽条件下可以进行正常测试，则可以在这些传输带宽相同的第一连接器单元中任意切换，以保证通过传输带宽相同但连接接口不同的第一连接器单元对所述待测的中央处理器进行充分测试，降低测试的偶然性，提高测试的可靠性。
在一个实施例中，所述测试装置还包括：
所述测试装置包括多个所述插槽单元以及与所述插槽单元对应的多个所述第一连接器单元，当多个所述待测的中央处理器同时和对应的所述第一连接器单元连接时，同时对多个所述待测的中央处理器进行测试。
为便于理解，可将本实施例和图2结合起来看，当对一个所述待测的中央处理器进行测试时，其只占据了四个所述测试装置上的所述第一连接器单元，可再增加多个待测的中央处理器与剩余的多个所述第一连接器单元进行连接，并同时对所有当前连接的中央处理器进行测试，提高了测试效率。
在一个实施例中，测试装置的第一连接器单元和插槽单元可以如图2所示的排列方式进行设置，将四个所述插槽单元204相对于测试装置居中设置排列成一列，其中每个插槽单元都横向设置在所述测试装置上，将所述第一连接器单元203分别设置在四个所述插槽单元204的两侧，与插槽单元保持平行，并与所述插槽单元204中的插槽通道205对应连接。可以理解的是，一个横排中并列的四个第一连接器单元203组成的一个第一连接器单元组，一个第一连接器单元组和插槽单元组中的一个插槽单元204对应。通过图2所示的排列方式，以使第一连接器单元203与插槽单元204的连接逻辑更为清晰，便于在测试过程中，对所述第一连接器单元进行切换，对测试过程进行了优化，同时在面临需要检测测试装置故障时或对测试装置进行改进时，直观的连接方式也会提升处理效率。
需要说明的是，目前在服务器的相关测试中，大多数CPU的PCIe带宽为x16带宽，因此本申请以规格为x16带宽的CPU进行主要说明，但本测试装置并不仅限于使用在x16带宽的CPU测试上，其中，由于PCIe是串行总线，通过差分信号传输数据，因此设置P引脚和N引脚，用于传输差分信号，一组P/N引脚组成一组Lane，即x1带宽的插槽通道。需要说明的是，xN带宽指的是传输带宽的规格类型，N为正整数，表示N个传输通道，可以理解的是，x16带宽的CPU即为16个传输通道的CPU，x1带宽的插槽通道即为1个传输通道的插槽通道。
其中，在一个实施例中，还包括：如图3所示，对设置插槽通道方式的其中一种设置方式进行说明。根据CPU的x16输出带宽，可以将插槽单元设置为4组x4带宽的插槽通道，每组x4带宽的插槽通道由4个x1带宽的插槽通道组成，如图3所示，用于实现通过使用4组x4带宽插槽通道的传输类型，对x16带宽的CPU进行测试。
其中，在一个实施例中，还包括：如图4所示，对设置插槽通道方式的其中一种设置方式进行说明。根据CPU的x16输出带宽，可以将插槽单元设置为2组x8带宽的插槽通道，每组x8带宽的插槽通道由8个x1带宽的插槽通道组成，如图4所示，用于实现通过使用2组x8带宽插槽通道的传输类型，对x16带宽的CPU进行测试。
其中，在一个实施例中，还包括：如图5所示，对设置插槽通道方式的其中一种设置方式进行说明。根据CPU的x16输出带宽，可以将插槽单元设置为2组x4带宽的插槽通道和1组x8带宽的插槽通道，每组x4带宽的插槽通道由4个x1带宽的插槽通道组成，每组x8带宽的插槽通道由8个x1带宽的插槽通道组成，如图5所示，用于实现通过使用2组x4带宽插槽通道和1组x8带宽的插槽通道的传输类型，对x16带宽的CPU进行测试。
其中，在一个实施例中，还包括：如图6所示，对设置插槽通道方式的其中一种设置方式进行说明。根据CPU的x16输出带宽，可以将插槽单元设置为1组x8带宽的插槽通道和2组x4带宽的插槽通道，每组x8带宽的插槽通道由8个x1带宽的插槽通道组成，每组x4带宽的插槽通道由4个x1带宽的插槽通道组成，如图6所示，用于实现通过使用1组x8带宽的插槽通道和2组x4带宽插槽通道的传输类型，对x16带宽的CPU进行测试。
需要说明的是，图6所示的插槽通道设置类型与图5所示的插槽通道设置类型，在x4带宽插槽通道和x8带宽插槽通道的排列方式不相同，以使可以充分测试每种传输方式的性能以及可靠性。
需要说明的是，本测试装置以PCIe传输协议为例来说明对中央处理器的测试方法，同时该测试装置也适用于其他传输协议，如计算快速链接(Compute Express Link，CXL)传输协议，可通过CXL传输协议来测试CPU。本测试装置通过集成的方式，将多种传输带宽类型的插槽单元集成于本测试装置上，以使在测试过程中能够通过切换不同传输带宽类型的插槽单元中的插槽通道，来适应各种类型的传输带宽，实现灵活地对CPU进行全面充分的测试，以及支持多个待测主板同时连接在测试装置上，实现并发测试，极大提高了对中央处理器的测试效率，节省了大量成本。
其中，示例性地说明，可以将图2、图3、图4、图5和图6结合起来对本测试装置的连接方式进行理解，将其看作一个设有4个插槽单元的测试装置，一号插槽单元设有4个x4传输带宽的插槽通道，二号插槽单元设有2个x8传输带宽的插槽通道，三号插槽单元设有2个x4传输带宽的插槽通道和1个x8传输带宽的插槽通道，其中三号插槽单元中的x8传输带宽的插槽通道设置于三号插槽单元中的2个x4传输带宽的插槽通道之后，四号插槽单元设有1个x8传输带宽的插槽通道和2个x4传输带宽的插槽通道，其中四号插槽单元中的x8传输带宽的插槽通道设置于四号插槽通道中的2个x4传输带宽的插槽通道之前。
若将x16传输带宽的CPU按4个x4传输带宽的类型进行测试，则利用从第二连接器单元接出的线缆，选择与设有4个x4传输带宽插槽通道的插槽单元所对应的第一连接器单元进行连接，即可实现在测试环节中，CPU按4个x4传输带宽类型的传输方式来传输数据。
若将x16传输带宽的CPU按2个x8传输带宽的类型进行测试，则利用从第二连接器单元接出的线缆，选择与设有2个x8传输带宽插槽通道的插槽单元所对应的第一连接器单元进行连接，即可实现在测试环节中，CPU按2个x8传输带宽类型的传输方式来传输数据。
若将x16传输带宽的CPU按2个x4传输带宽和1个x8传输带宽的类型进行测试，则利用从第二连接器单元接出的线缆，选择与设有2个x4传输带宽插槽通道和1个x8传输带宽插槽通道的插槽单元所对应的第一连接器单元进行连接，即可实现在测试环节中，CPU按2个x4传输带宽和1个x8传输带宽类型的传输方式来传输数据。
若将x16传输带宽的CPU按1个x8传输带宽和2个x4传输带宽的类型进行测试，则利用从第二连接器单元接出的线缆，选择与设有1个x8传输带宽插槽通道和2个x8传输带宽插槽通道的插槽单元所对应的第一连接器单元进行连接，即可实现在测试环节中，CPU按1个x8传输带宽和2个x4传输带宽类型的传输方式来传输数据。需要说明的是，从图5和图6的区别可知，两者插槽单元中的2个x4传输带宽的插槽通道和1个x8传输带宽的插槽通道的排列方式是不一样的，因此为了保证全面充分地测试，对两种前后排列不同、但传输带宽相同的传输类型也需进行测试。
其中，需要说明的是，上述四种不同传输类型的测试方法，可以通过热插拔的方式进行带电操作，即当完成4个x4传输带宽类型的测试后，可以在测试装置处于带电情况下，通过拔出与当前使用的4个x4传输带宽的插槽通道所对应连接的第一连接器单元上的线缆，再插入其他传输带宽类型插槽通道对应的所述第一连接器单元，即可实现通过热插拔的方式切换不同传输带宽类型的测试方式，极大提升了测试过程中的效率。其中需要说明的是，线缆不必保持连接在同一横排的第一连接器单元组，可以分散插入各个横排的任一第一连接器单元中的，只需保持传输宽带一致即可。
在一个实施例中，如图7所示，提供了一种中央处理器测试方法，包括以下步骤：
S1、按照待测的中央处理器的传输带宽设置插槽单元中的一个或多个插槽通道，将所述插槽通道和第一连接器单元进行电性连接，将所述第一连接器单元与所述待测的中央处理器进行电性连接，将所述待测的中央处理器的运行信息通过所述第一连接器单元传输至所述插槽通道,其中，一个或多个所述插槽通道组成多种传输带宽的所述插槽单元，所述插槽单元组成插槽单元组；
可以理解的是，因为第一连接器单元和插槽通道电性连接，所以通过切换连接的第一连接器单元，可以实现切换到对应的插槽通道，以使改变数据的带宽传输类型。
S2、通过所述插槽单元组获取所述运行信息，根据所述运行信息对所述待测的中央处理器进行运行带宽和/或运行速率的测试，输出测试结果。
需要说明的是，可通过逻辑控制芯片输出测试结果或通过外接显示设备输出测试结果
在一个实施例中，根据所述运行信息对所述待测的中央处理器进行测试，还包括：
根据待测的中央处理器的传输带宽类型，选择对应传输带宽的所述插槽单元，在满足所述传输带宽的条件下，选择相同带宽类型的所述插槽通道对应的第一连接器单元；
通过基本输入输出系统配置所述待测的中央处理器所在的待测主板的通道拆分信息，进行第i路径识别，其中通道拆分信息包括所述待测主板的传输带宽，其中，i为正整数；
判断所述运行信息的传输路径是否正常；
通过所述插槽通道，获取所述待测的中央处理器的所述运行信息；
将所述运行信息与额定标准进行对比，将对比结果输出为所述测试结果；
其中，若同时测试多个所述待测的中央处理器时，则根据每个所述待测的中央处理器所需的传输带宽选择对应的所述第一连接器单元，同时对多个所述待测的中央处理器进行测试。
需要说明的是，选择第一连接器单元时保证其对应的插槽通道的带宽类型满足数据传输带宽的条件即可，若有多个第一连接器单元所对应的传输带宽都相同，则可任意选取这些传输带宽相同的第一连接器单元进行连接；对于第i路径识别中“第i”的限定，仅用于区别路径识别的类型，不对路径识别的执行顺序、主次顺序做限定；测试装置上所有第一连接器单元和插槽单元都可同时运行，将多个待测的中央处理器和对应的第一连接器单元连接，即可实现对多个待测的中央处理器进行同时测试。
在一个实施例中，判断所述运行信息的传输路径是否正常，还包括：
根据所述第一路径识别，判断能否识别到当前连接的所述插槽单元；
若否，则切换当前连接的所述第一连接器单元，进行路径识别；
若是，则进行第二路径识别。
在一个实施例中，判断所述运行信息的传输路径是否正常，还包括：
根据所述第二路径识别，判断能否识别到当前连接的所述插槽通道；
若否，则更改对所述待测主板的所述通道拆分信息的配置，进行路径识别；
若是，则进行第三路径识别。
在一个实施例中，判断所述运行信息的传输路径是否正常，还包括：
根据所述第三路径识别，判断能否识别到当前连接的中央处理器；
若否，则重新装载所述当前连接的中央处理器，进行所述第i路径识别；
若是，则获取所述当前连接的中央处理器的所述运行信息，将所述运行信息进行缓存，将缓存中的所述运行信息分别传输到所述插槽通道。
在一个实施例中，将所述运行信息与额定标准进行对比，还包括：
所述运行信息包括：运行速率和运行带宽；
判断所述运行速率和所述运行带宽能否达到所述额定标准；
若否，则在所述待测主板的所述基本输入输出系统中更改所述通道拆分信息的配置，开始所述路径识别和所述对比；
若是，则按照所述当前连接的中央处理器的传输带宽，切换所述当前连接的中央处理器的数据传输类型，对所述当前连接的中央处理器进行测试。
如图8所示，图8为根据所述运行信息对所述待测的中央处理器进行测试的流程图，示例性地对上述测试流程的实施例进行图示说明，可结合上述根据所述运行信息对所述待测的中央处理器进行测试的实施例来理解测试过程。
可以理解的是，本测试方法通过进行i次路径识别，分别检测了待测的中央处理器至测试装置的数据传输路径，保证了整个测试环节中各部件的正常运行，同时会根据控制模块中的逻辑控制芯片输出i次路径识别的结果，若其中某一次路径识别存在问题，则根据逻辑控制芯片输出的异常信息在对应的问题部件中排查异常。在完成i次路径识别后，再通过获取的中央处理器运行信息与额定标准进行对比，判断能否达到额定标准要求的运行带宽和运行速率。当通过对比后，则通过切换连接的第一连接器单元来切换传输带宽的类型，再次进行i次路径识别和与额定标准的对比，实现了通过一个测试装置即可适配各种传输带宽的类型，对中央处理器进行了全面且充分的测试。
应该理解的是，虽然图8的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图8中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (9)
1.一种中央处理器测试装置，其特征在于，包括：
用于连接待测的中央处理器的连接模块，所述连接模块包括第一连接器单元组和插槽单元组，所述第一连接器单元组包括第一连接器单元，所述第一连接器单元和所述待测的中央处理器电性连接，所述插槽单元组包括插槽单元，每个所述插槽单元都按照待测的中央处理器的传输带宽设置一个或多个插槽通道，一个或多个所述插槽通道组成多种传输带宽的所述插槽单元，所述第一连接器单元和所述插槽通道电性连接；
控制模块，所述控制模块和所述插槽单元组电性连接，所述控制模块通过所述插槽单元组获取来自于所述待测的中央处理器的运行信息，并根据所述运行信息对所述待测的中央处理器进行运行带宽和/或运行速率的测试，输出测试结果；
所述控制模块根据所述运行信息对所述待测的中央处理器进行测试，还包括：
根据待测的中央处理器的传输带宽类型，选择对应传输带宽的所述插槽单元，在满足所述传输带宽的条件下，选择相同传输带宽类型的所述插槽通道对应的第一连接器单元；
通过基本输入输出系统配置所述待测的中央处理器所在的待测主板的通道拆分信息，进行第i路径识别，其中通道拆分信息包括所述待测主板的传输带宽，其中，i为正整数；
判断所述运行信息的传输路径是否正常；
通过所述插槽通道，获取所述待测的中央处理器的所述运行信息；
将所述运行信息与额定标准进行对比，将对比结果输出为所述测试结果；
其中，若同时测试多个所述待测的中央处理器时，则根据每个所述待测的中央处理器所需的传输带宽选择对应的所述第一连接器单元，同时对多个所述待测的中央处理器进行测试。
2.根据权利要求1所述的测试装置，其特征在于，
所述待测的中央处理器与所述第一连接器单元可拆卸连接，在更改测试的传输带宽类型时，切换对应传输带宽类型的第一连接器单元。
3.根据权利要求2所述的测试装置，其特征在于，还包括：
根据待测的中央处理器的传输带宽类型，选择对应传输带宽的所述插槽单元，在满足所述传输带宽的条件下，选择与相同传输带宽类型的所述插槽单元所对应的所述第一连接器单元，通过所述第一连接器单元将所述运行信息传输至所述插槽单元。
4.根据权利要求2所述的测试装置，其特征在于，还包括：
所述测试装置包括多个所述插槽单元以及与所述插槽单元对应的多个所述第一连接器单元，当多个所述待测的中央处理器同时和对应的所述第一连接器单元连接时，同时对多个所述待测的中央处理器进行测试。
5.一种中央处理器测试方法，其特征在于，包括：
按照待测的中央处理器的传输带宽设置插槽单元中的一个或多个插槽通道，将所述插槽通道和第一连接器单元进行电性连接，将所述第一连接器单元与所述待测的中央处理器进行电性连接，将所述待测的中央处理器的运行信息通过所述第一连接器单元传输至所述插槽通道 ,其中，一个或多个所述插槽通道组成多种传输带宽的所述插槽单元，所述插槽单元组成插槽单元组；
通过所述插槽单元组获取所述运行信息，根据所述运行信息对所述待测的中央处理器进行运行带宽和/或运行速率的测试，输出测试结果；
根据所述运行信息对所述待测的中央处理器进行测试，还包括：
根据待测的中央处理器的传输带宽类型，选择对应传输带宽的所述插槽单元，在满足所述传输带宽的条件下，选择相同传输带宽类型的所述插槽通道对应的第一连接器单元；
通过基本输入输出系统配置所述待测的中央处理器所在的待测主板的通道拆分信息，进行第i路径识别，其中通道拆分信息包括所述待测主板的传输带宽，其中，i为正整数；
判断所述运行信息的传输路径是否正常；
通过所述插槽通道，获取所述待测的中央处理器的所述运行信息；
将所述运行信息与额定标准进行对比，将对比结果输出为所述测试结果；
其中，若同时测试多个所述待测的中央处理器时，则根据每个所述待测的中央处理器所需的传输带宽选择对应的所述第一连接器单元，同时对多个所述待测的中央处理器进行测试。
6.根据权利要求5所述的方法，其特征在于，判断所述运行信息的传输路径是否正常，还包括：
根据第一路径识别，判断能否识别到当前连接的所述插槽单元；
若否，则切换当前连接的所述第一连接器单元，进行路径识别；
若是，则进行第二路径识别。
7.根据权利要求5所述的方法，其特征在于，判断所述运行信息的传输路径是否正常，还包括：
根据第二路径识别，判断能否识别到当前连接的所述插槽通道；
若否，则更改对所述待测主板的所述通道拆分信息的配置，进行路径识别；
若是，则进行第三路径识别。
8.根据权利要求5所述的方法，其特征在于，判断所述运行信息的传输路径是否正常，还包括：
根据第三路径识别，判断能否识别到当前连接的中央处理器；
若否，则重新装载所述当前连接的中央处理器，进行所述第i路径识别；
若是，则获取所述当前连接的中央处理器的所述运行信息，将所述运行信息进行缓存，将缓存中的所述运行信息分别传输到所述插槽通道。
9.根据权利要求5所述的方法，其特征在于，将所述运行信息与额定标准进行对比，还包括：
所述运行信息包括：运行速率和运行带宽；
判断所述运行速率和所述运行带宽能否达到所述额定标准；
若否，则在所述待测主板的所述基本输入输出系统中更改所述通道拆分信息的配置，开始所述路径识别和所述对比；
若是，则按照当前连接的中央处理器的传输带宽，切换所述当前连接的中央处理器的数据传输类型，对所述当前连接的中央处理器进行测试。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111601712.5A CN114218030B (zh) | 2021-12-24 | 2021-12-24 | 一种中央处理器测试方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111601712.5A CN114218030B (zh) | 2021-12-24 | 2021-12-24 | 一种中央处理器测试方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114218030A CN114218030A (zh) | 2022-03-22 |
| CN114218030B true CN114218030B (zh) | 2023-11-14 |
Family
ID=80705694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111601712.5A Active CN114218030B (zh) | 2021-12-24 | 2021-12-24 | 一种中央处理器测试方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114218030B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102043748A (zh) * | 2009-10-13 | 2011-05-04 | 无锡江南计算技术研究所 | PCIe测试平台 |
| CN102156680A (zh) * | 2010-02-11 | 2011-08-17 | 爱国者电子科技有限公司 | 多种连接器的主机装置及传输数据方法和协议选择装置 |
| CN108255652A (zh) * | 2017-12-29 | 2018-07-06 | 曙光信息产业(北京)有限公司 | 一种信号测试装置 |
| CN109542702A (zh) * | 2018-11-19 | 2019-03-29 | 郑州云海信息技术有限公司 | 一种测试设备及测试方法 |
| CN109828942A (zh) * | 2017-11-23 | 2019-05-31 | 凌华科技股份有限公司 | 智能化PCIe插槽通道分配方法 |
| CN111159090A (zh) * | 2019-12-31 | 2020-05-15 | 联想(北京)有限公司 | 一种信息处理方法、装置和电子设备 |
| CN113742144A (zh) * | 2021-07-23 | 2021-12-03 | 苏州浪潮智能科技有限公司 | 一种PCIe槽位性能的测试系统及方法 |
| CN215219678U (zh) * | 2021-03-30 | 2021-12-17 | 山东英信计算机技术有限公司 | 一种pcie双接头测试治具装置 |
| CN113806148A (zh) * | 2020-06-16 | 2021-12-17 | 英业达科技有限公司 | 快速周边组件互连插槽检测系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060294279A1 (en) * | 2005-06-28 | 2006-12-28 | Mckee Kenneth G | Mechanism for peripheral component interconnect express (PCIe) connector multiplexing |
-
2021
- 2021-12-24 CN CN202111601712.5A patent/CN114218030B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102043748A (zh) * | 2009-10-13 | 2011-05-04 | 无锡江南计算技术研究所 | PCIe测试平台 |
| CN102156680A (zh) * | 2010-02-11 | 2011-08-17 | 爱国者电子科技有限公司 | 多种连接器的主机装置及传输数据方法和协议选择装置 |
| CN109828942A (zh) * | 2017-11-23 | 2019-05-31 | 凌华科技股份有限公司 | 智能化PCIe插槽通道分配方法 |
| CN108255652A (zh) * | 2017-12-29 | 2018-07-06 | 曙光信息产业(北京)有限公司 | 一种信号测试装置 |
| CN109542702A (zh) * | 2018-11-19 | 2019-03-29 | 郑州云海信息技术有限公司 | 一种测试设备及测试方法 |
| CN111159090A (zh) * | 2019-12-31 | 2020-05-15 | 联想(北京)有限公司 | 一种信息处理方法、装置和电子设备 |
| CN113806148A (zh) * | 2020-06-16 | 2021-12-17 | 英业达科技有限公司 | 快速周边组件互连插槽检测系统 |
| CN215219678U (zh) * | 2021-03-30 | 2021-12-17 | 山东英信计算机技术有限公司 | 一种pcie双接头测试治具装置 |
| CN113742144A (zh) * | 2021-07-23 | 2021-12-03 | 苏州浪潮智能科技有限公司 | 一种PCIe槽位性能的测试系统及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114218030A (zh) | 2022-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101566962B (zh) | 外围组件连接快速扩充系统一致性测试板与方法 | |
| KR20030022780A (ko) | 내장된 자체검사를 이용하여 신호 상호접속을 테스트하기위한 시스템 및 방법 | |
| JP2004152298A (ja) | バスを機能強化する方法および装置 | |
| US20130290594A1 (en) | Core-driven translation and loopback test | |
| CN110646723B (zh) | 总线接口测试电路和方法 | |
| CN114218030B (zh) | 一种中央处理器测试方法及装置 | |
| CN108646979B (zh) | 输入输出io底板、io底板的配置方法及装置 | |
| US10186010B2 (en) | Electronic device and graphics processing unit card | |
| CN111290891B (zh) | 计算机系统及测试计算机系统的方法 | |
| CN218213316U (zh) | 背板、测试机和测试系统 | |
| CN107391321B (zh) | 电子计算机单板及服务器调试系统 | |
| CN114138354B (zh) | 一种支持multihost的板载OCP网卡系统及服务器 | |
| CN114020669B (zh) | 一种基于cpld的i2c链路系统及服务器 | |
| CN114116415B (zh) | 一种硬盘背板、硬盘点灯控制系统、方法、装置及介质 | |
| US11953550B2 (en) | Server JTAG component adaptive interconnection system and method | |
| CN110687363A (zh) | Sfp埠测试治具 | |
| CN112100109B (zh) | 一种线缆连接容错连接装置及方法 | |
| KR102388044B1 (ko) | 테스트 장치 및 이를 포함하는 테스트 시스템 | |
| US11500717B2 (en) | Method for detecting data storage system, device and data storage system | |
| CN114817104B (zh) | 一种iic上拉电压切换电路及切换方法 | |
| CN217718469U (zh) | Jtag通信电路及板卡、电子设备 | |
| CN218213140U (zh) | 通信模组、计算机设备和测试系统 | |
| CN112415296B (zh) | 测试设备和测试系统 | |
| CN116467246A (zh) | 计算设备 | |
| CN116431433A (zh) | 板卡管理系统和计算设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |