CN114116415B - 一种硬盘背板、硬盘点灯控制系统、方法、装置及介质 - Google Patents

一种硬盘背板、硬盘点灯控制系统、方法、装置及介质 Download PDF

Info

Publication number
CN114116415B
CN114116415B CN202111435005.3A CN202111435005A CN114116415B CN 114116415 B CN114116415 B CN 114116415B CN 202111435005 A CN202111435005 A CN 202111435005A CN 114116415 B CN114116415 B CN 114116415B
Authority
CN
China
Prior art keywords
hard disk
signal
lighting control
pwm signal
lighting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111435005.3A
Other languages
English (en)
Other versions
CN114116415A (zh
Inventor
张瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202111435005.3A priority Critical patent/CN114116415B/zh
Publication of CN114116415A publication Critical patent/CN114116415A/zh
Application granted granted Critical
Publication of CN114116415B publication Critical patent/CN114116415B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G06F11/325—Display of status information by lamps or LED's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3089—Monitoring arrangements determined by the means or processing involved in sensing the monitored data, e.g. interfaces, connectors, sensors, probes, agents
    • G06F11/3093—Configuration details thereof, e.g. installation, enabling, spatial arrangement of the probes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3089—Monitoring arrangements determined by the means or processing involved in sensing the monitored data, e.g. interfaces, connectors, sensors, probes, agents
    • G06F11/3096—Monitoring arrangements determined by the means or processing involved in sensing the monitored data, e.g. interfaces, connectors, sensors, probes, agents wherein the means or processing minimize the use of computing system or of computing system component resources, e.g. non-intrusive monitoring which minimizes the probe effect: sniffing, intercepting, indirectly deriving the monitored data from other directly available data
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/10—Controlling the light source
    • H05B47/165—Controlling the light source following a pre-assigned programmed sequence; Logic control [LC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)

Abstract

本发明提供一种硬盘背板、硬盘点灯控制系统、方法、装置及介质。硬盘背板，包括：传输连接器，用于输入点灯控制信号。控制芯片，其第一输入端与传输连接器的输出端连接，第一输出端与可编程逻辑器的输入端连接，第二输入端与可编程逻辑器的输出端连接，第二输出端与传输连接器的输入端连接。可编程逻辑器，通过第一输出端接收的点灯控制信号，控制控制芯片的第一输入端与第一输出端导通执行点灯配置；或控制控制芯片的第一输入端与第二输出端导通向与硬盘背板级联的下一硬盘背板发送点灯控制信号。能够当需要增加点灯配置需求时，在不增加传输连接器的管教数量和CPLD的管脚数量的情况下，满足点灯配置需求，从而降低设计成本。

Description

一种硬盘背板、硬盘点灯控制系统、方法、装置及介质
技术领域
本发明涉及信号传输技术领域，具体涉及一种硬盘背板、硬盘点灯控制系统、方法、装置及介质。
背景技术
随着人工智能及大数据等业务需求的快速发展，大容量存储、人工智能等服务器的需求日益增加，为满足人们对于服务器性能及多种配置兼容的使用要求，主板作为非易失性内存主机控制器接口规范(Non-Volatile Memory express，NVME)硬盘PCIE(Peripheral Component Interconnect Express)信号的HOST端，每个CPU都有多个X16的PCIE端口(Port)，可以根据不同的配置需求，采用X4、X8或者X16的插槽进行配置。
相关技术中，主板通过MCIO/Slimline连接器传输CPU PCIE高速信号及Sideband(边带)信号，不同CPU的PCIE Port下挂的服务器(Device)需求不同。为了满足服务器主板CPU的每个X16可以配置成为X4的同时，也能够满足服务器NVME硬盘按序排列及点灯的需求，需要主板在每个MCIO/Slimline连接器的Sideband信号中设定4位虚拟接口协议(Virtual Point Protocol，VPP)地址信号。随着现有服务器主板CPU的PCIE资源数量增长以及主板上的CPU数量增加，导致主板需要在每个MCIO/Slimline连接器VPP地址信号数量还需要进一步增加，同时为支持多种配置导致连接器上的其他Sideband信号数量以及MCIO/Slimline连接器上的Sideband管脚数量也需要增加。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中服务器NVME背板级联点灯方案使用MCIO/Slimline连接器管脚及CPLD管脚资源较多，但主板与NVME硬盘背板之间的MCIO/Slimline连接器数量较少，导致为满足需求需要增加布局设计成本的缺陷，从而提供一种硬盘背板、硬盘点灯控制系统、方法、装置及介质。
根据第一方面，本发明提供一种硬盘背板，包括：传输连接器、控制芯片和可编程逻辑器，其中，
所述传输连接器，用于输入点灯控制信号；
所述控制芯片，其第一输入端与所述传输连接器的输出端连接，第一输出端与所述可编程逻辑器的输入端连接，第二输入端与所述可编程逻辑器的输出端连接，第二输出端与所述传输连接器的输入端连接；
所述可编程逻辑器，通过所述第一输出端接收的所述点灯控制信号，控制所述控制芯片的所述第一输入端与所述第一输出端导通执行点灯配置；或控制所述控制芯片的所述第一输入端与所述第二输出端导通向与所述硬盘背板级联的下一硬盘背板发送所述点灯控制信号。
在该硬盘背板中，能够通过该硬盘背板中的控制芯片和可编辑逻辑器(ComplexProgrammable Logic Device，CPLD)将该硬盘背板接收到的点灯控制信号进行统一控制，进而当需要增加点灯配置需求时，便可以在不增加传输连接器的管教数量和CPLD的管脚数量的情况下，满足点灯配置需求，从而降低设计成本。
根据第二方面，本发明提供一种硬盘点灯控制系统，包括：主板、第一硬盘背板和第二硬盘背板，其中，
所述第一硬盘背板，包括所述的硬盘背板，所述第一硬盘背板的传输连接器与所述主板连接；
所述第二硬盘背板，包括所述的硬盘背板，所述第二硬盘背板的传输连接器与所述第一硬盘背板的传输连接器连接。
在该硬盘点灯控制系统中，主板在与多个硬盘背板进行级联执行点灯配置时，通过第一硬盘背板，可以将主板发送的PWM信号通过控制芯片的第一输入端与第一输出端的导通发送至自身的CPLD中执行点灯配置，或者第一输入端与第二输出端之间的导通将PWM信号发送至第二硬盘背板，由第二硬盘背板执行点灯配置，进而无需增加主板与硬盘背板之间的连接器管脚资源和主板与硬盘背板之间的布线，便可以实现控制多个硬盘背板执行点灯配置的目的，从而节约布局成本。
结合第二方面，在第二方面的第一实施例中，还包括：
第三硬盘背板，包括所述的硬盘背板，所述第三硬盘背板的传输连接器与所述第二硬盘背板的传输连接器连接。
根据第三方面，本发明提供一种硬盘点灯控制方法，应用于硬盘电灯控制系统中的主板，所述方法包括：
识别与所述主板连接的硬盘背板级联数量；
根据所述级联数量以及硬盘背板与点灯控制信号之间的对应关系，向所述硬盘背板发送点灯控制信号以控制所述硬盘背板点灯,所述点灯控制信号包括PWM信号。
在该方式中，通过本发明提供的硬盘点灯控制方法，主板能够根据硬盘背板与点灯控制信号之间的对应关系，在识别与该主板的连接的硬盘背板的级联数量的情况下，控制PWM信号的发送，进而有助于节省主板同时与多个硬盘背板建立连接的接口管脚配置，节省管脚资源，从而达到满足多个硬盘背板点灯需求的同时，节约布线成本的目的。
结合第三方面，在第三方面的第一实施例中，发送的所述PWM信号包括：第一信号频率的PWM信号或者第二信号频率的PWM信号；其中，所述第一信号频率的PWM信号用于控制所述硬盘背板执行点灯配置，所述第二信号频率的PWM信号用于控制所述硬盘背板完成点灯配置。
结合第三方面的第一实施例，在第三方面的第二实施例中，所述向所述硬盘背板发送点灯控制信号，包括：
所述第一信号频率的PWM信号发送满足第一时间阈值后，发送所述第二信号频率的PWM信号。
在该方式中，主板向硬盘背板发送第一信号频率的PWM信号满足第一时间阈值后，发送第二信号频率的PWM信号，避免出现误识别的情况发生。
结合第三方面、第三方面的第一实施例或者第三方面的第二实施例，在第三方面的第三实施例中，若所述级联数量大于1，则所述方法还包括：
响应于所述第二信号频率的PWM信号发送满足第二时间阈值后，结束向所述硬盘背板发送PWM信号，并根据所述对应关系向下一硬盘背板发送PWM信号。
在该方式中，硬盘背板中的CPLD接收到第二信号频率的PWM信号后，则控制控制芯片的第一输入端与第二输出端处于导通状态，从而当接收到PWM信号时，能够通过第一输入端与第二输出端之间的通路，将主板发送的PWM信号转发至下一硬盘背板。
结合第三方面的第三实施例，在第三方面的第四实施例中，所述PWM信号中包括多个VPP地址信号，所述对应关系包括：
所述主板根据级联数量对应发送的VPP地址信号数量、所述PWM信号的传输次数、每次传输PWM信号的占空比以及各所述VPP地址信号对应的VPP地址。
根据第四方面，本发明还提供另一种硬盘点灯控制方法，应用于硬盘背板，所述方法包括：
接收主板发送的点灯控制信号，其中，所述主板采用第三方面及其可选实施方式中任一项的硬盘点灯控制方法发送所述点灯控制信号，所述点灯控制信号包括PWM信号；
通过解析，判断所述PWM信号的信号频率是否为第一信号频率；
如果所述PWM信号的信号频率为第一信号频率，则根据解析结果，执行点灯配置。
在该方式中，使硬盘背板能够通过解析主板发送的PWM信号，判断接收到的PWM信号是否为能够执行点灯配置的第一信号频率的PWM信号，进而在满足第一信号频率的情况下执行点灯配置，从而达到满足多个硬盘背板点灯需求。
结合第四方面，在第四方面的第一实施例中，所述PWM信号中包括多个VPP地址信号；所述根据解析结果，执行点灯配置，包括：
根据解析结果，确定所述PWM信号的占空比；
根据所述占空比和硬盘背板与点灯控制信号之间的对应关系，确定各所述VPP地址信号对应的VPP地址，其中，所述对应关系包括：主板根据级联数量对应发送的VPP地址信号数量、所述PWM信号的传输次数、每次传输PWM信号的占空比以及各所述VPP地址信号对应的VPP地址；
根据各所述VPP地址信号对应的VPP地址，执行点灯配置。
在该方式中，使硬盘背板能够根据接收到的第一信号频率的PWM信号，自动执行点灯配置，进而满足多个硬盘背板点灯需求。
结合第四方面或者第四方面的第一实施例，在第四方面的第二实施例中，所述方法还包括：
如果所述PWM信号的信号频率不是第一信号频率，则判断所述PWM信号的信号频率是否为第二信号频率；
如果所述PWM信号的信号频率为第二信号频率，则完成点灯配置。
在该方式中，根据解析结果，能够根据硬盘背板与点灯控制信号之间的对应关系，进而执行针对性的点灯配置。
结合第四方面的第二实施例，在第四方面的第三实施例中，若所述硬盘背板与其他硬盘背板级联，则所述方法还包括：
在第一时间阈值后，若接收到信号频率为所述第一信号频率的PWM信号，则将所述PWM信号发送至下一硬盘背板。
在该方式中，无需增加主板与硬盘背板之间的连接器管脚资源和主板与硬盘背板之间的布线，便可以实现控制多个硬盘背板执行点灯配置的目的，进而节约布局成本。
根据第五方面，本发明提供一种硬盘点灯控制装置，应用于硬盘电灯控制系统中的主板，所述装置包括：
识别单元，用于识别与所述主板连接的硬盘背板级联数量；
发送单元，用于根据所述级联数量以及硬盘背板与点灯控制信号之间的对应关系，向所述硬盘背板发送点灯控制信号以控制所述硬盘背板点灯,所述点灯控制信号包括PWM信号。
结合第五方面，在第五方面的第一实施例中，发送的所述PWM信号包括：第一信号频率的PWM信号或者第二信号频率的PWM信号；其中，所述第一信号频率的PWM信号用于控制所述硬盘背板执行点灯配置，所述第二信号频率的PWM信号用于控制所述硬盘背板完成点灯配置。
结合第五方面的第一实施例，在第五方面的第二实施例中，所述发送单元包括：
发送子单元，用于所述第一信号频率的PWM信号发送满足第一时间阈值后，发送所述第二信号频率的PWM信号。
结合第五方面、第五方面的第一实施例或者第五方面的第二实施例，在第五方面的第三实施例中，所述PWM信号中包括多个VPP地址信号，所述对应关系包括：
所述主板根据级联数量对应发送的VPP地址信号数量、所述PWM信号的传输次数、每次传输PWM信号的占空比以及各所述VPP地址信号对应的VPP地址。
根据第六方面，本发明还提供另一种硬盘点灯控制方法，应用于硬盘背板，所述装置包括：
接收单元，用于接收主板发送的点灯控制信号，其中，所述主板采用第三方面及其可选实施方式中任一项的硬盘点灯控制方法发送所述点灯控制信号，所述点灯控制信号包括PWM信号；
解析单元，用于通过解析，判断所述PWM信号的信号频率是否为第一信号频率；
执行单元，用于如果所述PWM信号的信号频率为第一信号频率，则根据解析结果，执行点灯配置。
结合第六方面，在第六方面的第一实施例中，所述PWM信号中包括多个VPP地址信号；所述执行单元包括：
第一确定单元，用于根据解析结果，确定所述PWM信号的占空比；
第二确定单元，用于根据所述占空比和硬盘背板与点灯控制信号之间的对应关系，确定各所述VPP地址信号对应的VPP地址，其中，所述对应关系包括：主板根据级联数量对应发送的VPP地址信号数量、所述PWM信号的传输次数、每次传输PWM信号的占空比以及各所述VPP地址信号对应的VPP地址；
执行子单元，用于根据各所述VPP地址信号对应的VPP地址，执行点灯配置。
结合第六方面或者第六方面的第一实施例，在第六方面的第二实施例中，所述装置还包括：
判断单元，用于如果所述PWM信号的信号频率不是第一信号频率，则判断所述PWM信号的信号频率是否为第二信号频率；
控制单元，用于如果所述PWM信号的信号频率为第二信号频率，则完成点灯配置。
结合第六方面的第二实施例，在第六方面的第三实施例中，若所述硬盘背板与其他硬盘背板级联，则所述装置还包括：
转发单元，用于在第一时间阈值后，若接收到信号频率为所述第一信号频率的PWM信号，则将所述PWM信号发送至下一硬盘背板。
根据第七方面，本发明实施方式还提供一种计算机设备，包括存储器和处理器，所述存储器和所述处理器之间互相通信连接，所述存储器中存储有计算机指令，所述处理器通过执行所述计算机指令，从而执行第三方面及其可选实施方式中任一项的硬盘点灯控制方法或者第四方面及其可选实施方式中任一项的硬盘点灯控制方法。
根据第八方面，本发明实施方式还提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使所述计算机执行第三方面及其可选实施方式中任一项的硬盘点灯控制方法或者第四方面及其可选实施方式中任一项的硬盘点灯控制方法。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据一示例性实施例提出的一种硬盘背板的结构示意图。
图2是根据一示例性实施例提出的一种硬盘点灯控制系统的结构示意图。
图3是根据一示例性实施例提出的一种硬盘点灯控制系统的结构示意图。
图4是根据一示例性实施例提出的又一种硬盘点灯控制系统的结构示意图。
图5是根据一示例性实施例提出的一种硬盘点灯控制方法的流程图。
图6是根据一示例性实施例提出的另一种硬盘点灯控制方法的流程图。
图7是根据一示例性实施例提出的又一种硬盘点灯控制方法的流程图。
图8是根据一示例性实施例提出的一种点灯配置的执行方法的流程图。
图9是根据一示例性实施例提出的又一种硬盘点灯控制方法的流程图。
图10是根据一示例性实施例提出的又一种硬盘点灯控制方法的流程图。
图11是根据一示例性实施例提出的又一种硬盘点灯控制方法的流程图。
图12是根据一示例性实施例提出的一种硬盘点灯控制装置的结构框图。
图13是根据一示例性实施例提出的另一种硬盘点灯控制装置的结构框图。
图14是根据一示例性实施例提出的一种计算机设备的硬件结构示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
相关技术中，主板通过MCIO/Slimline连接器传输CPU PCIE高速信号及Sideband(边带)信号，不同CPU的PCIE Port下挂的服务器(Device)需求不同。为了满足服务器主板CPU的每个X16可以配置成为X4的同时，也能够满足服务器NVME硬盘按序排列及点灯的需求，需要主板在每个MCIO/Slimline连接器的Sideband信号中设定4位虚拟接口协议(Virtual Point Protocol，VPP)地址信号。
随着现有服务器主板CPU的PCIE资源数量增长以及主板上的CPU数量增加，导致主板需要在每个MCIO/Slimline连接器VPP地址信号数量还需要进一步增加，同时为支持多种配置导致连接器上的其他Sideband信号数量以及MCIO/Slimline连接器上的Sideband管脚数量也需要增加，进而导致为满足需求需要增加布局设计成本。
为解决上述问题，本发明实施例中提供一种硬盘背板，适用于硬盘背板点灯场景。在本发明中，硬盘背板可以是采用非易失性内存主机控制器接口规范(Non-VolatileMemory express，NVME)的NVME硬盘的硬盘背板。能够通过该硬盘背板中的控制芯片和可编辑逻辑器(Complex Programmable Logic Device，CPLD)将该硬盘背板接收到的点灯控制信号进行统一控制，进而当需要增加点灯配置需求时，便可以在不增加传输连接器的管教数量和CPLD的管脚数量的情况下，满足点灯配置需求，从而降低设计成本。
图1是根据一示例性实施例提出的一种硬盘背板的结构示意图。如图1所示，硬盘背板包括如下部件：传输连接器10、控制芯片20和可编程逻辑器30。
传输连接器10，用于输入点灯控制信号。
在本发明实施例中，传输连接器10可以是Sideband Conn(边带信号接口)，用于接收主板发送的BP_PWM_IN(Baseband Processor_Pulse Width Modulation_IN基带处理器脉冲宽度调制输入)信号或者CPU_VPP信号。其中，点灯控制信号可以理解为是主板发送的BP_PWM_IN信号(以下简称为PWM信号)。
控制芯片20，其第一输入端21与传输连接器10的输出端连接，第一输出端22与可编程逻辑器30的输入端连接，第二输入端23与可编程逻辑器30的输出端连接，第二输出端24与传输连接器10的输入端连接。
在本发明实施例中，控制芯片20是用于将接收到的PWM信号发送至CPLD的控制芯片。由于PWM信号中包括多个用于硬盘点灯的虚拟接口协议(Virtual Point Protocol，VPP)信号，因此，通过该控制芯片20便可以将接收到的PWM信号中的各VPP信号发送至CPLD，进而无需通过硬盘背板中的其他接口进行发送，从而达到节省管脚资源的目的，降低硬盘背板的设计成本。在一例中，当硬盘背板与其他硬盘背板级联时，则控制芯片20还可以用于将接收到的PWM信号发送至下一硬盘背板，以便下一硬盘背板根据接收到的PWM信号执行点灯配置。
在一实施场景中，控制芯片20可以是通用型之输入输出(General-purposeinput/output，GPIO)数据选择器(multiplexer，MUX)，进而便可以根据第一输入端21与第一输出端22之间的通路或者第一输入端21与第二输出端24之间的通路控制PWM信号的传输方向。第一输入端21可以是BP_PWM_INO接口。第一输出端22可以是BP_PWM_IN接口。第二输入端23可以是BP_PWM_SEL接口，用于与CPLD建立通信，控制将第一输入端21与第一输出端22之间的通路导通，或者控制第一输入端21与第二输出端24之间的通路导通。第二输出端24可以是BP_PWM_OUT接口，用于将接收到的PWM信号传输至下一硬盘背板。
在另一实施场景中，在默认状态下，第一输入端21与第一输出端22之间的通路处于导通状态，进而可以将接收到的PWM信号发送至CPLD中执行当前硬盘背板的点灯配置。
可编程逻辑器30，通过第一输出端接收的点灯控制信号，控制控制芯片20的第一输入端21与第一输出端22导通执行点灯配置；或控制控制芯片20的第一输入端21与第二输出端24导通向与硬盘背板级联的下一硬盘背板发送点灯控制信号。
在本发明实施例中，可编程逻辑器30可以根据控制芯片20的第一输入端21与第一输出端22之间的导通，接收该硬盘背板接收到的PWM信号，控制该硬盘背板执行点灯配置。或者通过与控制芯片20中的第二输入端23之间的通信，控制该控制芯片20将第一输入端21与第二输出端24导通向与硬盘背板级联的下一硬盘背板发送点灯控制信号。在一实施场景中，控制芯片20的第一输入端21与第一输出端22处于导通状态。当CPLD控制控制芯片20将第一输入端21与第二输出端24导通时，则可以通过与控制芯片20中的第二输入端23之间的通信，将第二输入端23接收到的信号拉低，进而控制第一输入端21与第一输出端22之间的通路断开，控制第一输入端21与第二输出端24之间的通路处于导通状态，以使硬盘背板与其他硬盘背板处于级联状态时，能够自行控制PWM信号的转发，提高控制芯片20的适用性。
通过上述实施例，能够通过该硬盘背板中的控制芯片和CPLD将该硬盘背板接收到的PWM信号进行统一调控，确定是将接收到的PWM信号用于自身执行点灯配置或者转发至下一硬盘背板进行接收该，进而合理分配PWM信号，以便在不增加传输连接器的管教数量和CPLD的管脚数量的情况下，满足点灯配置需求，从而降低设计成本。
在一实施场景中，硬盘背板还包括MCIO/SLIMLINE CONN，用于接收其他功能信号。
基于相同发明构思，本发明还提供一种硬盘点灯控制系统，能够结合主板与上述硬盘背板之间的连接，通过主板发送的PWM信号，在不增加管脚资源的情况下，控制与其及进行级联的多个硬盘背板执行点灯配置，进而降低布局成本。
在主板与多个硬盘背板进行级联时，则会出现主板与硬板背板连接和硬板背板与硬板背板连接的情况。为便于区分，以下将与主板连接的硬盘背板称为第一硬盘背板，将与硬盘背板连接的硬盘背板成为第二硬板背板，第一硬板背板与第二硬盘背板的配置相同，且均为本发明提供的硬盘背板。
图2是根据一示例性实施例提出的一种硬盘点灯控制系统的结构示意图。如图2所示，硬盘点灯控制系统包括如下部件：主板40、第一硬盘背板50和第二硬盘背板60。
主板40，用于传输PWM信号。
在本发明实施例中，主板40包括与第一硬盘背板50的传输连接器对应的传输连接器，进而便可以基于该传输连接器与第一硬盘背板50的传输连接器之间的传输线，将主板的CPLD发送的PWM信号发送至第一硬盘背板50的传输连接器中。
第一硬盘背板50，第一硬盘背板50的传输连接器与主板连接，用于接收主板发送的PWM信号。
第二硬盘背板60，第二硬盘背板60的传输连接器与第一硬盘背板50的传输连接器连接，进而便可以根据第一硬盘背板50发送的PWM信号执行自身的点灯配置。
通过上述实施方式，主板在与多个硬盘背板进行级联执行点灯配置时，通过第一硬盘背板，可以将主板发送的PWM信号通过控制芯片的第一输入端与第一输出端的导通发送至自身的CPLD中执行点灯配置，或者第一输入端与第二输出端之间的导通将PWM信号发送至第二硬盘背板，由第二硬盘背板执行点灯配置，进而无需增加主板与硬盘背板之间的连接器管脚资源和主板与硬盘背板之间的布线，便可以实现控制多个硬盘背板执行点灯配置的目的，从而节约布局成本。
在一实施例中，硬盘点灯控制系统还可以包括第三硬盘背板，即，在硬盘点灯控制系统中，主板连接的硬盘背板的级联数量可以为三个，结构示意图可以如图3所示。图3是根据一示例性实施例提出的一种硬盘点灯控制系统的结构示意图。其中，第三硬盘背板70是与第一硬盘背板和第二硬盘背板的配置相同的硬盘背板，在级联时，第三硬盘背板70的传输连接器与第二硬盘背板60的传输连接器连接。
在一实施场景中，如图4所示，主板与第一硬盘背板级联时，是将主板中的BP_PWM_OUT接口与第一硬盘背板的传输连接器中的BP_PWM_IN接口之间建立连接，进而将PWM信号通过主板传输至第一硬盘背板。第一硬盘背板与第二硬盘背板连接时，是将第一硬盘背板的传输连接器中的BP_PWM_OUT接口与第二硬盘背板的传输连接器中的BP_PWM_IN接口之间建立连接。第二硬盘背板与第三硬盘背板连接时，是将第二硬盘背板的传输连接器中的BP_PWM_OUT接口与第三硬盘背板的传输连接器中的BP_PWM_IN接口之间建立连接。图4是根据一示例性实施例提出的又一种硬盘点灯控制系统的结构示意图。
基于相同发明构思，本发明还提供一种硬盘点灯控制方法，应用于本发明所提供的任意一种硬盘点灯控制系统中的主板。
用于计算机设备中，需要说明的是，其执行主体可以是硬盘点灯控制装置，该装置可以通过软件、硬件或者软硬件结合的方式实现成为计算机设备的部分或者全部，其中，该计算机设备可以是终端或客户端或服务器，服务器可以是一台服务器，也可以为由多台服务器组成的服务器集群，本申请实施例中的终端可以是智能手机、个人电脑、平板电脑、可穿戴设备以及智能机器人等其他智能硬件设备。下述方法实施例中，均以执行主体是计算机设备为例来进行说明。
本发明实施例中的计算机设备中，适用于通过主板控制硬盘背板进行点灯的使用场景。通过本发明提供的硬盘点灯控制方法，主板能够根据硬盘背板与点灯控制信号之间的对应关系，在识别与该主板的连接的硬盘背板的级联数量的情况下，控制PWM信号的发送，进而有助于节省主板同时与多个硬盘背板建立连接的接口管脚配置，节省管脚资源，从而达到满足多个硬盘背板点灯需求的同时，节约布线成本的目的。
图5是根据一示例性实施例提出的一种硬盘点灯控制方法的流程图。如图5所示，硬盘点灯控制方法应用于硬盘点灯控制系统中的主板，包括如下步骤S501至步骤S502。
在步骤S501中，识别与主板连接的硬盘背板级联数量。
在本发明实施例中，识别硬盘背板级联数量，是用于确定待执行点灯配置的硬盘背板数量，进而在发送PWM信号时，能够满足各硬盘背板的点灯需求。在一实施场景中，可以通过硬盘背板中的各MCIO/SLIMLINE CONN的BP_DETECT信号通过电阻连接到地并传递给主板，主板的CPLD通过侦测MCIO/SLIMLINE CONN的BP_DETECT信号可以识别与该主板连接的各硬盘背板的配置以及硬盘背板的级联数量，进而便于后续根据硬盘背板与点灯控制信号之间的对应关系，将PWM信号发送至对应的硬盘背板。其中，MCIO/SLIMLINE CONN是主板与硬盘背板PCIE及BP_DETECT信号传输的连接器，主板中的连接器与硬盘背板中的连接器一一对应。
在步骤S502中，根据级联数量以及硬盘背板与点灯控制信号之间的对应关系，向硬盘背板发送点灯控制信号以控制硬盘背板点灯。
在本发明实施例中，点灯控制信号包括PWM信号。PWM信号中包括待执行点灯配置的多个VPP地址信号(例如：4个)，通过识别出的硬盘背板的级联数量以及硬盘背板与点灯控制信号之间的对应关系，能够确定出各VPP地址信号对应发送的硬盘背板，进而在执行点灯配置时，便可以进行针对性的发送。
在一实施例中，对应关系可以包括：主板根据级联数量对应发送的VPP地址信号数量、PWM信号的传输次数、每次传输PWM信号的占空比以及各VPP地址信号对应的VPP地址。通过对应关系，可以明确主板针对不同配置和数量的硬盘背板发送PWM信号时的传输次数、以及若需要进行多次传输PWM信号时各PWM信号的占空比以及各VPP地址信号对应的VPP地址，进而针对性发送，以便级联的各硬盘背板均可以接收到用于执行点灯的VPP地址信号。
在一实施场景中，对应关系可以如表1所示：
表1
通过上述实施方式，主板能够根据硬盘背板与点灯控制信号之间的对应关系，控制PWM信号进行针对性的发送，进而达到满足多个硬盘背板点灯需求的同时，节约布线成本的目的。
在一实施例中，发送的PWM信号时可以发送不同信号频率的PWM信号，包括第一信号频率的PWM信号或者第二信号频率的PWM信号，不同的信号频率信号对应控制硬板背板执行不同的点灯需求，点灯需求包括执行点灯配置或者完成点灯配置。其中，第一信号频率的PWM信号用于控制硬盘背板执行点灯配置，第二信号频率的PWM信号用于控制硬盘背板完成点灯配置。其中，第一信号频率的和第二信号频率可以是指定且不相同的信号频率，第二信号频率远大于第一信号频率，以便通过数值差异进行区分二者。例如：第一信号频率可以为1KHZ，第二信号频率为10KHZ。
在另一实施例中，为控制当前硬盘背板完成点灯配置，且避免出现误识别的情况发生，则主板向硬盘背板发送第一信号频率的PWM信号满足第一时间阈值后，发送第二信号频率的PWM信号，以便硬盘背板明确主板传输了两次PWM信号，将第二信号频率的PWM信号与第一信号频率的PWM信号区分。在一实施场景中，可以在第一信号频率的PWM信号发送满足10ms之后，发送第二信号频率的PWM信号。
在又一实施例中，若级联数量大于1，则在第二信号频率的PWM信号发送满足第二时间阈值后，结束向当前的硬盘背板发送PWM信号，并根据所述对应关系向下一硬盘背板发送PWM信号，以便硬盘背板中的CPLD接收到第二信号频率的PWM信号后，则控制控制芯片的第一输入端与第二输出端处于导通状态，从而当接收到PWM信号时，能够通过第一输入端与第二输出端之间的通路，将主板发送的PWM信号转发至下一硬盘背板。
在一实施场景中，主板向硬盘背板发送PWM信号的过程可以如图6所示。图6是根据一示例性实施例提出的另一种硬盘点灯控制方法的流程图。
在步骤S601中，识别与主板连接的背板级联数量。
在步骤S602中，将主板的传输连接器的上行CPU PCle X8信号分配为X4信号。
在本发明实施例中，与主板连接的硬盘背板PCle X4的硬盘配置，能够接收PCleX4信号。由于主板的传输连接器能够兼容PCleX4的配置需求，因此，为满足硬盘背板的点灯需求，则将主板的CPLD发送的CPU PCleX8信号分配为PCle X4信号，进而在发送PWM信号时，便可以通过PWM信号发送4个VPP地址信号。
在步骤S603中，根据级联数量与硬盘背板与点灯控制信号之间的对应关系，向硬盘背板发送第一信号频率(1KHZ)的PWM信号，以控制硬盘背板执行点灯配置。
在步骤S604中，在第一时间阈值(10ms)后发送第二信号频率(10KHZ)的PWM信号，以控制硬盘背板完成点灯配置。
在步骤S605中，10KHZ的PWM信号发送满足第二时间阈值后，结束与主板连接的硬盘背板的PWM信号传输。
在步骤S606中，若级联数量大于1，则根据硬盘背板与点灯控制信号之间的对应关系，向级联的其他硬盘背板发送1KHZ的PWM信号或者10KHZ的PWM信号。
在本发明实施例中，根据硬盘背板与点灯控制信号之间的对应关系，确定各硬盘背板对应的VPP地址，进而将对应的PWM信号发送至对应的硬盘背板中，根据PWM信号中的VPP地址信号执行点灯配置或者完成点灯配置。
通过上述实施例，使主板能够根据硬盘背板与点灯控制信号之间的对应关系，通过向连接的各硬盘背板发送不同信号频率的PWM信号，控制各硬盘背板执行点灯配置或者完成点灯配置，满足硬盘点灯需求，从而达到节省布局成本的目的。
基于相同发明构思，本公开还提供另一种硬盘点灯控制方法，应用于本发明所提供的任意一种硬盘点灯控制系统中的硬盘背板，使硬盘背板能够通过解析主板发送的PWM信号，判断接收到的PWM信号是否为能够执行点灯配置的第一信号频率的PWM信号，进而在满足第一信号频率的情况下执行点灯配置，从而达到满足多个硬盘背板点灯需求。
图7是根据一示例性实施例提出的又一种硬盘点灯控制方法的流程图。如图7所示，硬盘点灯控制方法包括如下步骤S701至步骤S703。
在步骤S701中，接收主板发送的点灯控制信号。
在本发明实施例中，通过硬盘背板的传输连接器与主板的传输连接器之间的连接，接收主板发送的点灯控制信号，其中，点灯控制信号包括用于控制点灯配置的PWM信号。在一实施场景中，主板在向硬盘背板发送PWM信号时，可以采用上述任意一种硬盘点灯控制方法中关于主板发送PWM信号的方式进行发送。
在步骤S702中，通过解析，判断PWM信号的信号频率是否为第一信号频率。
在本发明实施例中，第一信号频率的PWM信号是用于控制硬盘背板执行点灯配置的信号。通过解析判断PWM信号频率是否为第一信号频率，可以确定接收到的PWM信号是否可以用于执行点灯配置，以便后续进行针对性配置。
在步骤S703中，如果PWM信号的信号频率为第一信号频率，则根据解析结果，执行点灯配置。
通过上述实施例，使硬盘背板能够根据接收到的第一信号频率的PWM信号，自动执行点灯配置，进而满足多个硬盘背板点灯需求。
以下实施例将具体说明硬盘背板执行点灯配置的过程。
图8是根据一示例性实施例提出的一种点灯配置的执行方法的流程图。如图8所示，点灯配置的执行方法包括如下步骤。
在步骤S801中，根据解析结果，确定PWM信号的占空比。
在本发明实施例中，PWM信号中包括多个VPP地址信号，各VPP地址信号用于确定待进行点灯配置的VPP地址。不同PWM信号的占空比对应的PWM信号的传输次数不同。
在步骤S802中，根据占空比和硬盘背板与点灯控制信号之间的对应关系，确定各VPP地址信号对应的VPP地址。
在本发明实施例中，对应关系包括：主板根据级联数量对应发送的VPP地址信号数量、PWM信号的传输次数、每次传输PWM信号的占空比以及各VPP地址信号对应的VPP地址。根据对应关系以及确定的占空比，可以确定当前接收的PWM信号中的VPP地址信号对应的VPP地址，进而有助于执行针对性的点灯配置。
在步骤S803中，根据各VPP地址信号对应的VPP地址，执行点灯配置。
通过上述实施例，根据解析结果，能够根据硬盘背板与点灯控制信号之间的对应关系，进而执行针对性的点灯配置。
图9是根据一示例性实施例提出的又一种硬盘点灯控制方法的流程图。如图9所示，硬盘点灯控制方法包括如下步骤。
在步骤S901中，接收主板发送的点灯控制信号。
在步骤S902中，通过解析，判断PWM信号的信号频率是否为第一信号频率。
在步骤S903中，如果PWM信号的信号频率为第一信号频率，则根据解析结果，执行点灯配置。
在步骤S904中，如果PWM信号的信号频率不是第一信号频率，则判断PWM信号的信号频率是否为第二信号频率。
在本发明实施例中，第二信号频率是用于控制硬盘背板完成点灯配置的信号。因此，在确定PWM信号的信号频率不是第一信号频率的情况下，为避免误识别该PWM信号为无效信号，则进一步判断PWM信号的信号频率是否为第二信号频率，以便明确主板发送的PWM信号的用途。
在步骤S905中，如果PWM信号的信号频率为第二信号频率，则完成点灯配置。
在一实施场景中，如果PWM信号的信号频率为第二信号频率，则硬盘背板中的CPLD停止对接收到的PWM信号进行检测，完成点灯配置。
通过上述实施例，根据解析结果，能够针对接收到的不同信号频率的PWM信号对硬盘背板进行不同的点灯需求，进而完成该硬盘背板的点灯功能。
在一实施例中，若通过解析，判断接收到的PWM信号的信号频率即不是第一频率也不是第二频率，则可以确定该PWM信号为无效信号。
在一实施例中，当硬盘背板与其他硬盘背板级联时，则硬盘点灯控制方法可以如图10所示。图10是根据一示例性实施例提出的又一种硬盘点灯控制方法的流程图。
在步骤S1001中，接收主板发送的点灯控制信号。
在步骤S1002中，通过解析，判断PWM信号的信号频率是否为第一信号频率。
在步骤S1003中，如果PWM信号的信号频率为第一信号频率，则根据解析结果，执行点灯配置。
在步骤S1004中，如果PWM信号的信号频率不是第一信号频率，则判断PWM信号的信号频率是否为第二信号频率。
在步骤S1005中，如果PWM信号的信号频率为第二信号频率，则完成点灯配置。
在步骤S1006中，在第二时间阈值后，若接收到信号频率为第一信号频率的PWM信号，则将PWM信号发送至下一硬盘背板。
在本发明实施例中，当硬盘背板接收到的第二信号频率的PWM信号，则表征该硬盘背板的点灯配置完成，因此，在第二时间阈值后，若接收到第一信号频率的PWM信号，则表征该PWM信号是用于控制硬盘背板级联的下一硬盘背板执行点灯配置，因此，将硬板背板中控制芯片的第一输入端与第二输出端导通，控制将接收到的PWM信号发送至下一硬盘背板。
通过上述实施例，无需增加主板与硬盘背板之间的连接器管脚资源和主板与硬盘背板之间的布线，便可以实现控制多个硬盘背板执行点灯配置的目的，进而节约布局成本。
在一实施场景中，硬盘背板的根据接收到的PWM信号执行点灯配置的过程可以如图11所示。图11是根据一示例性实施例提出的又一种硬盘点灯控制方法的流程图。
在步骤S1101中，检测硬盘背板的CPLD是否接收到PWM信号。
在步骤S1102中，若接收到PWM信号，则通过解析，判断PWM信号的信号频率是否为第一信号频率(1KHZ)或者为第二信号频率(10KHZ)。
在步骤S11031中，若接收到1KHZ的PWM信号，则解析PWM信号的占空比，并根据硬盘背板与点灯控制信号之间的对应关系，确定VPP地址，执行点灯配置。
在步骤S11032中，若未接收到1KHZ的PWM信号，则判断是否为10KHZ的PWM信号。
在步骤S11041中，若接收到10KHZ的PWM信号，则将硬板背板中控制芯片的第一输入端与第二输出端导通，停止接收PWM信号的检测。
在步骤S11042中，若接收到PWM信号的信号频率既不是1KHZ也不是10KHZ，则确定该PWM信号为无效信号。
在步骤S1105中，在接收到1KHZ的PWM信号满足第一时间阈值(10ms)后，重新检测硬盘背板的CPLD是否接收到PWM信号。
通过上述实施例，主板的CPLD能够根据硬盘背板与点灯控制信号之间的对应关系将PWM信号发送至硬盘背板的CPLD中。硬盘背板CPLD根据硬盘背板与点灯控制信号之间的对应关系解析出接收到的PWM信号对应的点灯控制相关信息，基于硬盘背板中的控制芯片(GPIO MUX芯片)的通路切换，实现PWM信号(VPP地址信号)在多个级联的硬盘背中的点灯控制，进而满足点灯控制需求的同时，节省成本。
基于相同发明构思，本发明还提供一种应用于硬盘电灯控制系统中的主板的硬盘点灯控制装置。其中，主板为本发明提供的任意一种硬盘控制系统中的主板。
图12是根据一示例性实施例提出的一种硬盘点灯控制装置的结构框图。如图12所示，硬盘点灯控制装置包括识别单元1201和发送单元1202。
识别单元1201，用于识别与主板连接的硬盘背板级联数量。
发送单元1202，用于根据级联数量以及硬盘背板与点灯控制信号之间的对应关系，向硬盘背板发送点灯控制信号以控制硬盘背板点灯,点灯控制信号包括PWM信号。
在一实施例中，发送的PWM信号包括：第一信号频率的PWM信号或者第二信号频率的PWM信号；其中，第一信号频率的PWM信号用于控制硬盘背板执行点灯配置，第二信号频率的PWM信号用于控制硬盘背板完成点灯配置。
在另一实施例中，发送单元包括：发送子单元，用于第一信号频率的PWM信号发送满足第一时间阈值后，发送第二信号频率的PWM信号。
在又一实施例中，若所述级联数量大于1，则装置还包括：第一发送单元，由于响应于所述第二信号频率的PWM信号发送满足第二时间阈值后，结束向所述硬盘背板发送PWM信号，并根据所述对应关系向下一硬盘背板发送PWM信号。
在又一实施例中，PWM信号中包括多个VPP地址信号，对应关系包括：主板根据级联数量对应发送的VPP地址信号数量、PWM信号的传输次数、每次传输PWM信号的占空比以及各VPP地址信号对应的VPP地址。
基于相同发明构思，本发明还提供另一种应用于硬盘背板的硬盘点灯控制装置。其中，硬盘背板为本发明提供的任意一种硬盘背板或者硬盘点灯控制系统中的硬盘背板。
图13是根据一示例性实施例提出的另一种硬盘点灯控制装置的结构框图。如图13所示，硬盘点灯控制装置包括接收单元1301、解析单元1302和执行单元1303。
接收单元1301，用于接收主板发送的点灯控制信号，其中，主板采用第三方面及其可选实施方式中任一项的硬盘点灯控制方法发送点灯控制信号，点灯控制信号为PWM信号。
解析单元1302，用于通过解析，判断PWM信号的信号频率是否为第一信号频率。
执行单元1303，用于如果PWM信号的信号频率为第一信号频率，则根据解析结果，执行点灯配置。
在一实施例中，PWM信号中包括多个VPP地址信号；执行单元包括：第一确定单元，用于根据解析结果，确定PWM信号的占空比。第二确定单元，用于根据占空比和硬盘背板与点灯控制信号之间的对应关系，确定各VPP地址信号对应的VPP地址，其中，对应关系包括：主板根据级联数量对应发送的VPP地址信号数量、PWM信号的传输次数、每次传输PWM信号的占空比以及各VPP地址信号对应的VPP地址。执行子单元，用于根据各VPP地址信号对应的VPP地址，执行点灯配置。
在另一实施例中，装置还包括：判断单元，用于如果PWM信号的信号频率不是第一信号频率，则判断PWM信号的信号频率是否为第二信号频率。控制单元，用于如果PWM信号的信号频率为第二信号频率，则完成点灯配置。
在又一实施例中，若硬盘背板与其他硬盘背板级联，则装置还包括：转发单元，用于在第一时间阈值后，若接收到信号频率为第一信号频率的PWM信号，则将PWM信号发送至下一硬盘背板。
上述硬盘点灯控制装置的具体限定以及有益效果可以参见上文中对于硬盘点灯控制方法的限定，在此不再赘述。上述各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
图14是根据一示例性实施例提出的一种计算机设备的硬件结构示意图。如图14所示，该设备包括一个或多个处理器1410以及存储器1420，存储器1420包括持久内存、易失内存和硬盘，图14中以一个处理器1410为例。该设备还可以包括：输入装置1430和输出装置1440。
处理器1410、存储器1420、输入装置1430和输出装置1440可以通过总线或者其他方式连接，图14中以通过总线连接为例。
处理器1410可以为中央处理器(Central Processing Unit，CPU)。处理器1410还可以为其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等芯片，或者上述各类芯片的组合。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
存储器1420作为一种非暂态计算机可读存储介质，包括持久内存、易失内存和硬盘，可用于存储非暂态软件程序、非暂态计算机可执行程序以及模块，如本申请实施例中的业务管理方法对应的程序指令/模块。处理器1410通过运行存储在存储器1420中的非暂态软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现上述任意一种硬盘点灯控制方法。
存储器1420可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据、需要使用的数据等。此外，存储器1420可以包括高速随机存取存储器，还可以包括非暂态存储器，例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施例中，存储器1420可选包括相对于处理器1410远程设置的存储器，这些远程存储器可以通过网络连接至数据处理装置。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
输入装置1430可接收输入的数字或字符信息，以及产生与用户设置以及功能控制有关的键信号输入。输出装置1440可包括显示屏等显示设备。
一个或者多个模块存储在存储器1420中，当被一个或者多个处理器1410执行时，执行如图5-11所示的方法。
上述产品可执行本发明实施例所提供的方法，具备执行方法相应的功能模块和有益效果。未在本实施例中详尽描述的技术细节，具体可参见如图5-11所示的实施例中的相关描述。
本发明实施例还提供了一种非暂态计算机存储介质，计算机存储介质存储有计算机可执行指令，该计算机可执行指令可执行上述任意方法实施例中的认证方法。其中，存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)、随机存储记忆体(RandomAccess Memory，RAM)、快闪存储器(Flash Memory)、硬盘(Hard Disk Drive，缩写：HDD)或固态硬盘(Solid-State Drive，SSD)等；存储介质还可以包括上述种类的存储器的组合。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (16)

1.一种硬盘背板，其特征在于，包括：传输连接器、控制芯片和可编程逻辑器，其中，
所述传输连接器，用于输入点灯控制信号；
所述控制芯片，其第一输入端与所述传输连接器的输出端连接，第一输出端与所述可编程逻辑器的输入端连接，第二输入端与所述可编程逻辑器的输出端连接，第二输出端与所述传输连接器的输入端连接；
所述可编程逻辑器，通过所述第一输出端接收的所述点灯控制信号，控制所述控制芯片的所述第一输入端与所述第一输出端导通执行点灯配置；或控制所述控制芯片的所述第一输入端与所述第二输出端导通向与所述硬盘背板级联的下一硬盘背板发送所述点灯控制信号。
2.一种硬盘点灯控制系统，其特征在于，包括：主板、第一硬盘背板和第二硬盘背板，其中，
所述第一硬盘背板，包括如权利要求1所述的硬盘背板，所述第一硬盘背板的传输连接器与所述主板连接；
所述第二硬盘背板，包括如权利要求1所述的硬盘背板，所述第二硬盘背板的传输连接器与所述第一硬盘背板的传输连接器连接。
3.根据权利要求2所述的硬盘点灯控制系统，其特征在于，还包括：
第三硬盘背板，包括如权利要求1所述的硬盘背板，所述第三硬盘背板的传输连接器与所述第二硬盘背板的传输连接器连接。
4.一种硬盘点灯控制方法，其特征在于，应用于权利要求2或3所述的硬盘点灯控制系统中的主板，所述方法包括：
识别与所述主板连接的硬盘背板级联数量；
根据所述级联数量以及硬盘背板与点灯控制信号之间的对应关系，向所述硬盘背板发送点灯控制信号以控制所述硬盘背板点灯,所述点灯控制信号包括PWM信号。
5.根据权利要求4所述的方法，其特征在于，发送的所述PWM信号包括：第一信号频率的PWM信号或者第二信号频率的PWM信号；其中，所述第一信号频率的PWM信号用于控制所述硬盘背板执行点灯配置，所述第二信号频率的PWM信号用于控制所述硬盘背板完成点灯配置。
6.根据权利要求5所述的方法，其特征在于，所述向所述硬盘背板发送点灯控制信号，包括：
所述第一信号频率的PWM信号发送满足第一时间阈值后，发送所述第二信号频率的PWM信号。
7.根据权利要求5或6所述的方法，其特征在于，若所述级联数量大于1，则所述方法还包括：
响应于所述第二信号频率的PWM信号发送满足第二时间阈值后，结束向所述硬盘背板发送PWM信号，并根据所述对应关系向下一硬盘背板发送PWM信号。
8.根据权利要求7所述的方法，其特征在于，所述PWM信号中包括多个VPP地址信号，所述对应关系包括：
所述主板根据级联数量对应发送的VPP地址信号数量、所述PWM信号的传输次数、每次传输PWM信号的占空比以及各所述VPP地址信号对应的VPP地址。
9.一种硬盘点灯控制方法，其特征在于，应用于硬盘背板，所述方法包括：
接收主板发送的点灯控制信号，其中，所述主板采用上述权利要求4-7中任一项所述的硬盘点灯控制方法发送所述点灯控制信号，所述点灯控制信号包括PWM信号；
通过解析，判断所述PWM信号的信号频率是否为第一信号频率；
如果所述PWM信号的信号频率为第一信号频率，则根据解析结果，执行点灯配置。
10.根据权利要求9所述的方法，其特征在于，所述PWM信号中包括多个VPP地址信号；所述根据解析结果，执行点灯配置，包括：
根据解析结果，确定所述PWM信号的占空比；
根据所述占空比和硬盘背板与点灯控制信号之间的对应关系，确定各所述VPP地址信号对应的VPP地址，其中，所述对应关系包括：主板根据级联数量对应发送的VPP地址信号数量、所述PWM信号的传输次数、每次传输PWM信号的占空比以及各所述VPP地址信号对应的VPP地址；
根据各所述VPP地址信号对应的VPP地址，执行点灯配置。
11.根据权利要求9或10所述的方法，其特征在于，所述方法还包括：
如果所述PWM信号的信号频率不是第一信号频率，则判断所述PWM信号的信号频率是否为第二信号频率；
如果所述PWM信号的信号频率为第二信号频率，则完成点灯配置。
12.根据权利要求11所述的方法，其特征在于，若所述硬盘背板与其他硬盘背板级联，则所述方法还包括：
在第一时间阈值后，若接收到信号频率为所述第一信号频率的PWM信号，则将所述PWM信号发送至下一硬盘背板。
13.一种硬盘点灯控制装置，其特征在于，应用于权利要求2或3所述的硬盘点灯控制系统中的主板，所述装置包括：
识别单元，用于识别与所述主板连接的硬盘背板级联数量；
发送单元，用于根据所述级联数量以及硬盘背板与点灯控制信号之间的对应关系，向所述硬盘背板发送点灯控制信号以控制所述硬盘背板点灯,所述点灯控制信号包括PWM信号。
14.一种硬盘点灯控制装置，其特征在于，应用于硬盘背板，所述装置包括：
接收单元，用于接收主板发送的点灯控制信号，其中，所述主板采用上述权利要求4-8中任一项所述的硬盘点灯控制方法发送所述点灯控制信号，所述点灯控制信号包括PWM信号；
解析单元，用于通过解析，判断所述PWM信号的信号频率是否为第一信号频率；
执行单元，用于如果所述PWM信号的信号频率为第一信号频率，则根据解析结果，执行点灯配置。
15.一种计算机设备，其特征在于，包括存储器和处理器，所述存储器和所述处理器之间互相通信连接，所述存储器中存储有计算机指令，所述处理器通过执行所述计算机指令，从而执行权利要求4-8中任一项所述的硬盘点灯控制方法或者权利要求9-12中任一项所述的硬盘点灯控制方法。
16.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使所述计算机执行权利要求4-8中任一项所述的硬盘点灯控制方法或者权利要求9-12中任一项所述的硬盘点灯控制方法。
CN202111435005.3A 2021-11-29 2021-11-29 一种硬盘背板、硬盘点灯控制系统、方法、装置及介质 Active CN114116415B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111435005.3A CN114116415B (zh) 2021-11-29 2021-11-29 一种硬盘背板、硬盘点灯控制系统、方法、装置及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111435005.3A CN114116415B (zh) 2021-11-29 2021-11-29 一种硬盘背板、硬盘点灯控制系统、方法、装置及介质

Publications (2)

Publication Number Publication Date
CN114116415A CN114116415A (zh) 2022-03-01
CN114116415B true CN114116415B (zh) 2024-01-09

Family

ID=80371428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111435005.3A Active CN114116415B (zh) 2021-11-29 2021-11-29 一种硬盘背板、硬盘点灯控制系统、方法、装置及介质

Country Status (1)

Country Link
CN (1) CN114116415B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114756484B (zh) * 2022-04-30 2023-08-04 苏州浪潮智能科技有限公司 一种背板与主板连接端口识别系统、方法和服务器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108829567A (zh) * 2018-05-29 2018-11-16 郑州云海信息技术有限公司 支持双重点灯的单块NVMe硬盘背板及硬盘背板的点灯方法
CN109815175A (zh) * 2019-01-08 2019-05-28 郑州云海信息技术有限公司 一种通用nvme硬盘点灯控制装置及方法
CN110543404A (zh) * 2019-07-19 2019-12-06 广东浪潮大数据研究有限公司 一种服务器、硬盘点灯方法、系统及计算机可读存储介质
CN113110978A (zh) * 2021-04-07 2021-07-13 山东英信计算机技术有限公司 一种硬盘背板灯控制装置及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201222246A (en) * 2010-11-30 2012-06-01 Inventec Corp Computer chassis system and hard disk status display method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108829567A (zh) * 2018-05-29 2018-11-16 郑州云海信息技术有限公司 支持双重点灯的单块NVMe硬盘背板及硬盘背板的点灯方法
CN109815175A (zh) * 2019-01-08 2019-05-28 郑州云海信息技术有限公司 一种通用nvme硬盘点灯控制装置及方法
CN110543404A (zh) * 2019-07-19 2019-12-06 广东浪潮大数据研究有限公司 一种服务器、硬盘点灯方法、系统及计算机可读存储介质
CN113110978A (zh) * 2021-04-07 2021-07-13 山东英信计算机技术有限公司 一种硬盘背板灯控制装置及方法

Also Published As

Publication number Publication date
CN114116415A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
US10614011B2 (en) Apparatus, method, and electronic device for implementing solid-state drive data interaction
CN107111564B (zh) 用于对连接器进行串接的适配器
US20070255869A1 (en) Device evaluation using automatic connection path reconfiguration
WO2019052069A1 (zh) 一种主备竞争方法、装置及应用设备
CN107360633B (zh) 虚拟现实系统的配对连接方法、设备及虚拟现实系统
WO2023273140A1 (zh) 一种信号传输装置、方法、计算机设备及存储介质
CN114866424B (zh) 服务器管理方法、装置、系统、电子设备及可读存储介质
CN114116415B (zh) 一种硬盘背板、硬盘点灯控制系统、方法、装置及介质
CN113177018B (zh) 一种使用双槽cpu的服务器
US20210224216A1 (en) Configurable usb-c alternate mode for multi-level controller communication
KR20210000648A (ko) 복수의 칩 사이의 통신 지원 방법, 장치, 전자 기기 및 컴퓨터 저장 매체
CN110990316B (zh) 用于输出热插拔设备状态的方法和可编程逻辑电路
CN112015689B (zh) 串口输出路径切换方法、系统及装置和交换机
CN104660780A (zh) 电子设备及其控制方法
CN112202600B (zh) 一种多节点单主机与多主机通信自动切换装置及方法
CN114003528A (zh) Ocp转接卡、转接系统及转接方法
CN110837450B (zh) Usb type-c扩展坞的测试方法和装置、电子设备、存储介质
CN112860606A (zh) 一种接口转换装置及设备
CN114138697B (zh) 一种信号传输系统、信号传输方法、信号传输装置及介质
CN114201439B (zh) 服务器信号识别优化方法、系统及存储介质
CN113934661B (zh) 一种电子设备、控制方法、装置及介质
CN115048255A (zh) 一种自动化测试方法、装置，主机及存储介质
CN111723032B (zh) 一种中断管控方法及电子设备
CN103631750B (zh) 一种信息处理的方法及电子设备
CN112463670A (zh) 一种存储控制器访问方法及相关装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant