CN116467246A - 计算设备 - Google Patents
计算设备 Download PDFInfo
- Publication number
- CN116467246A CN116467246A CN202310238955.XA CN202310238955A CN116467246A CN 116467246 A CN116467246 A CN 116467246A CN 202310238955 A CN202310238955 A CN 202310238955A CN 116467246 A CN116467246 A CN 116467246A
- Authority
- CN
- China
- Prior art keywords
- connector
- processor
- computing device
- memory
- pcie
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 147
- 230000002093 peripheral effect Effects 0.000 claims abstract description 133
- 230000015654 memory Effects 0.000 claims abstract description 105
- 238000000034 method Methods 0.000 description 26
- 238000010586 diagram Methods 0.000 description 20
- 230000008569 process Effects 0.000 description 15
- 230000006870 function Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000006855 networking Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Multi Processors (AREA)
Abstract
本申请实施例提供一种计算设备，包括第一处理器、第二处理器、检测器件及多个外设部件，多个外设部件包括网卡、第一存储器和第二存储器；第一处理器与第一存储器连接，第二处理器的PCIE端口通过第一连接器与第二存储器连接；或者，第一处理器的PCIE端口通过第二连接器与网卡连接，第二处理器的PCIE端口通过第一连接器与网卡连接；检测器件与第一连接器、第二连接器、第一处理器和第二处理器均连接；检测器件用于获取检测信息，检测信息包括与每个连接器连接的外设部件的信息，第一处理器和第二处理器用于，根据检测信息为各自对应的PCIE端口分配资源。在上述计算设备中，计算设备的工作模式可以灵活转换，使计算设备在应用时更为灵活。
Description
技术领域
本申请实施例涉及计算机技术领域，尤其涉及一种计算设备。
背景技术
根据客户的业务需求，供应商可以为客户配置不同工作模式的计算设备，工作模式包括存储器负载均衡模式和网卡多主机访问(Multi-host)模式。其中，存储器负载均衡模式是指在具有多个处理器的计算设备中，可以通过多个处理器去均衡地访问计算设备所支持的多个存储器，以避免使用单个处理器去访问多个存储器时出现处理瓶颈；Multi-host模式是指在具有多个处理器的计算设备中，可以允许至少两个处理器同时访问同一个高速串行计算机扩展总线标准(Peripheral Component Interconnect express，PCIE)网卡。
在相关技术中，计算设备在生产时，通常使用印制电路板(Printed CircuitBoard，PCB)走线的方式，将处理器的PCIE端口与不同外设部件进行固定连接，这使得计算设备通常只能处于一种工作模式下工作，导致计算设备应用时的灵活性较差。
发明内容
本申请实施例提供了一种计算设备，该计算设备的工作模式可以灵活转换，使计算设备应用时更为灵活。
第一方面，本申请实施例提供一种计算设备，包括第一处理器、第二处理器、检测器件及多个外设部件，所述多个外设部件包括网卡、第一存储器和第二存储器；
所述第一处理器与所述第一存储器连接，所述第二处理器的高速串行计算机扩展总线标准PCIE端口通过第一连接器与所述第二存储器连接；或者，所述第一处理器的PCIE端口通过第二连接器与所述网卡连接，所述第二处理器的PCIE端口通过第一连接器与所述网卡连接；
所述检测器件与所述第一连接器、所述第二连接器、所述第一处理器和所述第二处理器均连接；所述检测器件用于获取检测信息，所述检测信息包括与每个连接器连接的外设部件的信息，所述第一处理器和所述第二处理器用于，根据所述检测信息为各自对应的PCIE端口分配资源。
需要说明的是，上述技术方案中所述的为各自对应的PCIE端口分配资源，在于为各自对应的PCIE端口分配带宽。
上述技术方案的不同处理器PCIE端口与不同连接器连接，对于每个连接器来说，可以通过将连接器与不同的外设部件连接，通过检测信息确定各处理器的PCIE端口所连接的外设部件信息，进而确定计算设备的工作模式，并根据计算设备的工作模式对处理器的PCIE端口的带宽进行分配，使计算设备的工作模式可以灵活转换，从而使计算设备在应用时更为灵活。
一种可能的实现方式中，在所述第一处理器与所述第一存储器连接，所述第二处理器的PCIE端口通过第一连接器与所述第二存储器连接的情况下，所述第一处理器的不同PCIE端口分别通过第二连接器和第三连接器与所述网卡连接；
所述检测器件还与所述第三连接器连接，所述检测信息还包括与所述第三连接器连接的外设部件的信息，所述第一处理器还用于根据所述检测信息为与所述第三连接器连接的PCIE端口分配资源。
在上述技术方案中，可以将第一处理器通过两个连接器与网卡连接，第二处理器通过一个连接器与第二存储器连接，使计算设备处于存储器负载均衡模式下工作，有利于缓解单一处理器在进行存储器访问时的处理瓶颈。
一种可能的实现方式中，所述计算设备还包括扩展卡，所述网卡与所述扩展卡连接，所述扩展卡包括第五连接器和第六连接器；
所述第二连接器通过线缆与所述第五连接器连接，所述第三连接器通过线缆与所述第六连接器连接。
在上述技术方案中，可以通过设置扩展卡将每个处理器的各PCIE端口连接的连接器与不同类型的网卡灵活连接，以及通过线缆将每个处理器的各PCIE端口连接的连接器和扩展卡对应的连接器灵活连接，相比于将处理器和网卡直接连接，上述技术方案无需在每个处理器和网卡中对每个外设部件预留固定的PCIE端口，有利于节省PCIE端口的数量，进而节省主板空间，使计算设备的主板空间利用率提升且计算设备应用时更为灵活。
一种可能的实现方式中，在所述第一处理器的PCIE端口通过第二连接器与所述网卡连接，所述第二处理器的PCIE端口通过第一连接器与所述网卡连接的情况下，所述第一处理器与所述第一存储器连接，所述第一处理器的另一PCIE端口通过第三连接器与所述第二存储器连接；
所述检测器件还与所述第三连接器连接，所述检测信息还包括与所述第三连接器连接的外设部件的信息，所述第一处理器还用于根据所述检测信息为与所述第三连接器连接的PCIE端口分配资源。
在上述技术方案中，将第一处理器的一个PCIE端口通过第二连接器与网卡连接，另一个PCIE端口通过第三连接器与第二存储器连接，第二处理器的PCIE端口与网卡连接，可以使计算设备处于Multi-host模式下工作，有利于两个处理器同时进行联网处理业务。
一种可能的实现方式中，所述计算设备还包括扩展卡，所述网卡与所述扩展卡连接，所述扩展卡包括第五连接器和第六连接器；
所述第二连接器通过线缆与所述第五连接器连接，所述第一连接器通过线缆与所述第六连接器连接。
在上述技术方案中，可以通过线缆将每个处理器的各PCIE端口对应的连接器和各外设部件对应的连接器灵活连接，使得无需在每个处理器中对每个外设部件预留固定的PCIE端口，使计算设备应用时更为灵活。
一种可能的实现方式中，所述第二存储器与第四连接器连接，所述第三连接器通过线缆与所述第四连接器连接，以实现所述第三连接器与所述第二存储器之间的连接。
或者，所述第一连接器通过线缆与第四连接器连接，以实现第一连接器与所述第二存储器之间的连接。
在上述技术方案中，将第二存储器与第四连接器连接，可以使第四连接器通过线缆灵活选择与不同处理器连接的连接器连接，从而，能够实现第二存储器与不同处理器连接，便于计算设备在不同的工作模式中切换，使计算设备应用时更为灵活。
一种可能的实现方式中，所述检测器件用于获取检测信息，包括：
所述检测器件用于通过每个所述连接器向与每个连接器连接的外设部件发送第一信号，并接收对应的所述外设部件针对所述第一信号反馈的反馈信号，根据每个所述第一信号的占空比和对应的所述反馈信号的占空比，确定与每个连接器连接的外设部件的信息，形成所述检测信息。
在上述技术方案中，可以通过检测器件向各连接器对应外设部件发送的第一信号的占空比、以及反馈信号的占空比，确定各连接器对应的PCIE端口所连接的外设部件，以便于检测器件快速确定每个处理器的检测信息。
一种可能的实现方式中，所述检测信息包括与第一连接器连接的外设部件的信息，所述第一连接器包括第一类引脚和第二类引脚，所述检测器件通过所述第一引脚与对应所述外设部件连接，所述第二处理器通过所述第二类引脚与对应所述外设部件连接，所述第一类引脚为检测引脚，所述第二类引脚为业务引脚，所述检测器件用于通过所述第一类引脚发送所述第一信号给与所述第一连接器连接的所述外设部件，并通过所述第一类引脚接收所述反馈信号，确定所述第一连接器连接的外设部件的信息。
需要说明的是，与第二连接器连接的第四连接器，及扩展卡上的第五连接器和第六连接器均包括第一类引脚和第二类引脚。
在上述技术方案中，每个连接器可以包括第一类引脚和第二类引脚，第一类引脚可以用与检测器件获取检测信息，第二类引脚可以用于进行业务处理，从而通过一个连接器既能实现处理器与不同外设部件的连接，还能实现检测器件对外设部件的检测需求，便于计算设备在不同的工作模式中切换，相比于通过两个连接器各自连接，有利于提高计算设备的集成度。
一种可能的实现方式中，所述检测器件还包括寄存器，所述检测信息存储于所述寄存器中，所述第一处理器和所述第二处理器用于从所述寄存器中获取所述检测信息，根据所述检测信息为各自对应的PCIE端口分配资源。
在上述技术方案中，可以将检测器件中获取的检测信息存储于寄存器中，以便于处理器根据检测信息为每个PCIE端口分配资源。
一种可能的实现方式中，还包括主板，所述第一处理器、所述第二处理器、所述检测器件、所述第一连接器和所述第二连接器均设于所述主板上，所述检测器件通过主板内的走线分别与所述第一处理器、所述第二处理器、所述第一连接器及所述第二连接器连接。
在上述技术方案中，可以将各处理器、检测器件和各连接器集成于主板上，使计算设备在设置时更好的集成化。
本申请实施例提供的计算设备，可以包括第一处理器、第二处理器、检测器件及多个外设部件，多个外设部件可以包括不同功能的PCIE网卡和第一存储器，各处理器的PCIE端口可以与不同连接器连接，对于每个连接器来说，可以通过将连接器与不同的外设部件连接，通过检测信息确定各处理器的PCIE端口所连接的外设部件信息，进而确定计算设备的工作模式，并根据计算设备的工作模式对处理器的PCIE端口的带宽进行分配，使计算设备的工作模式可以灵活转换，从而使计算设备在应用时更为灵活。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的计算设备的一种结构示意图；
图2为本申请实施例提供的具有情况1所示连接关系的计算设备的一种结构示意图；
图3为本申请实施例提供的具有情况2所示连接关系的计算设备的一种结构示意图；
图4为本申请实施例提供的计算设备的一种结构示意图；
图5为本申请实施例提供的一种处于存储器负载均衡模式下的计算设备的结构示意图；
图6为本申请实施例提供的另一种处于存储器负载均衡模式下的计算设备的结构示意图；
图7为本申请实施例提供的另一种处于存储器负载均衡模式下的计算设备的结构示意图；
图8为本申请实施例提供的一种处于Multi-host模式下的计算设备的结构示意图；
图9为本申请实施例提供的另一种处于Multi-host模式下的计算设备的结构示意图；
图10为本申请实施例提供的另一种处于Multi-host模式下的计算设备的结构示意图；
图11为本申请实施例提供的一种通过检测器件获取处理器的检测信息的方法的流程示意图；
图12为本申请实施例提供的一种处于存储器负载均衡模式下检测器件确定各连接器对应的PCIE端口所连接的外设部件的流程图；
图13为本申请实施例提供的一种处于Multi-host模式下检测器件确定各连接器对应的PCIE端口所连接的外设部件的流程图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
为便于对本申请实施例的理解，首先对本申请实施例涉及的概念进行解释说明。
PCIE：是一种高速串行计算器扩展总线标准，在本申请实施例中用于表示符合PCIE规范的PCIE接口，该PCIE接口用于计算设备中的中央处理器(Central ProcessingUnit，CPU)连接外设部件(例如，网卡和硬盘等)。
非易失性内存主机控制器接口规范(Non-Volatile Memory express，NVMe)：是一个逻辑设备接口规范，在本申请实施例中用于表示符合NVMe规范并且支持PCIE接口的存储器。
网卡多主机访问(Multi-host)：一般指多处理器系统，可以由多个处理器访问单个设备，在本申请中用于表示PCIE网卡可以被至少两个处理器独立访问。
在相关技术中，计算设备在生产时，通常使用PCB走线的方式，将处理器的PCIE端口与不同外设部件进行固定连接，这使得计算设备通常只能处于一种工作模式下工作，导致计算设备应用时的灵活性较差。
鉴于此，本申请实施例提供一种计算设备，该计算设备可以根据需要灵活改变工作模式。
为便于理解，下面结合图1～图10，对本申请实施例所提出的计算设备的结构进行说明。
图1为本申请实施例提供的计算设备的一种结构示意图。请参见图1，计算设备101可以包括第一处理器、第二处理器、检测器件以及多个外设部件，多个外设部件可以包括网卡、第一存储器和第二存储器。
在图1中，计算设备101中还可以包括主板、第一连接器和第二连接器。第一处理器、第二处理器、检测器件、第一连接器和第二连接器均设于主板上。检测器件与第一连接器、第二连接器、第一处理器和第二处理器均连接，具体而言，检测器件可以通过主板内的走线分别与第一处理器、第二处理器、第一连接器及第二连接器连接。
需要说明的是，处理器可以为至少两个，本申请实施例以处理器的数量为两个进行说明，而在其它实施例中，处理器的数量还可以为3个、4个、5个、……，本申请实施例不限定处理器的数量。此外，在本申请实施例中，存储器的个数也可以有多个，例如，第三存储器、第四存储器、……，本申请实施例不限定存储器的个数。
在本申请实施例中，第一处理器和第二处理器与多个外设部件的连接关系可以为如下两种情况中的任意一种情况：
情况1：第一处理器与第一存储器连接，第二处理器的PCIE端口通过第一连接器与第二存储器连接。
情况2：第一处理器的PCIE端口通过第二连接器与网卡连接，第二处理器的PCIE端口通过第一连接器与网卡连接。
下面，结合图2和图3，分别对具有上述两种情况所示的连接关系的计算设备的结构进行介绍。
图2为本申请实施例提供的具有情况1所示连接关系的计算设备的一种结构示意图。请参见图2，在计算设备101中，第一处理器、第二处理器、第一连接器、第二连接器和检测部件均设置于主板上，检测部件可以通过主板内的走线分别与第一处理器、第二处理器、第一连接器及第二连接器连接。
第一处理器和第二处理器中可以设置有PCIE端口，该PCIE端口可以通过各处理器对应的连接器与外设部件进行连接。可以看到，第一处理器与第一存储器连接，第二处理器的PCIE端口通过第一连接器与第二存储器连接。
在图2所示的连接关系下，计算设备可以在存储器负载均衡模式下工作，即，计算设备可以通过第一处理器访问第一存储器，以及通过第二处理器的PCIE端口和第一连接器访问第二存储器，实现了计算设备中处理器的负载均衡，缓解了单一处理器在进行存储器访问时的处理瓶颈。
图3为本申请实施例提供的具有情况2所示连接关系的计算设备的一种结构示意图。请参见图3，第一处理器的PCIE端口通过第二连接器与网卡连接，第二处理器的PCIE端口通过第一连接器与网卡连接。
在图3所示的连接关系下，计算设备可以在Multi-host模式下工作，即，第一处理器和第二处理器可以同时访问网卡，有利于多个处理器同时进行联网处理业务。
在上述两种情况下，检测器件用于获取检测信息。检测信息包括与每个连接器连接的外设部件的信息。可以理解的是，在每个处理器中，PCIE端口和连接器具有一一对应关系，每个连接器连接的外设部件的信息，也可以为每个连接器对应的PCIE端口所连接的外设部件的信息。
下面，结合表1，对各处理器、每个处理器的PCIE端口、每个PCIE端口对应的连接器和每个外设部件的关系进行说明。
表1
每个处理器可以通过PCB走线或连接器连接外设部件，例如，在表1中，第一处理器可以通过PCB走线连接第一存储器，也可以通过第二连接器和线缆连接网卡。当然，在一些实施方式中，第一处理器与第一存储器连接的也可以是PCIE端口，第一处理器可以通过PCB走线、其他连接器与第一存储器连接。
在本申请实施例中，检测器件可以为但不限于如下所示的至少一个检测器件：复杂可编程逻辑器件(Complex Programmable Logic Device，CPLD)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)、基板管理控制器(Baseboard ManagementController，BMC)和微控制单元(Microcontroller Unit，MCU)。
在本申请实施例中，网卡为可以支持Multi-host功能的PCIE网卡，第一存储器和第二存储器可以为单个存储器或多个存储器组成的存储器组，例如，第一存储器可以为单个NVME盘，或者，2个NVME盘组成的硬盘组。当然，本申请实施例中的计算设备还可以包括其他类型的网卡，例如不支持Multi-host功能的PCIE网卡。
在上述实施例中，第一处理器和第二处理器可以用于，根据检测信息为各自对应的PCIE端口分配资源。具体而言，每个处理器可以根据检测信息确定每个处理器的各PCIE端口连接的外设部件，再根据各PCIE端口连接的外设部件所支持的PCIE带宽，为每个PCIE端口分配对应的PCIE带宽，以使每个处理器可以通过各自对应的PCIE端口正常访问对应的外设部件。也就是说，为PCIE端口分配资源可以理解为，为PCIE端口分配带宽。
下面，结合图4，对每个处理器根据PCIE端口连接的外设部件为PCIE端口分配资源的过程进行说明。
图4为本申请实施例提供的计算设备的一种结构示意图。请参见图4，计算设备101中包括第一处理器、第二处理器、检测器件、第一存储器、网卡1和网卡2。
在本申请实施例中，第一处理器与第一存储器连接，第一存储器中可以包括4个NVME盘，每个NVME盘支持的PCIE带宽为X4，第一处理器可以为第一存储器分配4个PCIE带宽为X4的PCIE端口，用于分别支持第一存储器中的4个NVME盘。
网卡1为支持Multi-host功能的PCIE网卡，网卡2为其它功能的PCIE网卡。网卡1中可以设置有2个PCIE带宽为X8的PCIE端口，可以分别通过第二连接器连接第一处理器，通过第一连接器连接第二处理器。第一处理器和第二处理器可以分别为网卡1分配1个PCIE带宽为X8的PCIE端口，用以访问网卡1。
网卡2中可以设置有1个PCIE带宽为X16的PCIE端口，第二处理器可以为网卡2分配一个PCIE带宽为X16的PCIE端口，用于访问网卡2。
本申请实施例提供的计算设备，包括第一处理器、第二处理器、检测器件及多个外设部件，多个外设部件可以包括不同功能的PCIE网卡和第一存储器，各处理器的PCIE端口可以与不同的连接器连接，对于每个连接器来说，可以通过将连接器与不同的外设部件连接，通过检测信息确定各处理器的PCIE端口所连接的外设部件信息，进而确定计算设备的工作模式，并根据计算设备的工作模式对处理器的PCIE端口的带宽进行分配，使计算设备的工作模式可以灵活转换，从而使计算设备在应用时更为灵活。
在一种可能的实现方式中，计算设备101中还可以包括第三连接器和扩展卡，扩展卡和第三连接器可以设于主板上。第三连接器与第一处理器连接，扩展卡与网卡连接。扩展卡中可以包括第五连接器和第六连接器。下面，结合图5～图10，对计算设备的结构进行详细介绍。
如上述实施例所述，本申请提供的计算设备可以在存储器负载均衡模式和Multi-host模式下工作，下面，结合图5～图7，对处于存储器负载均衡模式下的计算设备的结构进行详细介绍；结合图8～图10，对处于Multi-host模式下的计算设备的结构进行详细介绍。
图5为本申请实施例提供的一种处于存储器负载均衡模式下的计算设备的结构示意图。请参见图5，在图2所示的计算设备的基础上，计算设备101还可以包括第三连接器，第三连接器可以设置于主板上。
在第一处理器与第一存储器连接，第二处理器的PCIE端口通过第一连接器与第二存储器连接的情况下，第一处理器的不同PCIE端口分别通过第二连接器和第三连接器与网卡连接。
检测器件还与第三连接器连接，检测信息还包括与第三连接器连接的外设部件的信息。可以理解的是，检测信息可以包括与第三连接器对应的PCIE端口连接的外设部件的信息。
例如，在本申请实施例中，检测信息可以如表2所示：
表2
第一处理器还用于根据检测信息为与第三连接器连接的PCIE端口分配资源。例如，在图5中，第三连接器与网卡连接，该网卡适配的PCIE端口的PCIE带宽为X8，那么，第一处理器可以将第三连接器对应的PCIE端口的PCIE带宽配置为X8。
本申请实施例提供的计算设备，可以通过检测信息确定各处理器的PCIE端口所连接的外设部件信息，进而确定计算设备的工作模式，并根据计算设备的工作模式对处理器的PCIE端口的带宽进行分配，提高了计算设备PCIE资源配置的灵活性。
图6为本申请实施例提供的另一种处于存储器负载均衡模式下的计算设备的结构示意图。请参见图6，在图5所示的计算设备的基础上，计算设备101还可以包括扩展卡，扩展卡可以设置于主板上。例如，扩展板可以为Riser卡。
网卡与扩展卡连接，扩展卡可以包括第五连接器和第六连接器。
在第一处理器与第一存储器连接，第二处理器的PCIE端口通过第一连接器与第二存储器连接，第一处理器的不同PCIE端口分别通过第二连接器和第三连接器与网卡连接的情况下。第二连接器通过线缆与第五连接器连接，第三连接器通过线缆与第六连接器连接。
第一处理器中的一个PCIE端口可以通过第二连接器、线缆和第五连接器与网卡连接，第一处理器中的另一个PCIE端口可以通过第三连接器、线缆和第六连接器与网卡连接。
在本申请实施例中，线缆可以为相关技术中的高速线缆，本申请实施例在此不限定线缆的类型。
本申请实施例提供的计算设备，可以通过设置扩展卡将每个处理器的各PCIE端口连接的连接器与不同类型的网卡灵活连接，以及通过线缆将每个处理器的各PCIE端口连接的连接器与至少一个外设部件对应的连接器灵活连接，相比于将处理器和网卡直接连接，本申请实施例提供的计算设备无需在每个处理器中对每个外设部件预留固定的PCIE端口，有利于节省PCIE端口的数量，进而节省主板空间，使计算设备的主板空间利用率提升且计算设备应用时更为灵活。
图7为本申请实施例提供的另一种处于存储器负载均衡模式下的计算设备的结构示意图。请参见图7，在图6所示的计算设备的基础上，计算设备101还可以包括第四连接器，第四连接器可以设置于主板上。
第二存储器与第四连接器连接，第一连接器通过线缆与第四连接器连接，以实现第二处理器与第二存储器之间的连接。
当计算设备中两个处理器、多个连接器和多个外设部件的连接关系如图7所示时，检测部件获取的检测信息可以如表3所示：
表3
本申请实施例提供的计算设备中包括第一处理器、第二处理器、检测器件及多个外设部件，各处理器的PCIE端口可以与不同的连接器连接，对于每个连接器来说，可以通过将连接器与不同的外设部件连接，通过检测信息确定各处理器的PCIE端口所连接的外设部件信息，进而确定计算设备的工作模式，并根据计算设备的工作模式对处理器的PCIE端口的带宽进行分配，使计算设备的工作模式可以灵活转换，从而使计算设备在应用时更为灵活。
图8为本申请实施例提供的一种处于Multi-host模式下的计算设备的结构示意图。请参见图8，在图3所示的计算设备的基础上，计算设备101还可以包括第三连接器，第三连接器可以设置于主板上。
在第一处理器的PCIE端口通过第二连接器与网卡连接，第二处理器的PCIE端口通过第一连接器与网卡连接的情况下，第一处理器与第一存储器连接，第一处理器的另一PCIE端口通过第三连接器与第二存储器连接。
检测器件还与第三连接器连接，检测信息还包括与第三连接器连接的外设部件的信息，第一处理器还用于根据检测信息为与第三连接器连接的PCIE端口分配资源。
例如，在本申请实施例中，检测信息可以如表4所示：
表4
第一处理器还用于根据检测信息为与第三连接器连接的PCIE端口分配资源。例如，在图8中，第三连接器与第二存储器连接，该第二存储器中适配的PCIE端口的PCIE带宽为X8，那么，第一处理器可以将第三连接器对应的PCIE端口的PCIE带宽配置为X8。
本申请实施例提供的计算设备，可以通过检测信息确定各处理器的PCIE端口所连接的外设部件信息，进而确定计算设备的工作模式，并根据计算设备的工作模式对处理器的PCIE端口的带宽进行分配，提高了计算设备PCIE资源配置的灵活性。
图9为本申请实施例提供的另一种处于Multi-host模式下的计算设备的结构示意图。请参见图9，在图8所示的计算设备的基础上，计算设备101还可以包括扩展卡，扩展卡可以设置于主板上。
网卡与扩展卡连接，扩展卡可以包括第五连接器和第六连接器。
第二连接器通过线缆与第五连接器连接，第一连接器通过线缆与第六连接器连接。
在图9中，第一处理器的一个PCIE端口通过第三连接器与第二存储器连接，第一处理器的另一个PCIE端口通过第二连接器、线缆和第五连接器与网卡连接；第二处理器的PCIE端口通过第一连接器、线缆和第六连接器与网卡连接。
本申请实施例提供的计算设备，可以通过设置扩展卡将每个处理器的各PCIE端口连接的连接器与不同类型的网卡灵活连接，以及通过线缆将每个处理器的各PCIE端口连接的连接器与至少一个外设部件对应的连接器灵活连接，相比于将处理器和网卡直接连接，本申请实施例提供的计算设备无需在每个处理器中对每个外设部件预留固定的PCIE端口，有利于节省PCIE端口的数量，进而节省主板空间，使计算设备的主板空间利用率提升且计算设备应用时更为灵活。
图10为本申请实施例提供的另一种处于Multi-host模式下的计算设备的结构示意图。请参见图10，在图9所示的计算设备的基础上，计算设备101中还可以包括第四连接器，第四连接器可以设置于主板上。
第二存储器与第四连接器连接，第三连接器通过线缆与第四连接器连接，以实现第三连接器与第二存储器之间的连接。
当计算设备中两个处理器、多个连接器和多个外设部件的连接关系如图10所示时，检测部件获取的检测信息可以如表5所示：
表5
本申请实施例提供的计算设备中包括第一处理器、第二处理器、检测器件及多个外设部件，各处理器的PCIE端口可以与不同的连接器连接，对于每个连接器来说，可以通过将连接器与不同的外设部件连接，通过检测信息确定各处理器的PCIE端口所连接的外设部件信息，进而确定计算设备的工作模式，并根据计算设备的工作模式对处理器的PCIE端口的带宽进行分配，使计算设备的工作模式可以灵活转换，从而使计算设备在应用时更为灵活。
需要说明的是，本申请实施例描述的计算设备的结构是为了更加清楚的说明本申请实施例的技术方案，并不构成对于本申请实施例提供的技术方案的限定。
在一种可能的实施方式中，在获取检测信息后，每个处理器中可以通过运行基本输入输出系统(Basic Input Output System，BIOS)为各PCIE端口分配资源，以使存储器和网卡保持正常工作。例如，每个处理器可以根据检测信息确定其对应的各PCIE端口所连接的外设部件，并通过BIOS获取各PCIE端口连接的外设部件所支持的PCIE带宽，以及根据上述外设部件所支持的PCIE带宽，对上述外设部件对应的PCIE端口的PCIE带宽进行配置。
在处理器通过BIOS对各PCIE端口的PCIE带宽配置完成后，还可以通过基板管理控制器(Baseboard Management Controller，BMC)对分配完成的各PCIE端口进行检测，以确定处理的各PCIE端口能正常识别到网卡和/或存储器。
在一种可能的实现方式中，检测器件还可以包括寄存器，检测信息存储于寄存器中，第一处理器和第二处理器用于从寄存器中获取检测信息，根据检测信息为各自对应的PCIE端口分配资源。
具体而言，在获取检测信息的过程中，检测器件可以用于通过每个连接器向与每个连接器连接的外设部件发送第一信号，并接收对应的外设部件针对第一信号反馈的反馈信号，根据每个第一信号的占空比和对应的反馈信号的占空比，确定与每个连接器连接的外设部件的信息，形成所述检测信息。
为了便于理解，下面，结合图11，对本申请实施例中通过检测器件获取处理器的检测信息的方法进行说明。
图11为本申请实施例提供的一种通过检测器件获取处理器的检测信息的方法的流程示意图。请参见图11，该方法包括：
S1101、确定第一连接器所连接的外设部件。
在本申请实施例中，可以通过如下方式确定第一连接器所连接的外设部件：通过第一连接器向第一连接器连接的外设部件发送第一信号；通过第一连接器接收对应的外设部件针对第一信号对应的反馈信号；根据第一信号的占空比和反馈信号的占空比，确定第一连接器所连接的外设部件。
第一信号和反馈信号可以为脉冲宽度调制(Pulse Width Modulation，PWM)信号。在实际应用中，可以通过检测器件预设一个第一信号的占空比，以使检测器件基于该预设的第一信号的占空比向第一连接器发送的PWM信号为固定频率。例如，预设的第一信号的占空比可以为24％。
S1102、确定第二连接器所连接的外设部件。
S1103、确定第三连接器所连接的外设部件。
需要说明的是，S1102～S1103的执行过程可以参照S1101的执行过程，此处不再进行赘述。S1101～S1103可以同时执行，也可以按照顺序先后执行，本申请实施例在此不限定S1101～S1103先后执行的顺序。
可以理解的是，当确定各连接器所连接的外设部件后，各连接器对应的PCIE端口所连接的外设部件也随之确定。为了便于理解，下面结合图12和图13，分别对存储器负载均衡模式和Multi-host模式下，检测器件确定各连接器对应的PCIE端口所连接的外设部件的具体实施过程进行详细介绍。
图12为本申请实施例提供的一种处于存储器负载均衡模式下检测器件确定各连接器对应的PCIE端口所连接的外设部件的流程图。请参见图12，检测器件中设置有第一寄存器、第二寄存器和第三寄存器。
第一寄存器与第一连接器连接，第二寄存器与第二连接器连接，第三寄存器与第三连接器连接。
在本申请实施例中，第六连接器可以用于对第一信号进行取反处理。
对处于存储器负载均衡模式下工作的计算设备，为了便于理解，下面通过表6，对计算设备中各处理器、各连接器、各寄存器和各外设部件之间的关系进行示例说明：
表6
下面，对确定各连接器对应的PCIE端口所连接的外设部件的具体确定过程进行介绍：
过程1：确定第一连接器对应的PCIE端口所连接的外设部件。
在本申请实施例中，检测器件可以通过第一寄存器向第一连接器输出第一信号，第一信号为占空比为18％的PWM信号。若第一信号对应的反馈信号的占空比为18％时，表明第一连接器对应的PCIE端口可以通过线缆与第四连接器对应的第二存储器正常连接，即，第一连接器对应的PCIE端口所连接的外设部件为第二存储器。
当确定第一连接器对应的PCIE端口所连接的外设部件为第二存储器时，检测器件还可以生成对应的第一寄存器的第一数值，并将上述第一数值写入第一寄存器中。例如，该第一寄存器的第一数值可以为0X18。
过程2：确定第二连接器对应的PCIE端口所连接的外设部件。
在本申请实施例中，检测器件可以通过第二寄存器向第二连接器输出第一信号，第一信号为占空比为24％的PWM信号。若第一信号对应的反馈信号的占空比为24％时，表明第二连接器对应的PCIE端口可以通过线缆与第五连接器对应的网卡正常连接，即，第二连接器对应的PCIE端口所连接的外设部件为网卡。若第一信号对应的反馈信号的占空比为0％时，表明第二连接器对应的线缆连接有误(例如，断开连接或连接错误)，可以通过检测器件发出告警信息进行提示。
当确定第二连接器对应的PCIE端口所连接的外设部件为网卡时，检测器件还可以生成对应的第二寄存器的第一数值，并将上述第一数值写入第二寄存器中。例如，该第二寄存器的第一数值可以为0X1C。
过程3：确定第三连接器对应的PCIE端口所连接的外设部件。
在本申请实施例中，检测器件可以通过第三寄存器向第三连接器输出第一信号，第一信号为占空比为22％的PWM信号。若第一信号对应的反馈信号的占空比为78％时，表明第三连接器通过线缆与第六连接器正常连接，即，第三连接器对应的PCIE端口所连接的外设部件为网卡。
当确定第三连接器对应的PCIE端口所连接的外设部件为网卡时，检测器件还可以生成对应的第三寄存器的第一数值，并将上述第一数值写入第三寄存器中。例如，该第三寄存器的第一数值可以为0X1B。
图13为本申请实施例提供的一种处于Multi-host模式下检测器件确定各连接器对应的PCIE端口所连接的外设部件的流程图。请参见图13，检测器件中设置有第一寄存器、第二寄存器和第三寄存器。
第一寄存器与第一连接器连接，第二寄存器与第二连接器连接，第三寄存器与第三连接器连接。
对处于Multi-host模式下工作的计算设备，各处理器、各连接器、各寄存器和各外设部件之间具有对应关系。为了便于理解，下面通过表7，对计算设备中各处理器、各连接器、各寄存器和各外设部件之间的对应关系进行示例说明：
表7
下面，对确定各连接器对应的PCIE端口所连接的外设部件的具体确定过程进行介绍：
过程1：确定第一连接器对应的PCIE端口所连接的外设部件。
在本申请实施例中，检测器件可以通过第一寄存器向第一连接器输出第一信号，第一信号为占空比为18％的PWM信号。若第一信号对应的反馈信号的占空比为82％时，表明第一连接器对应的PCIE端口通过线缆与第六连接器对应的网卡正常连接，即，第一连接器对应的PCIE端口所连接的外设部件为网卡。
当确定第一连接器对应的PCIE端口所连接的外设部件为网卡时，检测器件还可以生成对应的第一寄存器的第二数值，并将上述第二数值写入第一寄存器中。例如，该第一寄存器的第二数值可以为0X19。
过程2：确定第二连接器对应的PCIE端口所连接的外设部件。
需要说明的是，本申请实施例中过程2的具体执行过程可以参照图12实施例中的过程2的具体执行过程，此处不再进行赘述。
过程3：确定第三连接器对应的PCIE端口所连接的外设部件。
在本申请实施例中，检测器件可以通过第三寄存器向第三连接器输出第一信号，第一信号为占空比为22％的PWM信号。若第一信号对应的反馈信号的占空比为22％时，表明第三连接器对应的PCIE端口通过线缆与第四连接器对应的第二存储器正常连接，即，第三连接器对应的PCIE端口所连接的外设部件为第二存储器。
当确定第三连接器对应的PCIE端口所连接的外设部件为第二存储器时，检测器件还可以生成对应的第三寄存器的第二数值，并将上述第二数值写入第三寄存器中。例如，该第三寄存器的第二数值可以为0X1A。
S1104、根据第一连接器所连接的外设部件，确定第二处理器的检测信息。
检测信息可以包括与第一连接器连接的外设部件的信息，第一连接器包括第一类引脚和第二类引脚，检测器件通过第一引脚与对应外设部件连接，第二处理器通过第二类引脚与对应外设部件连接，第一类引脚为检测引脚，第二类引脚为业务引脚。
检测器件用于通过第一类引脚发送第一信号给与第一连接器连接的外设部件，并通过第一类引脚接收反馈信号，确定第一连接器连接的外设部件的信息。例如，在图12和图13中，第一寄存器可以用于通过第一类引脚向第一连接器连接的网卡或第二存储器发送PWM信号。
例如，第一处理器的检测信息可以如表8所示：
表8
S1105、根据第二连接器所连接的外设部件和第三连接器所连接的外设部件，确定第一处理器的检测信息。
检测信息可以包括与第二连接器连接的外设部件的信息、以及与第三连接器连接的外设部件的信息。第二连接器和第三连接器均包括第一类引脚和第二类引脚。第二连接器和第三连接器可以通过第二类引脚与外设部件连接。
需要说明的是，与第二连接器连接的第四连接器，及扩展卡上的第五连接器和第六连接器均包括第一类引脚和第二类引脚。
在一种可能的实施方式中，当确定第一处理器和第二处理器的检测信息后，可以将检测信息存储至各连接器对应的寄存器中。各处理器可以通过BIOS从各寄存器中读取检测信息，并确定计算设备所处的工作模式。
例如，第二处理器的检测信息可以如表9所示：
表9
示例性的，处理器可以通过BIOS从各寄存器中读取每个寄存器的数值，并根据数值判断计算设备所处的工作模式。具体判断过程可以如表10所示：
表10
| 第一寄存器的数值 | 第二寄存器的数值 | 第三寄存器的数值 | 工作模式 |
| 0X18 | 0X1C | 0X1B | 存储器负载均衡模式 |
| 0X19 | 0X1C | 0X1A | Multi-host模式 |
可以看到，在表10中，若第一寄存器的数值为0X18、第二寄存器的数值为0X1C、第三寄存器的数值为0X1B，则可以确定计算设备处于存储器负载均衡模式下工作；若第一寄存器的数值为0X19、第二寄存器的数值为0X1C、第三寄存器的数值为0X1A，则可以确定计算设备处于Multi-host模式下工作。
需要说明的是，S1104可以在S1105之前实施；或者，S1104可以在S1105之后实施；或者，S1104可以和S1105同时实施。本申请实施例对此不做限定。
本申请实施例提供的获取检测信息的方法，可以通过检测器件对各PCIE端口连接的连接器所连接的外设部件进行检测，以确定每个处理器的各PCIE端口所连接的外设部件，进而确定计算设备的工作模式，以便于后续根据计算设备的工作模式对处理器的PCIE端口的带宽进行分配。并且每个连接器可以有两类引脚，第一类引脚为检测引脚，第二类引脚为业务引脚，使得通过每个连接器既能实现处理器与不同外设部件的连接，还能实现检测器件对外设部件的检测需求，便于计算设备在不同的工作模式中切换，相比于通过两个连接器各自连接，有利于提高计算设备的集成度。
显然，本领域的技术人员可以对本申请实施例进行各种改动和变型而不脱离本申请实施例的精神和范围。这样，倘若本申请实施例的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请实施例也意图包含这些改动和变型在内。
在本申请实施例中，术语“包括”及其变形可以指非限制性的包括；术语“或”及其变形可以指“和/或”。本申请实施例中术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。本申请实施例中，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
Claims (10)
1.一种计算设备，其特征在于，包括第一处理器、第二处理器、检测器件及多个外设部件，所述多个外设部件包括网卡、第一存储器和第二存储器；
所述第一处理器与所述第一存储器连接，所述第二处理器的高速串行计算机扩展总线标准PCIE端口通过第一连接器与所述第二存储器连接；或者，所述第一处理器的PCIE端口通过第二连接器与所述网卡连接，所述第二处理器的PCIE端口通过第一连接器与所述网卡连接；
所述检测器件与所述第一连接器、所述第二连接器、所述第一处理器和所述第二处理器均连接；所述检测器件用于获取检测信息，所述检测信息包括与每个连接器连接的外设部件的信息，所述第一处理器和所述第二处理器用于，根据所述检测信息为各自对应的PCIE端口分配资源。
2.根据权利要求1所述的计算设备，其特征在于，在所述第一处理器与所述第一存储器连接，所述第二处理器的PCIE端口通过第一连接器与所述第二存储器连接的情况下，所述第一处理器的不同PCIE端口分别通过第二连接器和第三连接器与所述网卡连接；
所述检测器件还与所述第三连接器连接，所述检测信息还包括与所述第三连接器连接的外设部件的信息，所述第一处理器还用于根据所述检测信息为与所述第三连接器连接的PCIE端口分配资源。
3.根据权利要求2所述的计算设备，其特征在于，所述计算设备还包括扩展卡，所述网卡与所述扩展卡连接，所述扩展卡包括第五连接器和第六连接器；
所述第二连接器通过线缆与所述第五连接器连接，所述第三连接器通过线缆与所述第六连接器连接。
4.根据权利要求1所述的计算设备，其特征在于，在所述第一处理器的PCIE端口通过第二连接器与所述网卡连接，所述第二处理器的PCIE端口通过第一连接器与所述网卡连接的情况下，所述第一处理器与所述第一存储器连接，所述第一处理器的另一PCIE端口通过第三连接器与所述第二存储器连接；
所述检测器件还与所述第三连接器连接，所述检测信息还包括与所述第三连接器连接的外设部件的信息，所述第一处理器还用于根据所述检测信息为与所述第三连接器连接的PCIE端口分配资源。
5.根据权利要求4所述的计算设备，其特征在于，所述计算设备还包括扩展卡，所述网卡与所述扩展卡连接，所述扩展卡包括第五连接器和第六连接器；
所述第二连接器通过线缆与所述第五连接器连接，所述第一连接器通过线缆与所述第六连接器连接。
6.根据权利要求4或5所述的计算设备，其特征在于，所述第二存储器与第四连接器连接，所述第三连接器通过线缆与所述第四连接器连接，以实现所述第三连接器与所述第二存储器之间的连接。
7.根据权利要求1-6中任一项所述的计算设备，其特征在于，所述检测器件用于获取检测信息，包括：
所述检测器件用于通过每个所述连接器向与每个连接器连接的外设部件发送第一信号，并接收对应的所述外设部件针对所述第一信号反馈的反馈信号，根据每个所述第一信号的占空比和对应的所述反馈信号的占空比，确定与每个连接器连接的外设部件的信息，形成所述检测信息。
8.根据权利要求7所述的计算设备，其特征在于，所述检测信息包括与第一连接器连接的外设部件的信息，所述第一连接器包括第一类引脚和第二类引脚，所述检测器件通过所述第一类引脚与对应所述外设部件连接，所述第二处理器通过所述第二类引脚与对应所述外设部件连接，所述第一类引脚为检测引脚，所述第二类引脚为业务引脚，所述检测器件用于通过所述第一类引脚发送所述第一信号给与所述第一连接器连接的所述外设部件，并通过所述第一类引脚接收所述反馈信号，确定所述第一连接器连接的外设部件的信息。
9.根据权利要求1-8中任一项所述的计算设备，其特征在于，所述检测器件还包括寄存器，所述检测信息存储于所述寄存器中，所述第一处理器和所述第二处理器用于从所述寄存器中获取所述检测信息，根据所述检测信息为各自对应的PCIE端口分配资源。
10.根据权利要求1-9中任一项所述的计算设备，其特征在于，还包括主板，所述第一处理器、所述第二处理器、所述检测器件、所述第一连接器和所述第二连接器均设于所述主板上，所述检测器件通过主板内的走线分别与所述第一处理器、所述第二处理器、所述第一连接器及所述第二连接器连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310238955.XA CN116467246A (zh) | 2023-03-13 | 2023-03-13 | 计算设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310238955.XA CN116467246A (zh) | 2023-03-13 | 2023-03-13 | 计算设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116467246A true CN116467246A (zh) | 2023-07-21 |
Family
ID=87183179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310238955.XA Pending CN116467246A (zh) | 2023-03-13 | 2023-03-13 | 计算设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116467246A (zh) |
-
2023
- 2023-03-13 CN CN202310238955.XA patent/CN116467246A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7711886B2 (en) | Dynamically allocating communication lanes for a plurality of input/output (‘I/O’) adapter sockets in a point-to-point, serial I/O expansion subsystem of a computing system | |
| CN111289922B (zh) | 线缆插接检测方法及相关设备 | |
| US20230350831A1 (en) | Bandwidth allocation method and apparatus for pcie external plug-in card, and device and storage medium | |
| CN112286857A (zh) | 一种支持多背板级联的服务器i2c总线分配方法与系统 | |
| KR20210000648A (ko) | 복수의 칩 사이의 통신 지원 방법, 장치, 전자 기기 및 컴퓨터 저장 매체 | |
| US11704269B2 (en) | Switch pruning in a switch fabric bus chassis | |
| CN112685347A (zh) | 一种不同带宽的pcie设备的兼容方法、装置及服务器 | |
| CN103412838B (zh) | 一种扩展系统、通信方法、地址配置方法、设备及装置 | |
| CN118295717A (zh) | 一种PCIe设备配置方法、装置、设备及可读存储介质 | |
| CN117135055A (zh) | 带宽资源的控制方法及装置、存储介质及电子装置 | |
| CN117560289A (zh) | 带宽分配系统、方法、装置及存储介质 | |
| US11093422B2 (en) | Processor/endpoint communication coupling configuration system | |
| CN112202600A (zh) | 一种多节点单主机与多主机通信自动切换装置及方法 | |
| CN116467246A (zh) | 计算设备 | |
| CN117077221A (zh) | 一种硬盘丝印分配方法、装置、计算机设备及介质 | |
| CN116662241A (zh) | 一种计算机背板接口地址匹配系统与方法 | |
| CN114116415B (zh) | 一种硬盘背板、硬盘点灯控制系统、方法、装置及介质 | |
| CN114741350A (zh) | 一种多个nvme硬盘背板级联方法、系统、设备及介质 | |
| CN112631979A (zh) | 一种自动分配pcie信号的服务器及方法 | |
| CN114218030B (zh) | 一种中央处理器测试方法及装置 | |
| CN114327864B (zh) | 一种bus号分配方法、系统、装置及介质 | |
| CN213337858U (zh) | 具有动态分配测试核心的大容量并行测试系统 | |
| CN112100109B (zh) | 一种线缆连接容错连接装置及方法 | |
| CN115687189A (zh) | 一种计算设备及pcie资源分配方法 | |
| US20210286744A1 (en) | Programmable input/output port |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |