CN109542702A - 一种测试设备及测试方法 - Google Patents
一种测试设备及测试方法 Download PDFInfo
- Publication number
- CN109542702A CN109542702A CN201811376498.6A CN201811376498A CN109542702A CN 109542702 A CN109542702 A CN 109542702A CN 201811376498 A CN201811376498 A CN 201811376498A CN 109542702 A CN109542702 A CN 109542702A
- Authority
- CN
- China
- Prior art keywords
- outer plug
- measured
- card
- chip
- test equipment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 71
- 238000010998 test method Methods 0.000 title claims abstract description 22
- 238000012545 processing Methods 0.000 claims abstract description 21
- 238000004458 analytical method Methods 0.000 claims abstract description 13
- 238000013213 extrapolation Methods 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 230000002159 abnormal effect Effects 0.000 claims description 5
- 238000003860 storage Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012827 research and development Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automatic Analysis And Handling Materials Therefor (AREA)
Abstract
本申请公开了一种测试设备，包括：连接单元和处理单元，该连接单元与该处理单元连接；该连接单元用于连接至少两个待测外插卡，该处理单元通过该连接单元同时获取该至少两个待测外插卡对应的目标信息，并对该至少两个待测外插卡对应的目标信息进行处理，以得到分析结果。本申请实施例还提供相应的测试方法。本申请技术方案由于可以同时连接多个外插卡进行测试，提高了外插卡的测试效率。
Description
技术领域
本申请涉及测试技术领域，具体涉及一种测试设备及测试方法。
背景技术
高速外围组件互连(peripheral component interconnect express，PCIE)外插卡是服务器系统和存储系统必不可少的关键部件。
在PCIE外插卡的研发和生产过程中，PCIE外插卡的测试一般是直接在所需配备PCIE外插卡的服务器主板或者存储主板上进行测试，而这些主板上的PCIE插槽数量较少，面对PCIE外插卡的批量化测试则表现出测试效率较低问题。由此可见，如何提高外插卡的测试效率是一个需要解决的问题。
发明内容
本申请实施例提供一种测试设备及测试方法，可以同时连接多个待测外插卡进行测试，可以提高外插卡的测试效率。
为了达到上述目的，本申请实施例提供了如下技术方案：
本申请第一方面提供一种测试设备，该测试设备可以包括：连接单元和处理单元，所述连接单元与所述处理单元连接；所述连接单元用于连接至少两个待测外插卡，所述处理单元通过所述连接单元同时获取所述至少两个待测外插卡对应的目标信息，并对所述至少两个待测外插卡对应的目标信息进行处理，以得到分析结果。
可选地，结合上述第一方面，在第一种可能的实现方式中，所述连接单元包括第一芯片、至少两个插槽、第二芯片和至少两个状态指示灯，其中，所述第一芯片与所述至少两个插槽连接，所述第二芯片与所述至少两个状态指示灯连接；所述第一芯片用于控制所述至少两个插槽，所述第二芯片用于控制所述至少两个状态指示灯，所述至少两个插槽与所述至少两个状态指示灯的数量相同，所述至少两个插槽与所述至少两个状态指示灯一一对应，所述至少两个插槽用于连接所述至少两个待测外插卡，所述至少两个状态指示灯用于指示所述至少两个待测外插卡的连接(LINK)状态。
可选地，结合上述第一方面第一种可能的实现方式，在第二种可能的实现方式中，当所述至少两个状态指示灯中的一个常亮时，指示对应的插槽连接的待测外插卡的所述LINK状态正常；当所述至少两个状态指示灯中的一个闪烁时，指示对应的插槽连接的待测外插卡的所述LINK状态异常。
可选地，结合上述第一方面、第一方面第一种和第二种中任意一种可能的实现方式，在第三种可能的实现方式中，所述待测外插卡包括高速外围组件互连PCIE外插卡。
可选地，结合上述第一方面、第一方面第一种和第二种中任意一种可能的实现方式，在第四种可能的实现方式中，所述目标信息包括LINK状态信息和带宽信息。
本申请第二方面提供一种测试方法，该测试方法可以包括：测试设备控制连接单元连接至少两个待测外插卡；所述测试设备控制处理单元通过所述连接单元同时获取所述至少两个待测外插卡对应的目标信息；所述测试设备控制所述处理单元对所述至少两个待测外插卡对应的目标信息进行处理，以得到分析结果。
可选地，结合上述第二方面，在第一种可能的实现方式中，所述连接单元包括第一芯片、至少两个插槽、第二芯片和至少两个状态指示灯，并且，所述第一芯片与所述至少两个插槽连接，所述第二芯片与所述至少两个状态指示灯连接；所述测试设备控制连接单元连接至少两个待测外插卡，包括：所述测试设备通过所述第一芯片控制所述至少两个插槽连接所述至少两个待测外插卡；所述测试方法还包括：所述测试设备通过所述第二芯片控制所述至少两个状态指示灯。
可选地，结合上述第二方面第一种可能的实现方式，在第二种可能的实现方式中，所述测试方法还包括：当所述测试设备通过所述第二芯片控制所述至少两个状态指示灯中的一个常亮时，指示对应的插槽连接的待测外插卡的连接LINK状态正常；当所述测试设备通过所述第二芯片控制所述至少两个状态指示灯中的一个闪烁时，指示对应的插槽连接的待测外插卡的所述LINK状态异常。
可选地，结合上述第二方面、第二方面第一种和第二种中任意一种可能的实现方式，在第三种可能的实现方式中，所述待测外插卡包括高速外围组件互连PCIE外插卡。
可选地，结合上述第二方面、第二方面第一种和第二种中任意一种可能的实现方式，在第四种可能的实现方式中，所述目标信息包括LINK状态信息和带宽信息。
从以上方案中可以看出，本申请提供的测试设备可以通过连接单元同时连接至少两个待测外插卡，同时，测试设备的处理单元可以通过连接单元同时获取这些待测外插卡对应的目标信息并对目标信息进行处理得到分析结果，从而实现同时测试多个外插卡的目的，提高了外插卡的测试效率。
附图说明
图1是本申请实施例中测试设备一个实施例示意图；
图2是本申请实施例中连接单元一个实施例示意图；
图3是本申请实施例中测试方法一个实施例示意图。
具体实施方式
下面结合附图，对本申请的实施例进行描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。本领域普通技术人员可知，随着图计算框架的演变和新应用场景的出现，本申请实施例提供的技术方案对于类似的技术问题，同样适用。
本申请实施例提供了一种测试设备和测试方法，该测试设备可以通过连接单元同时连接至少两个待测外插卡，同时，测试设备的处理单元可以通过连接单元同时获取这些待测外插卡对应的目标信息并对目标信息进行处理得到分析结果，从而同时对多个外插卡进行测试，提高了外插卡的测试效率。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或模块的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或模块，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或模块。在本申请中出现的对步骤进行的命名或者编号，并不意味着必须按照命名或者编号所指示的时间/逻辑先后顺序执行方法流程中的步骤，已经命名或者编号的流程步骤可以根据要实现的技术目的变更执行次序，只要能达到相同或者相类似的技术效果即可。本申请中所出现的模块的划分，是一种逻辑上的划分，实际应用中实现时可以有另外的划分方式，例如多个模块可以结合成或集成在另一个系统中，或一些特征可以忽略，或不执行，另外，所显示的或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，模块之间的间接耦合或通信连接可以是电性或其他类似的形式，本申请中均不作限定。并且，作为分离部件说明的模块或子模块可以是也可以不是物理上的分离，可以是也可以不是物理模块，或者可以分布到多个电路模块中，可以根据实际的需要选择其中的部分或全部模块来实现本申请方案的目的。
本申请实施例可应用于外插卡研发或制造过程中。PCIE外插卡是一种典型的外插卡类型，PCIE外插卡是服务器系统和存储系统中必不可少的关键部件。随着服务器技术和存储技术的高速发展，对PCIE外插卡的需求也越来越大。在使用PCIE外插卡前，通常需要对PCIE外插卡进行异常分析，以保证PCIE外插卡可以正常工作。在传统的测试方法中，PCIE外插卡一般只能直接在需要配备PCIE外插卡的服务器主板或者存储主板上进行测试，然而这些主板上的外插卡插槽往往数量较少，所以测试效率较低，本申请实施例可以同时对数量较多的外插卡进行测试，提高外插卡的测试效率。
图1是本申请实施例中测试设备一个实施例示意图。
如图1所示，本申请实施例中测试设备一个实施例包括：连接单元101和测试单元102。
连接单元101和测试单元102连接；
连接单元101，用于连接待测外插卡，待测外插卡的数量可以是两个或两个以上；
测试单元102，用于通过连接单元101同时获取所有待测外插卡对应的目标信息，并对这些目标信息进行处理，以得到分析结果。
在一些实施例中，待测外插卡具体可以是PCIE外插卡，当待测外插卡是PCIE外插卡时，目标信息具体可以是PCIE外插卡的LINK状态信息和带宽信息。
需要说明的是，在一种具体的实施例中，测试单元通过连接单元同时获取所有待测外插卡对应的目标信息后，可能按照特定顺序对这些待测外插卡的目标信息依次进行处理，并依个得出分析结果，这种方式也能提高外插卡的测试效率；还有一种可行的方式是测试单元通过连接单元同时获取所有待测外插卡对应的目标信息后，同时对所有待测外插卡对应的目标信息进行处理，并同时得出所有待测外插卡的分析结果。与前者相比较，后者对外插卡测试效率的提升效果更好，但是后者这种方式可能会对测试单元的性能有着更高的要求，对于测试单元处理目标信息的方式，具体此处不作限定。
需要说明的是，连接单元101可以连接的待测外插卡数量可以根据实际测试需求进行设计，具体此处不作限定。
在本实施例中，由于测试设备通过连接单元同时连接两个或者两个以上的待测外插卡，连接待测外插卡以后，测试设备控制测设单元通过连接单元同时获取这些待测外插卡对应目标信息，并对这些目标信息进行处理，以得到多个待测外插卡的异常分析结果，所以可以提高外插卡的测试效率。
可选地，本申请实施例中连接单元一个实施例可以参阅图2所示。
在本实施例中，连接单元101包括：第一芯片1011、至少两个插槽1012、第二芯片1013和至少两个状态指示灯1014。
其中，第一芯片1011与插槽1012连接，第二芯片1013与状态指示灯1014连接；
第一芯片1011用于控制插槽1012，第二芯片1013用于控制状态指示灯1014，插槽1012与状态指示灯1014的数量相同，插槽1012与状态指示灯1014一一对应，插槽1012与状态指示灯1014的数量可以为两个或两个以上，其数量可根据实际测试需求进行设计，插槽1012用于连接待测外插卡，状态指示灯1014用于指示对应的插槽1012连接的待测外插卡的LINK状态，当第二芯片1013控制状态指示灯1014中的一个常亮时，指示与该状态指示灯对应的插槽1012连接的待测外插卡的LINK状态正常；当第二芯片1013控制状态指示灯1014中的一个闪烁时，指示与该状态指示灯对应的插槽连接的待测外插卡的所述LINK状态异常。
上面对本申请实施例中的测试设备进行了描述，下面对本申请实施例中的测试方法进行描述。
图3是本申请实施例中测试方法一个实施例示意图。
如图3所示，本申请实施例中测试方法一个实施例包括：
301、测试设备通过连接单元连接至少两个待测外插卡。
在本实施例中，如上述测试设备实施例所述，连接单元可以包括第一芯片和至少两个插槽，该第一芯片用于控制该至少两个插槽，测试设备可以通过第一芯片控制该至少两个插槽连接至少两个待测外插卡。
302、测试设备控制处理单元通过连接单元同时获取至少两个待测外插卡对应的目标信息。
在本实施例中，连接单元连接一定数量的待测外插卡后，测试设备可以控制处理单元通过连接单元同时获取所有待测外插卡对应的目标信息，该目标信息用于处理单元对所有待测外插卡进行异常分析。
303、测试设备控制处理单元对至少两个待测外插卡对应的目标信息进行处理，以得到分析结果
在本实施例中，处理单元通过连接单元同时获取所有待测外插卡对应的目标信息后，可以通过运行特定的程序对该目标信息进行分析处理，处理目标信息的方式可以是依次对每个待测外插卡对应的目标信息进行处理，也可以是同时对所有待测外插卡对应的目标信息进行处理，这两种方式都是可行的方式之一。
从上述测试方法实施例可以看出，通过同时连接多个外插卡进行测试，可以同时得到多个外插卡的异常分析结果，而不需要对多个外插卡一一进行测试，提高了外插卡的测试效率。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。
所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存储的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘Solid StateDisk(SSD))等。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：ROM、RAM、磁盘或光盘等。
以上对本申请实施例所提供的测试设备以及测试方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种测试设备，其特征在于，包括：
连接单元和处理单元，所述连接单元与所述处理单元连接；
所述连接单元用于连接至少两个待测外插卡，所述处理单元通过所述连接单元同时获取所述至少两个待测外插卡对应的目标信息，并对所述至少两个待测外插卡对应的目标信息进行处理，以得到分析结果。
2.根据权利要求1所述的测试设备，其特征在于，
所述连接单元包括第一芯片、至少两个插槽、第二芯片和至少两个状态指示灯，其中，所述第一芯片与所述至少两个插槽连接，所述第二芯片与所述至少两个状态指示灯连接；
所述第一芯片用于控制所述至少两个插槽，所述第二芯片用于控制所述至少两个状态指示灯，所述至少两个插槽与所述至少两个状态指示灯的数量相同，所述至少两个插槽与所述至少两个状态指示灯一一对应，所述至少两个插槽用于连接所述至少两个待测外插卡，所述至少两个状态指示灯用于指示所述至少两个待测外插卡的连接LINK状态。
3.根据权利要求2所述的测试设备，其特征在于，
当所述至少两个状态指示灯中的一个常亮时，指示对应的插槽连接的待测外插卡的所述LINK状态正常；
当所述至少两个状态指示灯中的一个闪烁时，指示对应的插槽连接的待测外插卡的所述LINK状态异常。
4.根据权利要求1-3任一所述的测试设备，其特征在于，所述待测外插卡包括高速外围组件互连PCIE外插卡。
5.根据权利要求1-3任一所述的测试设备，其特征在于，所述目标信息包括LINK状态信息和带宽信息。
6.一种测试方法，其特征在于，包括：
测试设备控制连接单元连接至少两个待测外插卡；
所述测试设备控制处理单元通过所述连接单元同时获取所述至少两个待测外插卡对应的目标信息；
所述测试设备控制所述处理单元对所述至少两个待测外插卡对应的目标信息进行处理，以得到分析结果。
7.根据权利要求6所述的测试方法，其特征在于，
所述连接单元包括第一芯片、至少两个插槽、第二芯片和至少两个状态指示灯，并且，所述第一芯片与所述至少两个插槽连接，所述第二芯片与所述至少两个状态指示灯连接；
所述测试设备控制连接单元连接至少两个待测外插卡，包括：
所述测试设备通过所述第一芯片控制所述至少两个插槽连接所述至少两个待测外插卡；
所述测试方法还包括：
所述测试设备通过所述第二芯片控制所述至少两个状态指示灯。
8.根据权利要求7所述的测试方法，其特征在于，所述测试方法还包括：
当所述测试设备通过所述第二芯片控制所述至少两个状态指示灯中的一个常亮时，指示对应的插槽连接的待测外插卡的连接LINK状态正常；
当所述测试设备通过所述第二芯片控制所述至少两个状态指示灯中的一个闪烁时，指示对应的插槽连接的待测外插卡的所述LINK状态异常。
9.根据权利要求6-8任一所述的测试方法，其特征在于，所述待测外插卡包括高速外围组件互连PCIE外插卡。
10.根据权利要求6-8任一所述的测试方法，其特征在于，所述目标信息包括LINK状态信息和带宽信息。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811376498.6A CN109542702A (zh) | 2018-11-19 | 2018-11-19 | 一种测试设备及测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811376498.6A CN109542702A (zh) | 2018-11-19 | 2018-11-19 | 一种测试设备及测试方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109542702A true CN109542702A (zh) | 2019-03-29 |
Family
ID=65848159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811376498.6A Withdrawn CN109542702A (zh) | 2018-11-19 | 2018-11-19 | 一种测试设备及测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109542702A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114218030A (zh) * | 2021-12-24 | 2022-03-22 | 苏州浪潮智能科技有限公司 | 一种中央处理器测试方法及装置 |
-
2018
- 2018-11-19 CN CN201811376498.6A patent/CN109542702A/zh not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114218030A (zh) * | 2021-12-24 | 2022-03-22 | 苏州浪潮智能科技有限公司 | 一种中央处理器测试方法及装置 |
| CN114218030B (zh) * | 2021-12-24 | 2023-11-14 | 苏州浪潮智能科技有限公司 | 一种中央处理器测试方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104348673B (zh) | 一种调测的方法、主控板和业务板 | |
| CN109240688A (zh) | 界面开发方法、电子装置及可读存储介质 | |
| CN108009114B (zh) | 一种优化ncsi时钟信号线等长的结构 | |
| KR102126440B1 (ko) | 모바일 디바이스들에 대한 전력 분배 | |
| CN109190276A (zh) | Fpga原型验证系统 | |
| CN110401466B (zh) | 一种基于高速信号切换芯片的数据传输方法、装置及介质 | |
| CN110405759A (zh) | 一种芯片控制系统 | |
| CN114650223B (zh) | 一种Kubernetes集群的网络配置方法、装置及电子设备 | |
| CN104484257B (zh) | 一种通用1553b总线通信仿真测试系统和方法 | |
| CN108231132A (zh) | 一种nand闪存验证装置和验证系统 | |
| CN110019093A (zh) | 数据写入方法、装置、设备及介质 | |
| CN105245588A (zh) | 一种web业务端口分离处理的方法 | |
| CN113110978B (zh) | 一种硬盘背板灯控制装置及方法 | |
| CN109542702A (zh) | 一种测试设备及测试方法 | |
| CN109491909A (zh) | 一种cpld刷新验证方法、装置、终端及存储介质 | |
| CN109240896A (zh) | 一种服务器及其硬盘点灯系统 | |
| CN104065664B (zh) | 一种云服务器验证系统 | |
| CN112787853A (zh) | 网络变更方案的自动生成方法、装置及相关设备 | |
| CN109510750A (zh) | 一种电路板、服务器以及服务器网络 | |
| CN109783286A (zh) | 机内测试方法、测试装置、及终端设备和存储介质 | |
| CN106993068B (zh) | 一种刀片服务器管理内网ip的自动分配方法 | |
| CN109787813A (zh) | 基于sdn的服务链的配置方法、设备、系统和介质 | |
| CN105956230B (zh) | 一种电气参数补偿方法及装置 | |
| CN205545720U (zh) | 一种信号连接及传输装置 | |
| CN109634866A (zh) | 数据测试方法、装置、介质及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20190329 |
|
| WW01 | Invention patent application withdrawn after publication |