CN108009114B - 一种优化ncsi时钟信号线等长的结构 - Google Patents

一种优化ncsi时钟信号线等长的结构 Download PDF

Info

Publication number
CN108009114B
CN108009114B CN201711295046.0A CN201711295046A CN108009114B CN 108009114 B CN108009114 B CN 108009114B CN 201711295046 A CN201711295046 A CN 201711295046A CN 108009114 B CN108009114 B CN 108009114B
Authority
CN
China
Prior art keywords
clock
clock signal
network card
chip
mainboard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711295046.0A
Other languages
English (en)
Other versions
CN108009114A (zh
Inventor
荣世立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN201711295046.0A priority Critical patent/CN108009114B/zh
Publication of CN108009114A publication Critical patent/CN108009114A/zh
Application granted granted Critical
Publication of CN108009114B publication Critical patent/CN108009114B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种优化NCSI时钟信号线等长的结构，其特征在于，包括主板和网卡，所述主板上设置有BMC芯片、时钟源以及主板接口，所述的BMC芯片与主板接口连接；所述的时钟源通过L2时钟线连接到主板接口，所述的时钟源通过T1时钟线连接到第一时钟信号连接器，第一时钟信号连接器通过T2时钟线连接到第二时钟信号连接器，第二时钟信号连接器通过T3时钟线连接到BMC芯片；所述的网卡包括网卡接口和PHY芯片，所述的PHY芯片与网卡接口之间通过L4时钟线连接，所述的主板接口和网卡接口之间通过L3线缆连接。

Description

一种优化NCSI时钟信号线等长的结构
技术领域
本发明属于服务器时钟线路设计技术领域，具体涉及一种优化NCSI时钟信号线等长的结构。
背景技术
随着IT技术的快速发展，人们对服务器的管理技术要求得越来越高，其中可靠性和稳定性是一个非常重要的指标要求。
现有技术中常规的做法是：利用BMC芯片通过NCSI信号总线连接网卡芯片，通过共享服务器网卡芯片的网口把服务器的监控信息发送出去或者接收进来。
在服务器系统NCSI链路设计过程中，时钟信号线的等长设计尤为重要。比如：AST2500在使用外部50MHz时钟源时，要求NCSI时钟信号线4inch等长。
例如：某NCSI链路拓扑如图1所示，该链路使用外部50MHZ时钟源，其中BMC芯片为AST2500，链路中有一段线缆用于连接主板和网卡。图中实线代表NCSI数据链路，虚线代表时钟链路， L1 、L2、L3、L4分别为各部分时钟线长度；根据 AST2500芯片对时钟信号的要求，从50MHZ时钟源到主板BMC和到网卡PHY芯片的时钟线至多有4inch的长度差。即图1中L1与L2+L3+L4的和相差4inch以内。由于链路中有线缆，通常情况下从50MHZ时钟源到网卡PHY芯片的长度要大于到主板BMC的长度；针对上述链路，通常会在主板上将50MHZ时钟源到BMC的时钟线绕长，以满足时钟线等长要求，绕线示意图，如图2所示。但是，当线缆较长或者主板上空间有限时，并不能单纯的通过绕线方式满足时钟线设计要求。且当链路时钟线不满足设计要求时会恶化信号质量，常常导致一些不可预见问题的出现，极大的增加了系统设计风险。此为现有技术的不足之处。
因此，针对现有技术中的上述缺陷，提供设计一种优化NCSI时钟信号线等长的结构；以解决现有技术中的上述缺陷，是非常有必要的。
发明内容
本发明的目的在于，针对上述现有技术存在的缺陷，提供设计一种优化NCSI时钟信号线等长的结构，以解决上述技术问题。
为实现上述目的，本发明给出以下技术方案：
一种优化NCSI时钟信号线等长的结构，其特征在于，包括主板和网卡，所述主板上设置有BMC芯片、时钟源以及主板接口，所述的BMC芯片与主板接口连接；
所述的时钟源通过L2时钟线连接到主板接口，所述的时钟源通过T1时钟线连接到第一时钟信号连接器，第一时钟信号连接器通过T2时钟线连接到第二时钟信号连接器，第二时钟信号连接器通过T3时钟线连接到BMC芯片；
所述的网卡包括网卡接口和PHY芯片，所述的PHY芯片与网卡接口之间通过L4时钟线连接，所述的主板接口和网卡接口之间通过L3线缆连接。
作为优选，所述的BMC芯片为AST2500芯片。
作为优选，所述的时钟源为50MHZ时钟源。
本发明的有益效果在于，主板上增加两个时钟信号连接器，时钟线从时钟源引出以后进入第一时钟信号连接器，经时钟线缆到第二时钟信号连接器，再经过板载走线到BMC。
在主板上增加两个NCSI时钟信号连接器，通过在时钟信号链路中引入线缆以解决时钟信号线等长的问题。
避免了当NCSI链路较长时主板绕线空间不够的问题，尤其对当链路中存在较长线缆时有较好的优化效果，减小了链路设计风险，提高了系统设计成功率。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
由此可见，本发明与现有技术相比，具有突出的实质性特点和显著地进步，其实施的有益效果也是显而易见的。
附图说明
图1是现有技术中NCSI链路拓扑图。
图2是现有技术中NCSI时钟链路绕线拓扑图。
图3是本发明提供的一种优化NCSI时钟信号线等长的结构拓扑图。
其中，1-主板，2-网卡，3-BMC芯片，4-时钟源，5-主板接口，6-L2时钟线，7-T1时钟线，8-第一时钟信号连接器， 9-T2时钟线，10-第二时钟信号连接器，11-T3时钟线，12-网卡接口，13-PHY芯片，14-L4时钟线，15-L3线缆。
具体实施方式
下面结合附图并通过具体实施例对本发明进行详细阐述，以下实施例是对本发明的解释，而本发明并不局限于以下实施方式。
如图3 所示，本发明提供的一种优化NCSI时钟信号线等长的结构，包括主板1和网卡2，所述主板1上设置有BMC芯片3、时钟源4以及主板接口5，所述的BMC芯片3与主板接口5连接；
所述的时钟源4通过L2时钟线6连接到主板接口5，所述的时钟源4通过T1时钟线7连接到第一时钟信号连接器8，第一时钟信号连接器8通过T2时钟线9连接到第二时钟信号连接器10，第二时钟信号连接器10通过T3时钟线11连接到BMC芯片3；
所述的网卡2包括网卡接口12和PHY芯片13，所述的PHY芯片13与网卡接口12之间通过L4时钟线14连接，所述的主板接口5和网卡接口12之间通过L3线缆15连接。
本实施例中，所述的BMC芯片3为AST2500芯片。
本实施例中，所述的时钟源4为50MHZ时钟源。
以上公开的仅为本发明的优选实施方式，但本发明并非局限于此，任何本领域的技术人员能思之的没有创造性的变化，以及在不脱离本发明原理前提下所作的若干改进和润饰，都应落在本发明的保护范围内。

Claims (3)

1.一种优化NCSI时钟信号线等长的结构，其特征在于，包括主板（1）和网卡（2），所述主板（1）上设置有BMC芯片（3）、时钟源（4）以及主板接口（5），所述的BMC芯片（3）与主板接口（5）连接；
所述的时钟源（4）通过L2时钟线（6）连接到主板接口（5），所述的时钟源（4）通过T1时钟线（7）连接到第一时钟信号连接器（8），第一时钟信号连接器（8）通过T2时钟线（9）连接到第二时钟信号连接器（10），第二时钟信号连接器（10）通过T3时钟线（11）连接到BMC芯片（3）；
所述的网卡（2）包括网卡接口（12）和PHY芯片（13），所述的PHY芯片（13）与网卡接口（12）之间通过L4时钟线（14）连接，所述的主板接口（5）和网卡接口（12）之间通过L3线缆（15）连接。
2.根据权利要求1所述的一种优化NCSI时钟信号线等长的结构，其特征在于，所述的BMC芯片（3）为AST2500芯片。
3.根据权利要求1或2所述的一种优化NCSI时钟信号线等长的结构，其特征在于，所述的时钟源（4）为50MHZ时钟源。
CN201711295046.0A 2017-12-08 2017-12-08 一种优化ncsi时钟信号线等长的结构 Active CN108009114B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711295046.0A CN108009114B (zh) 2017-12-08 2017-12-08 一种优化ncsi时钟信号线等长的结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711295046.0A CN108009114B (zh) 2017-12-08 2017-12-08 一种优化ncsi时钟信号线等长的结构

Publications (2)

Publication Number Publication Date
CN108009114A CN108009114A (zh) 2018-05-08
CN108009114B true CN108009114B (zh) 2020-09-29

Family

ID=62057785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711295046.0A Active CN108009114B (zh) 2017-12-08 2017-12-08 一种优化ncsi时钟信号线等长的结构

Country Status (1)

Country Link
CN (1) CN108009114B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108920396A (zh) * 2018-06-29 2018-11-30 郑州云海信息技术有限公司 一种服务器板卡及服务器
CN109164892A (zh) * 2018-09-12 2019-01-08 郑州云海信息技术有限公司 服务器主板上时钟线的连接装置、服务器主板及服务器
CN109828933B (zh) * 2019-01-30 2020-10-23 苏州浪潮智能科技有限公司 一种ncsi功能网卡及网卡的ncsi功能的实现方法
CN111327500B (zh) * 2020-01-21 2022-04-22 苏州浪潮智能科技有限公司 一种ncsi总线的构建方法、装置、设备及存储介质
CN113220622A (zh) * 2021-05-27 2021-08-06 浪潮电子信息产业股份有限公司 一种主板及时序控制方法、装置
CN114610662A (zh) * 2022-03-08 2022-06-10 浪潮云信息技术股份公司 一种ncsi时序调节方法和装置
CN115114213B (zh) * 2022-06-30 2023-07-14 苏州浪潮智能科技有限公司 一种传输装置及服务器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102298416A (zh) * 2010-06-23 2011-12-28 英业达股份有限公司 一种服务器系统
CN103616937A (zh) * 2013-11-27 2014-03-05 华为技术有限公司 一种主板、pcie网卡和服务器系统
CN204009884U (zh) * 2014-08-06 2014-12-10 曙光信息产业(北京)有限公司 一种多网卡ncsi管理系统
CN105354165A (zh) * 2015-12-09 2016-02-24 浪潮电子信息产业股份有限公司 一种pcie网卡和服务器系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150082063A1 (en) * 2013-09-18 2015-03-19 Lenovo (Singapore) Pte. Ltd. Baseboard management controller state transitions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102298416A (zh) * 2010-06-23 2011-12-28 英业达股份有限公司 一种服务器系统
CN103616937A (zh) * 2013-11-27 2014-03-05 华为技术有限公司 一种主板、pcie网卡和服务器系统
CN204009884U (zh) * 2014-08-06 2014-12-10 曙光信息产业(北京)有限公司 一种多网卡ncsi管理系统
CN105354165A (zh) * 2015-12-09 2016-02-24 浪潮电子信息产业股份有限公司 一种pcie网卡和服务器系统

Also Published As

Publication number Publication date
CN108009114A (zh) 2018-05-08

Similar Documents

Publication Publication Date Title
CN108009114B (zh) 一种优化ncsi时钟信号线等长的结构
US9444633B2 (en) Method and apparatus for providing power over a data network
US8755265B2 (en) Method and apparatus for receiving power over a data network
CN102866729A (zh) 伺服器机柜系统
CN206684725U (zh) 一种基于bmc获取cpu温度的系统
US9954295B2 (en) Midplane interconnect system with conductor twist mitigation
US20060200600A1 (en) Optical bus extension device
US20060155843A1 (en) Information transportation scheme from high functionality probe to logic analyzer
CN210129222U (zh) 一种应用于ncsi时钟源信号线等长的装置
CN114650223B (zh) 一种Kubernetes集群的网络配置方法、装置及电子设备
CN205263801U (zh) 一种pcie信号的切换板卡
CN109510750B (zh) 一种电路板、服务器以及服务器网络
CN113992471B (zh) 一种多主机与多从机的通讯系统及方法
CN105573204A (zh) 一种多处理器的数字音频矩阵控制设备及方法
CN115587057A (zh) 一种服务器系统中高速信号等长设计方法及系统
US8954623B2 (en) Universal Serial Bus devices supporting super speed and non-super speed connections for communication with a host device and methods using the same
US20100229041A1 (en) Device and method for expediting feedback on changes of connection status of monitioring equipments
US20160299561A1 (en) Switching network interface controller add-in card configured to operate during sleep modes of a host computing device
CN214278888U (zh) 一种分布式通信总线系统复位电路
CN115098422A (zh) 一种基于NVLink总线的多GPU交互系统及服务器
CN208905017U (zh) 一种基于Cortex-M3处理器的通信主从站主板
CN108388535A (zh) 一种集成电路总线多端信号线等长检视方法及系统
CN109542702A (zh) 一种测试设备及测试方法
CN110879550A (zh) 一种电机控制系统及can通信方法
CN104679678A (zh) 机架式服务器数据管理系统及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200826

Address after: 215100 No. 1 Guanpu Road, Guoxiang Street, Wuzhong Economic Development Zone, Suzhou City, Jiangsu Province

Applicant after: SUZHOU LANGCHAO INTELLIGENT TECHNOLOGY Co.,Ltd.

Address before: 450000 Henan province Zheng Dong New District of Zhengzhou City Xinyi Road No. 278 16 floor room 1601

Applicant before: ZHENGZHOU YUNHAI INFORMATION TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant