CN104200011A - 一种电路图设计芯片管脚交换方法 - Google Patents

Abstract

本发明公开了一种电路图设计芯片管脚交换方法，包括步骤：S10，针对芯片中需要进行交换的管脚按照最优出线方式出线，并按第一顺序生成管脚名称和对应的初始网络名称的关系列表A；S20，将外部需要连接到芯片进行管脚交换的信号布线到芯片出线处附近，与管脚出线形成可识别顺序的对应关系区域，并按第一顺序生成各信号对应的信号网络名称列表B；S30，根据列表A和列表B的内容把原理图中芯片管脚端对应的初始网络名称变更为目标网络名称，使得变更后的目标网络名称按第一顺序排列时对应于列表B。本发明有效提高了PCB布线的布通率，极大提高了管脚交换列表生成效率,而且有效保证了管脚交换的正确性。本发明可广泛应用于电路图设计。

Description

一种电路图设计芯片管脚交换方法

技术领域

本发明涉及电路图设计领域，尤其涉及一种电路图管脚交换方法。

背景技术

随着科技的发展，目前在电子线路设计中芯片管脚数和设计密度日益增多，电子线路设计难度越来越大，大部分电子线路设计都需要针对某些芯片进行管脚网络交换，以适应线路设计的物理空间需求。目前设计流程一般是采用先设计好电路原理图，然后再导入到PCB设计中进行，但管脚交换需求是在PCB设计过程中根据布局和布线和信号流向等综合因素考量后提出，需要提交更改报告至原理图端，传统方式由人工逐一分析哪些管脚需要交换，然后编写成报告，当需要交换的芯片管脚数量多达几百，甚至上千个时，人工处理已经很难完成交换逻辑,并且无法保证正确性。

例如Xilinx Virtex-6 FPGA 芯片管脚数达到1156个,信号连接方向没有规则,如果不进行管脚交换而按当前信号连接关系,PCB布通率非常低；而且需要增加相应层面以保证布通率,带来成本的上升。

发明内容

为了解决上述技术问题，本发明的目的是提供一种可以提高电路布通率、节省成本、方便快捷的管脚交换方法。

本发明所采用的技术方案是：

一种电路图设计芯片管脚交换方法，其包括步骤：

S10，针对芯片中需要进行交换的管脚按照最优出线方式出线，并按第一顺序生成管脚名称和对应的初始网络名称的关系列表A；

S20，将外部需要连接到芯片进行管脚交换的信号布线到芯片出线处附近，与管脚出线形成可识别顺序的对应关系区域，并按第一顺序生成各信号对应的信号网络名称列表B；

S30，根据列表A和列表B的内容把原理图中芯片管脚端对应的初始网络名称变更为目标网络名称，使得变更后的目标网络名称按第一顺序排列时对应于列表B。

优选的，步骤S10中所述最优出线方式为：将管脚信号直接拉出至芯片外围。

优选的，步骤S10中所述第一顺序为：从上到下顺序或从下到上顺序或从左到右顺序或从右到左顺序或顺时针顺序或逆时针顺序。

优选的，步骤S30中所述目标网络名称对应于列表B为：目标网络名称按第一顺序排列与列表B相同。

优选的，所述步骤S10包括子步骤：S11，通过PCB设计软件内置脚本接口直接获取列表A。 

优选的，所述步骤S20包括子步骤：S21，通过PCB设计软件内置脚本接口直接获取列表B。

本发明的有益效果是：

本发明一种电路图设计芯片管脚交换方法通过将走线分解为两个部分,两部分走线之间形成一个可识别布线关系顺序的区域,然后通过整合两端顺序,生成管脚交换列表,此方法极大提高了管脚交换列表生成效率,代替了原有人工逐一查找编写列表的方法,而且有效保证了管脚交换的正确性，提高了PCB布线的布通率，使得PCB布线方便快捷。

本发明可广泛应用于电路图设计。

附图说明

下面结合附图对本发明的具体实施方式作进一步说明：

图1是本发明步骤S10一种实施例的示意图；

图2是本发明步骤S20一种实施例的示意图；

图3是本发明步骤S30一种实施例的示意图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

一种电路图设计芯片管脚交换方法，其包括步骤：

S10，针对芯片1中需要进行交换的管脚按照最优出线方式出线，并按第一顺序生成管脚名称和对应的初始网络名称的关系列表A。针对芯片1中可进行交换的管脚2按照最优出线方式走线,不需要考虑信号流向,这样可以充分利用芯片的布线通道。通常最优出线方式只需将管脚信号拉出至芯片1外围即可（如图1所示）。当然，最优出线方式根据具体电路布线的情况不同，比如有时候需要将芯片管脚2引出线到不同的层面。如图1所示，芯片1管脚D37.53至D37.59按照从上到下顺序排列，其与对应的初始网络名称关系列表A如下：

S20，将外部需要连接到芯片1进行管脚交换的信号布线到芯片出线处附近，与管脚2出线形成可识别顺序的对应关系区域3，并按第一顺序生成各信号对应的信号网络名称列表B。如图2所示，将外部需要连接到芯片1进行管脚交换的信号布线然后整理到一起,走线到该器件出线处附近。按照从上到下顺序，各信号对应的信号网络名称列表B如下：

合并列表A和列表B，得到列表C如下：

在列表C中可以看到，按从上到下顺序排列时，初始网络名称和信号网络名称的对应关系混乱。反应到图2中，此时信号与管脚2按对应的网络名称连接的连接线出现混乱的交叉情况，不利于走线布线。同时，从列表C中可以清晰地反映出芯片管脚2需要变更为哪一个网络名称。

S30，根据列表A和列表B的内容把原理图中芯片管脚端对应的初始网络名称变更为目标网络名称，使得变更后的目标网络名称按第一顺序排列时对应于列表B。所述目标网络名称对应于列表B为：目标网络名称按第一顺序排列与列表B相同。当然，可以根据实际需要变更为其它排列的顺序列表。反馈列表A和列表B至原理图设计端进行变更,然后再更新至PCB设计中。

变更后的芯片管脚名称、初始网络名称和目标网络名称的对应关系如列表D所示：

 

从列表D中我们可以看到，按从上到下顺序，芯片管脚2的目标网络名称与信号网络名称相同，如图2所示，当芯片管脚2和信号按对应网络名称连接时，连接线整齐排列而且不互相交叉，使得走线布线方便快捷，有利于提高芯片和信号连接线路的布通率。

本发明具有通用性,适用于任何PCB设计软件与原理图软件的电路设计。本发明将布线分为两个独立的部分, 一是器件端最优出线 ,二是外围走线,二者各自独立考量,降低布线逻辑难度。

优选的，步骤S10中所述第一顺序除了从上到下顺序，还可以是从下到上顺序或从左到右顺序或从右到左顺序或顺时针顺序或逆时针顺序。

优选的，所述步骤S10包括子步骤：S11，通过PCB设计软件内置脚本接口直接获取列表A；所述步骤S20包括子步骤：S21，通过PCB设计软件内置脚本接口直接获取列表B。芯片管脚名称和网络名称的关系列表可以通过PCB设计软件内置脚本和接口进行获取,用户仅按照一定顺序逐一进行选择走线即可。以Cadence Allegro软件为例,可使用以下脚本获取管脚网络列表:

defun( PrintSwapList ()

  sComp = "U1"  ;指定需要交换的芯片名称;

  axlSetFindFilter(enabled list("noall" "nets") onButtons list("noall" "nets")) ;允许选择网络;

  axlSingleSelectPoint() ;用户选中某一条信号走线;

  dbNet = car(axlGetSelSet()) ;获取选中信号走线的网络ID;

  sPinNetName = dbNet->net->name ;获取选中信号走线的网络名称

  sPinName = car(setof(p axlPinsOfNet(dbNet 'pins) p->component->name == sComp)) ;获取需交换芯片上选中网络所对应的管脚名称

  println(strcat(sPinName "," sPinNetName)) ;输出结果)

本发明一种电路图设计芯片管脚交换方法通过将走线分解为两个部分,两部分走线之间形成一个可识别布线关系顺序的区域,然后通过整合两端顺序,生成管脚交换列表,此方法极大提高了管脚交换列表生成效率,代替了原有人工逐一查找编写列表的方法,而且有效保证了管脚交换的正确性，提高了PCB布线的布通率，使得PCB布线方便快捷。本发明可广泛应用于电路图设计。

以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (6)

1.一种电路图设计芯片管脚交换方法，其特征在于，其包括步骤：

S10，针对芯片中需要进行交换的管脚按照最优出线方式出线，并按第一顺序生成管脚名称和对应的初始网络名称的关系列表A；

S20，将外部需要连接到芯片进行管脚交换的信号布线到芯片出线处附近，与管脚出线形成可识别顺序的对应关系区域，并按第一顺序生成各信号对应的信号网络名称列表B；

S30，根据列表A和列表B的内容把原理图中芯片管脚端对应的初始网络名称变更为目标网络名称，使得变更后的目标网络名称按第一顺序排列时对应于列表B。

2.根据权利要求1所述的一种电路图设计芯片管脚交换方法，其特征在于，步骤S10中所述最优出线方式为：将管脚信号直接拉出至芯片外围。

3.根据权利要求1所述的一种电路图设计芯片管脚交换方法，其特征在于，步骤S10中所述第一顺序为：从上到下顺序或从下到上顺序或从左到右顺序或从右到左顺序或顺时针顺序或逆时针顺序。

4.根据权利要求1所述的一种电路图设计芯片管脚交换方法，其特征在于，步骤S30中所述目标网络名称对应于列表B为：目标网络名称按第一顺序排列与列表B相同。

5.根据权利要求1所述的一种电路图设计芯片管脚交换方法，其特征在于，所述步骤S10包括子步骤：

S11，通过PCB设计软件内置脚本接口直接获取列表A。

6.根据权利要求1所述的一种电路图设计芯片管脚交换方法，其特征在于，所述步骤S20包括子步骤：

S21，通过PCB设计软件内置脚本接口直接获取列表B。