KR20080064839A - 전기 깔대기 및 광대역 신호 결합 방법 - Google Patents

Abstract

광학과 같은 물리적 현상, 및/또는 수학적 혹은 논리적 공정의 에뮬레이션을 위해 배열되는 전기 신호 변환 장치(100)가 제공된다. 상기 전기 신호 변환 장치는 각각 제1 단자 및 제2 단자를 구비하는 다수의 제1, 제2, 및 제3 전기 부품(X 방향L_ij, Y 방향 Y_ij, C_ij)을 포함한다. 상기 다수의 제1 및 제2 전기 부품은 각각 제1 방향(X) 및 제2 방향(Y)을 따라 배열되어 평면 2차원 격자(110)을 형성한다. 상기 다수의 제1 전기 부품(X 방향L_ij)은 일정한 신호 전파 속도 및/또는 진폭 중의 적어도 하나를 제공한다. 상기 다수의 제2 전기 부품(Y 방향 Y_ij)은 변하는 신호 전파 속도 및/또는 진폭 중의 적어도 하나를 제공한다. 상기 격자는 적어도 2개의 입력 신호 노드 및 적어도 하나의 출력 신호 노드를 포함하고, 상기 입력 노드로부터 상기 출력 노드로의 다수의 입력 신호를 변환 및 통신한다.

전기 깔대기, 전기 신호 변환

Description

전기 깔대기 및 광대역 신호 결합 방법{Electricl funnel: A novel broadband signal combining method}

본 발명은 2005년 9월 23일에 출원된 미합중국 가 출원 번호 제60/720,112의 우선권 및 2006년 6월 20일에 출원된 미합중국 가 출원 번호 제60/815,215의 우선권을 주장한다. 가 출원 번호 제60/720,112 및 가 출원 번호 제60/815,215는 참조로서 포함된다.

본 발명은 전기 신호 변환 장치에 관한 것으로, 더욱 상세하게는 제어된 전파 속도를 제1 방향으로 제공하고 다른 제어된 전파 속도 프로파일 및/또는 신호 감쇄 프로파일을 제2 방향으로 제공하는 2차원 전기 격자를 이용하는 전기 신호 변환 장치에 관한 것이다.

최근에, 고 마이크로파 및 밀리미터 파 주파수에서의 실리콘 기반 집적 회로를 이용하는 것에 대한 관심이 증가하고 있다. 상기 실리콘에 의해 제공된 상기 고 레벨의 집적화는 광대역 무선 억세스(예를 들면 WiMax), 24GHz 및 77GHz에서의 차량 레이더, 24GHz 및 60GHz에서의 근거리 통신, 및 UWB 레이터용 초 협 펄스 발생과 은 마이크로파에서의 저가의 믿을만한 SoC 어플리케이션용 다수의 새로운 토폴로지 및 아키텍쳐를 가능하게 한다.

파워 발생 및 증폭은 밀리미퍼 파 주파수에서 주요한 도전 중의 하나이다. 이것은 특히 한정된 트랜지스터 이득, 효율, 및 오옴 및 기판 손실로 인한 능동 소자의 활성 측면에서의 파손 및 저 양호도로 인하여 실리콘 집적 회로에서는 필요하다.

다수의 소형 파워 소스 및/또는 증폭기가 믿을만하게 큰 출력 파워 레벨을 발생할 수 있는 경우, 효과적인 파워 결합은 실리콘에서 특히 유익하다. 종래의 파워 결합 방법의 대부분은 협 대역 공진 회로 또는 손실이 많은 광대역 저항 네트워크를 이용한다.

1차원 LC 래더들은 이전에 널리 연구되었다. 균일한 1차원 LC 래더는 다중 시간 동안 반복하는 동일한 LC 블록들로 구성되고 파 전파를 지지한다. 상기 래더는 또한 광대역 지연 발생 및 저 리플 필터링용으로 이용될 수 있다. 불균형 선형 1차원 라인은 분산의 제어된 양을 신호에 도입하는데 이용될 수 있다.

본 발명은 처음으로 다른 어플리케이션 사이에 결합하는 파워용으로 사용될 수 있는 일반적인 새로운 등급의 2차원 능동 전파 매체를 제안한다. 상기 매체는 불균일 2차원 전기 격자에서의 파 전파에 장점이 있다. 이러한 접근을 이용하여 우리는 실리콘 내에 85GHz에서 125mW를 발생할 수 있는 파워 증폭기를 제시한다.

일 양상에 의하면, 본 발명은 전기 신호 변환 장치에 관한 것이다. 상기 전기 신호 변환 장치는 일 평면의 제1 방향을 따라 배열된 다수의 제1 전기 부품을 갖는 다수의 제1 전기 경로, 상기 일 평면의 제2 방향을 따라 배열된 다수의 제2 전기 부품을 갖는 다수의 제2 경로를 포함하고, 상기 다수의 제1 전기 부품 및 제2 전기 부품을 각각 제1 단자 및 제2 단자를 구비하는 평면 2차원 격자; 상기 다수의 제2 전기 부품의 적어도 하나의 전기 부품의 전기 단자에 연결된 적어도 하나의 전기 단자를 구비하는 상기 다수의 제1 전기 부품의 각 전기 부품; 상기 다수의 제1 및 제2 전기 부품의 적어도 일부와 기준 전원 사이에 전기적으로 연결된 제1 및 제2 단자를 구비한 다수의 제3 전기 부품; 상기 다수의 제1 전기 부품으로부터 선택되며, 입력 신호를 수신하는 적어도 2개의 입력 신호 노드 및 적어도 하나의 출력 신호를 제공하는 출력 신호 노드; 일정한 신호 전파 속도 및 상기 다수의 제1 전기 경로의 경로들을 따라 전파하는 신호들용의 일정한 신호 전파 진폭 중의 적어도 하나를 제공하기 위하여 선택된 상기 다수의 제1 전기 부품 및 상기 다수의 제3 전기 부품; 및 신호 전파 속도 및 상기 다수의 제2 전기 경로를 따라 전파하는 신호들용으로 변하는 신호 전파 진폭 중의 적어도 하나를 제공하기 위하여 선택된 상기 다수의 제2 전기 부품 및 상기 다수의 제3 전기 부품을 포함하고, 상기 다수의 입력 신호의 변환에 대응하는 출력 신호를 상기 적어도 하나의 출력 신호 노드로 제공하는 것을 특징으로 한다.

일 실시예에 의하면, 상기 다수의 제1 전기 부품은 동일한 인덕턴스를 갖는 인덕터이고, 상기 다수의 제2 전기 부품은 변하는 인덕턴스를 갖는 인덕터이고, 상기 다수의 제3 부품은 커패시턴스를 갖는 커패시터이다. 일 실시예에 의하면, 상기 다수의 제1, 제2, 및 제3 전기 부품은 적어도 하나의 실시간 아날로그 입력 신호를 이용한 물리적인 현상의 적어도 하나의 양상의 에뮬레이션으로 구성된다. 일 실시예에 의하면, 상기 물리적인 현상은 광학 굴절 현상이다. 일 실시예에 의하면, 상기 다수의 제1, 제2, 및 제3 전기 부품은 적어도 하나의 실시간 아날로그 입력 신호를 이용한 기계적인 공정의 적어도 하나의 양상의 에뮬레이션으로 구성된다. 일 실시예에 의하면, 상기 기계적인 공정은 수학적인 변환이다. 일 실시예에 의하면,상기 수학적인 변환은 이산 푸리에 변환이다.

일 실시예에 의하면, 상기 다수의 제1, 제2, 및 제3 전기 부품은 다수의 실시간 아날로그 입력 신호를 결합한다. 일 실시예에 의하면, 상기 평면 2차원 격자는 다수의 평면 2차원 서브-격자를 포함하고, 상기 다수의 평면 2차원 서브-격자는 각각 일정한 신호 전파 속도 및 상기 다수의 제1 전기 경로의 경로들을 따라 전파하는 신호들용 일정한 신호 전파 진폭 중의 적어도 하나를 제공하기 위하여 선택된 상기 다수의 제1 전기 부품 및 상기 다수의 제3 전기 부품, 그리고 상기 다수의 제2 전기 경로의 경로들을 따라 전파하는 신호들용으로 변하는 신호 전파 속도 및 상기 다수의 제2 전기 경로의 경로들을 따라 전파하는 신호들용으로 변하는 신호 전파 진폭 중의 적어도 하나를 제공하기 위하여 선택된 상기 다수의 제2 전기 부품 및 상기 다수의 제3 전기 부품을 갖는 별개의 평면 2차원 격자를 포함한다. 일 실시예에 의하면, 제1 평면 2차원 서브-격자는 제1 굴절률을 갖는 제1 광학 재료를 에뮬레이트하고, 제2 평면 2차원 서브-격자는 제2 굴절률을 갖는 제2 광학 재료를 에뮬레이트한다. 일 실시예에 의하면, 상기 다수의 제1 전기 부품은 동일한 커패시턴스를 갖는 커패시터이고, 상기 다수의 제2 전기 부품은 변하는 커패시턴스를 갖는 커패시터이고, 상기 다수의 제3 부품은 인덕턴스를 갖는 인덕터이다.

다른 양상에 의하면, 본 발명은 신호 변환 방법을 제공한다. 상기 신호 변환 방법은 일 평면의 제1 방향을 따라 배열된 다수의 제1 전기 부품을 갖는 다수의 제1 전기 경로, 상기 일 평면의 제2 방향을 따라 배열된 다수의 제2 전기 부품을 갖는 다수의 제2 경로를 포함하고, 상기 다수의 제1 전기 부품 및 제2 전기 부품을 각각 제1 단자 및 제2 단자를 구비하는 평면 2차원 격자; 상기 다수의 제2 전기 부품의 적어도 하나의 전기 부품의 전기 단자에 연결된 적어도 하나의 전기 단자를 구비하는 상기 다수의 제1 전기 부품의 각 전기 부품; 상기 다수의 제1 및 제2 전기 부품의 적어도 일부와 기준 전원 사이에 전기적으로 연결된 제1 및 제2 단자를 구비한 다수의 제3 전기 부품; 상기 다수의 제1 전기 부품으로부터 선택되며, 입력 신호를 수신하는 적어도 2개의 입력 신호 노드 및 적어도 하나의 출력 신호를 제공하는 출력 신호 노드; 일정한 신호 전파 속도 및 상기 다수의 제1 전기 경로의 경로들을 따라 전파하는 신호들용의 일정한 신호 전파 진폭 중의 적어도 하나를 제공하기 위하여 선택된 상기 다수의 제1 전기 부품 및 상기 다수의 제3 전기 부품; 및신호 전파 속도 및 상기 다수의 제2 전기 경로를 따라 전파하는 신호들용으로 변하는 신호 전파 진폭 중의 적어도 하나를 제공하기 위하여 선택된 상기 다수의 제2 전기 부품 및 상기 다수의 제3 전기 부품을 포함하는 전기 변환 장치를 제공하는 단계; 다수의 입력 신호를 상기 적어도 2개의 입력 신호 노드로 제공하는 단계; 및상기 다수의 입력 신호의 변환에 대응하여 출력 신호를 적어도 하나의 출력 신호 노드에서 관찰하는 단계를 포함하는 것을 특징으로 한다.

일 실시예에 의하면, 다수의 제1 입력 신호를 상기 적어도 2개의 입력 신호 노드에 제공한 후, 그리고 상기 적어도 하나의 출력 신호 노드에서 상기 다수의 제1 입력 신호의 변환에 대응하는 적어도 하나의 출력 신호를 관찰하는 단계 전에, 다수의 제2 입력 신호가 상기 적어도 2개의 입력 신호 노드에 제공된다. 일 실시예에 의하면, 상기 다수의 제1 입력 신호는 아날로그 입력 신호이다. 일 실시예에 의하면, 다수의 제1 입력 신호를 상기 적어도 2개의 입력 신호 노드로 제공하는 단계와 상기 적어도 하나의 출력 신호 노드에서 상기 다수의 제1 입력 신호의 변환에 대응하는 적어도 하나의 출력 신호를 관찰하는 단계 간의 시간 간격은 상기 전기 신호 변환 장치를 통한 아날로그 신호의 전파 시간이다. 일 실시예에 의하면, 상기 입력 신호는 사인파 신호를 포함한다. 일 실시예에 의하면, 상기 입력 신호는 지수 성분을 포함한다. 일 실시예에 의하면, 상기 입력 신호는 복소수 성분을 포함한다.일 실시예에 의하면, 상기 입력 신호는 다수의 동일한 입력 신호를 포함한다. 일 실시예에 의하면, 상기 입력 신호는 적어도 2개의 다른 입력 신호를 포함한다.

본 발명의 상기한 및 다른 목적, 양상, 특징, 및 장점은 다음의 상세한 설명 및 청구범위로부터 더 명백해질 것이다.

본 발명의 목적 및 특징은 아래에 설명되는 도면들 및 청구범위를 참조하여 더 잘 이해될 것이다. 도면은 본 발명의 원리를 설명하기 위한 것이다. 도면에서, 동일한 도면 부호는 동일한 부분을 나타내도록 사용된다.

도 1A 및 도 1B는 본 발명에 따른 2차원 전기 격자의 바람직한 실시예를 나타낸 도면들이다.

도 2A 및 도 2B는 전기 깔대기의 동작을 에뮬레이트하기 위하여 개별 전기 임피던스가 각각 할당된 전기 격자의 일부의 바람직한 구성을 나타낸 도면들이다.

도 3A 내지 도 3D는 본 발명의 실시예를 이용한 이상적인 전기 깔대기를 에뮬레이팅한 결과를 나타낸 도면들이다.

도 4는 특정 위치에서 개별 전기 임피던스를 구현하기 위한 2차원 전기 격자내의 다른 금속 층의 사용을 나타낸 도면이다.

도 5는 84GHz에서 입력 파워의 함수로서 본 발명의 실시예의 출력 파워 및 드레인 효율을 나타낸 도면이다.

도 6은 도 5의 실시예에 대한 주파수의 함수로서 출력 파워 및 이득을 나타낸 그래프이다.

도 7은 200GHz의 바이폴라 컷오프 주파수를 갖는 0.13 ㎛ SiGe BiCMOS 내에 위치하는 파워 증폭기의 다이 사진을 나타낸 도면이다.

도 8은 제1 신호 전파 지연 특징을 갖는 제1 부분(영역/서브-격자), 수평 경계, 및 제2 신호 전파 지연 특징을 갖는 제2 부분(영역/서브-격자)을 포함하는 2차원 격자(800)의 적어도 일부를 나타낸 도면이다.

도 9는 파라볼라 렌즈의 형상을 갖는 제1 부분(영역/서브-격자) 및 상기 파라볼라 렌즈를 둘러싸는 공간의 형상을 갖는 제2 부분(영역/서브-격자)을 포함하는 2차원 격자(100)의 적어도 일부를 나타낸 도면이다.

도 10은 제1 신호 전파 지연 특징을 갖는 제1 부분(영역/서브-격자), 수직 경계, 및 제2 신호 전파 지연 특징을 갖는 제2 부분(영역/서브-격자)을 포함하는 2 차원 격자(1000)의 적어도 일부를 나타낸 도면이다.

도 11은 제1 신호 전파 지연 특징을 갖는 제1 부분(영역/서브-격자), 제1 수직 경계, 및 제2 신호 전파 지연 특징을 갖는 제2 부분(영역/서브-격자), 제2 수직 경계, 및 상기 제1 신호 전파 지연 특징을 갖는 제3 부분(영역/서브-격자)을 포함하는 2차원 격자(1100)의 적어도 일부를 나타낸 도면이다.

도 12는 전체 내부 반사를 에뮬레이트하고, 제1 신호 전파 지연 특징을 갖는 제1 부분(영역/서브-격자), 수직 경계, 제2 신호 전파 지연 특징을 갖는 제2 부분(영역/서브-격자), 및 상기 격자의 하부 좌측 코너 내에 위치하는 입력 노드들을 포함하는 2차원 격자(1200)의 적어도 일부를 나타낸 도면이다.

도 13은 균일한 인덕턴스 및 커패시턴스 특징을 갖는 2차원 격자 내의 위치 함수로서의 전압의 그래프이다.

도 14는 그린 항등식의 고찰을 지지하는 2차원 격자(1400)의 적어도 일부(영역/서브-격자)를 나타낸 도면이다.

도 15는 개구를 갖는 스크린(배리어)를 통한 회절을 에뮬레이트하는 2차원 격자(1500)의 적어도 일부(영역/서브-격자)를 나타낸 도면이다.

도 16은 개구를 갖는 스크린(배리어)과 근사한 포인트 소스의 회절을 에뮬레이트하는 2차원 격자(1600)의 적어도 일부(영역/서브-격자)를 나타낸 도면이다.

도 17은 좀머펠드 그린 함수의 토론을 지지하는 2차원 격자(1700)의 적어도 일부(영역/서브-격자)를 나타낸 도면이다.

도 18은 박형 슬릿 회절 개구로부터 수 파장 떨어져 위치하는 라인 상으로의 조명을 에뮬레이트하는 2차원 격자(1800)의 적어도 일부(영역/서브-격자)를 나타낸 도면이다.

도 19는 렌즈의 형상을 갖는 제1 부분(영역/서브-격자) 및 상기 렌즈를 둘러싸는 공간의 형상을 갖는 제2 부분(영역/서브-격자)를 포함하는 2차원 격자(1900)를 나타낸 도면이다.

도 20은 입력 신호의 공간 1차원 푸리에 변환을 수행하기 위한 2차원 격자를 이용한 에뮬레이션의 결과를 나타낸 도면이다.

도 21은 계단 함수인 입력 신호를 이용한 도 20의 격자를 이용한 에뮬레이션 결과를 나타낸 도면이다.

도 22는 2차원 격자 내의 위치 함수로서 사인 입력 신호의 전압을 나타낸 그래프이다.

도 23은 도 22의 입력 신호의 변환으로부터 얻어지는 출력 신호의 전압을 나타낸 그래프이다.

도 24는 도 1과 같은 2차원 격자의 노드를 둘러싸는 전기 부품을 나타낸 도면이다.

도 25는 다수의 증폭기 및 신호 결합기를 포함하는 칩 아키텍쳐의 특별한 실시예를 나타낸 도면이다.

도 26은 도 25의 칩의 측정 세트업용 장비의 구성을 나타낸 도면이다.

도 27은 본 발명을 검사 하에 구현하는 칩을 나타낸 도면이다.

도 1A 및 도 1B는 본 발명에 따른 2차원 전기 격자(110)의 바람직한 실시예(100)를 나타낸 도면들이다. 도 1A는 도 1B의 팽창 격자(110)의 일부를 나타낸 사시도이다. 도 1B는 상기 팽창 격자(110)의 탑-다운 도면이다.

도 1A를 참조하면, 격자(110)의 일부는 분리형 인덕터(102a-102n), 커패시터(104a-104n), 및 노드(106a-106n)를 포함한다. 상기 인덕터(102a-102n) 및 커패시터(104a-104n)는 격자(110)의 노드(106a-106n)에 근접하게 배열되고 전기적으로 연결된다.

다수의 제1 전기 부품은 제1 축(120) 또는 제1 방향(120)으로 언급되고 (i)첨자를 이용하여 나타낸 인덱스를 갖는 (X 축과 같은) 제1 방향에 평행하도록 지향되는 다수의 제1 전기 경로를 따라 위치한다. 다수의 제2 전기 부품은 제2 축(130) 또는 제2 방향(130)으로 언급되고 (i) 첨자를 이용하여 나타낸 인덱스를 갖는 (X 축과 같은) 제1 방향과 동일 평면 상이 있는 제2 방향에 평행한 다수의 제2 전기 경로를 따라 위치한다. 상기 제1 방향 및 상기 제2 방향은 상호 90°로 지향될 필요는 없다. 예를 들면, 표면은 삼각형, 사각형, 육변형을 갖는 규칙적인 다각형, 그리고 불규칙적인 다각형의 결합을 이용하여 완전히 덮을 수 있다. 상기 제1 방향(120)에 평행한 전기 경로 사이, 및 상기 제2 방향(130)에 평행한 전기 경로 사이의 교차점은 상기 격자(110)의 노드(106a-106n)를 형성한다. 상기 격자(110)는 또한 평면 2차원 격자(110)로서 언급된다.

상기 다수의 제1 및 제2 전기 부품은 각각 제1 단자 및 제2 단자를 포함하고, 상기 인덕터(102a-102n)를 포함하도록 도시되어 있다. 예를 들면, 인덕터(102a 및 102f)는 상기 제1 축(120)에 평행하게 지향된 전기 경로를 따라 배치되고, 인덕터(102a, 102d, 및 102e)는 상기 제2 축(130)에 평행하게 지향된 전기 경로를 따라 배치된다. 상기 다수의 제1 전기 부품은 각각 상기 다수의 제2 전기 부품의 적어도 하나의 부품의 단자에 연결된 적어도 하나의 단자를 갖는다.

상기 다수의 제3 전기 부품은 상기 다수의 제1 및 제2 전기 경로의 교차점에 의해 형성된 평면(에 평행하지 않는)의 외부로 지향된 다수의 제3 전기 경로를 따라 위치한다. 상기 다수의 제3 전기 부품은 각각 제1 및 제2 단자를 포함하고, 상기 다수의 제1 및 제2 전기 부품의 단자들의 적어도 일부 사이에 전기적으로 연결된 적어도 하나의 단자를 포함한다. 다양한 실시예에 의하면, 다수의 제1, 제2, 및 제3 전기 부품은 수동 선형 전기 부품(또는 이들의 등가물), 예를 들면, 인덕터(102a-102n), 커패시터(104a-104n), 저항기들, 및 인덕터, 커패시터, 또는 저항기로서 등가 전기 동작을 제공하는 수동 부품을 포함할 수 있다.

상기 격자(110)는 입력 신호 노드로 선택되고 입력 신호를 수신하는 적어도 2개 노드를 포함하도록 설계된다. 상기 입력 노드는 상기 다수의 제1 전기 부품의 단자들로부터 선택되는 것이 바람직하다. 예를 들면, 사인 곡선, 지수 및 복소수 성분을 갖는 입력 신호들을 포함하는 여러 가지 입력 신호가 상기 입력 노드를 통한 상기 격자(110)에의 입력용으로 선택될 수 있다. 어느 실시예에 의하면, 상기 다수의 입력 신호는 동일한 신호를 포함한다. 다른 실시예에 의하면, 상기 다수의 입력 신호는 적어도 2개의 다른 입력 신호를 포함한다. 어느 실시예에 의하면, 상기 다수의 입력 신호를 상기 격자(110)를 통하여 전파하는 평면 파를 구성한 다.

상기 격자(110)는 출력 신호 노드로서 선택된 적어도 하나의 노드를 포함하도록 설계되고, 상기 격자(110)를 통한 적어도 부분적으로 이동하는 신호를 제공하도록 구성된다. 상기 출력 노드는 상기 다수의 제1 전기 부품의 단자들로부터 선택되는 것이 바람직하다. 전기 신호 변환 장치의 일부로서 기능을 하는 상기 격자(110)는 상기 입력 신호 노드로부터의 다수의 입력 신호를 상기 적어도 하나의 출력 신호 노드로 입력, 변환, 및 출력한다.

다른 실시예에 의하면, 인덕터 및 커패시터를 구비한 전기 부품의 구성은 저항기들, 다른 선형 부품 및/또는 등가물에 의해 추가될 수 있다. 다른 실시예에 의하면, 인덕터 및 커패시터의 구성은 여기에 설명된 상기 회로들의 구성에 이중 회로를 구성하는 전기 부품의 구성에 의해 대체될 수 있다. 어느 실시예에 의하면, 상기 격자는 회로의 인덕턴스 커패시턴스(L-C) 부분, 인덕턴스 저항(L-R) 부분, 저항 커패시턴스(R-C) 부분을 포함하여 다른 특징 형식의 입력 신호를 효과적으로 변환할 수 있다. 회로의 전압 및 전류 신호가 다른 회로의 대응하는 전류 및 전압 신호로 변환하는 경우, 이중 회로는 보상 동작을 제공하는 것으로 이해되므로, 여기에 설명된 회로의 이중 회로가, 또한 예측된다.

1차원 LC(인덕턴스-커패시턴스) 래더가 인덕터(102a-102n) 및 커패시터(104a-104n)로 이루어진 격자를 형성함으로써 2차원 전파 매체로 일반화될 수 있다. 도 1에는 사각 격자가 도시되어 있지만, 인덕터(102a-102n) 및 커패시터(104a-104n)의 구성은 또한 직사각형, 삼각형, 또는 육각형 격자(도시안됨)와 같은 다른 타입의 격자 토폴로지에 적용될 수 있다. 일반적으로, 인덕터 및 커패시터의 값이 공간에서 변하는 경우, 상기 격자는 불균일할 수 있다. 상기 인덕터 및 상기 커패시터의 값이 매우 급하게 변하지 않는 경우, 각 노드(106a-106n)에서 국부 전파 지연(∝

) 및 국부 특성 임피던스(∝

)을 정의할 수 있다. 이것은 제1 방향(120) 및 제2 방향(130)의 함수로서 국부 인피던스 및 속도를 정의할 수 있도록 하고, 원하는 전파 및 반사 특징을 얻는 것을 수행할 수 있도록 한다. 우리는, 평면파가 직사각형 매체의 제1 방향(120)(좌측에서 우측으로)을 따라 전파하는 경우의 2차원 매체의 하위 분류를 고려한다.

도 2A 및 도 2B는 전기 깔대기의 동작을 에뮬레이트하기 위하여 개별 전기 임피던스가 각각 할당된 전기 격자(210)의 일부(영역/서브-격자)의 바람직한 구성(210)을 나타낸 도면들이다. 도 2A는 전기 깔대기(210)로서 구현된 상기 격자(210)를 통한 인피던스의 분배를 설명한다. 도 2B는 상기 임피던스의 분배에 대한 그래픽 표현(250)을 나타낸다.

도 2 및 후속 도면에 도시된 실시예에 의하면, X 축(120) 및 Y 축(130)에 평행하게 지향된 제1 및 제2 방향을 갖는 사각 격자가 설명의 편의를 위해 사용된다. 도시된 바와 같이, 상기 격자(110)의 일부는 깔대기의 개념을 설명하기 위하여 개별 임피턴스가 할당된다. 예를 들면, 부분(212aa, 212ba, 212ca 내지 212na)는 Z, 3Z, 5Z, ... 10Z의 임피던스 값으로 각각 할당되고, 부분(212ba, 212bb 내지 212bn)은 Z의 임피던스 값으로 균일하게 할당되고, 부분(212ca, 212cb, 212cc 내지 212cn)은 각각 Z, 3Z, 5Z, ..., 10Z의 임피던스 값으로 할당된다. 입력 신호 들(214)는 도시되지 않은 입력 단자에서 상기 격자(110)에 입력하고, 출력 단자(216a-216c)에서 상기 격자(110)로부터 출력한다.

상기 방법 중의 하나에 의해, 상기 표면들이 X 축(120)에 대하여 일정한 신호 전파 속도를 유지함으로써 실행될 수 있고, 우리가 X 축(120)을 따라 우측으로 이동시킴에 따라 상기 격자(110)의 상부(220a) 및 하부(220b)에서, Y 축(130)에 대하여 특성 임피던스를 증가시킨다. 이 것은 도 2에 그래프 형태로 도시되어 있다. 상기 X 방향(120)에서 좌측에서 우측으로 전파하는 평면파는 상부(220a) 및 하부(220b) 테두리에서 고 임피던스를 경험하고, 상기 격자(110)의 중심(220c)을 이동하는 전류에 대하여 비교적 저 임피던스(저항)을 경험하게 된다. 도 3A 및 도 3B에 도시된 시뮬레이션 전압 및 전류 파형에 설명된 바와 같이, 상기 파가 우측(출력 노드(216a-216c))으로 전파함에 따라, 이 임피던스 프로파일 깔대기는 상기 격자(110)의 중심(220c)에 파워을 더 많이 제공한다.

상기 신호가 상기 X 축(120)을 따라 (출력 노드(216a-216c) 쪽으로) 전파함에 따라, 상기 Y 축(130)에 관계없이 전파 속도를 유지함으로써, 상기 신호는 자연 컷-오프 주파수보다 더 낮은 주파수에 관계없이 격자 응답 주파수를 유지하면서 평면파의 형상을 유지시킨다. 우리는, 이것이 상기 파워를 출력 노드(216a-216c) 쪽으로의 격자의 중심(220c)을 결합하고 전하는 방법으로 인하여 이것을 전기 깔대기라 부른다.

본 발명의 실시예는, 상기 다수의 제1 전기 부품 및 상기 다수의 제3 전기 부품이 상기 다수의 제1 전기 경로를 따라 전파하는 신호들용의 일정한 신호 전파 속도 및/또는 일정한 신호 전파 진폭 중의 적어도 하나를 제공하도록 선택되는 경우의 기준을 만족시키도록 설계되는 것이 바람직하다. 상기 다수의 제2 전기 부품 및 상기 다수의 제3 전기 부품은 상기 다수의 제2 전기 경로를 따라 전파하는 신호들에 대하여 변하는 신호 전파 속도 및/또는 신호 전파 진폭 중의 적어도 하나를 제공하도록 설계되는 것이 바람직하다.

도 1A에 도시된 바와 같이, 상기 다수의 제1 전기 경로는 상기 인덕터(102c-102e, 102h-102i)를 포함한다. 상기 다수의 제2 전기 경로는 인덕터(102a, 102f, 102b, 102g, 및 102n)을 포함한다. 상기 다수의 제3 전기 경로는 상기 다수의 제1 및 제2 전기 경로에 의해 형성된 상기 평면의 외부에 위치하는 상기 커패시터(104a-104n)를 포함한다.

나중에 더욱 상세하게 설명되는 바와 같이, 전기 경로에 따른 단위 길이 당 인덕턴스 및 커패시턴스의 함수인 신호 전파 지연 특성

는 상기 전기 경로를 따라 전파(이동)하는 신호의 신호 전파 속도에 영향을 준다. 전기 경로에 따른 단위 길이 당 인덕턴스 및 커패시턴스의 함수인 임피던스 특성

는 상기 전기 경로에 따라 전파(이동)하는 신호의 시간 함수로서 상기 신호 전류와 같은 상기 신호 진폭에 영향을 준다.

예를 들면, 어느 실시예에 의하면, 상기 다수의 제1 전기 부품은 동일한 인덕턴스를 갖는 인덕터이고, 상기 다수의 제2 전기 부품은 변하는 인덕턴스를 갖는 인덕터이고, 상기 다수의 제3 전기 부품은 커패시턴스를 갖는 커패시터이다. 상기 전기 경로를 따라 그렇게 변하는 인덕턴스는 상기 Y 축(130)의 방향에 평행하고, 상기 신호 전파 지연 특성 및/또는 상기 전기 경로의 임피던스 특성에 영향을 준다.

상기 격자(110)는, 신호가 적어도 2개의 입력 신호 노드를 통하여 입력하고 변환되어 상기 격자(110)의 적어도 하나의 출력 신호 노드로 통신되도록 설계된다. 또한, 상기 격자는, 다수의 제1 신호 및 제2 신호가 시간을 초과하여 차례 차례로 상기 격자(110)로 입력되고, 상기 다수의 제1 신호의 변환에 대응하는 출력 신호가 상기 적어도 하나의 출력 신호 노드를 통하여 관찰되기 전에, 바람직하게 설계된다.

어느 실시예에 의하면, 상기 격자(110)는 또한, 적어도 하나의 실시간 아날로그 입력 신호를 입력, 변환, 및 출력함으로써, 상기 다수의 제1, 제2, 및 제3 전기 부품이 적어도 하나의 물리적인 현상 중의 적어도 하나의 양상의 에뮬레이션을 위하여 구성되도록, 설계된다. 어느 실시예에 의하면, 상기 물리적인 현상은 광학 굴절 또는 회절을 포함한다. 어느 실시예에 의하면, 상기 다수의 제1, 제2, 및 제3 전기 부품은 수학적 공정과 같은 적어도 하나의 공정의 적어도 하나의 양상의 에뮬레이션을 위해 구성된다. 상기 수학적 공정은 이산 푸리에 변환과 같은 수학적 변환일 수 있다. 어느 실시예에 의하면, 상기 다수의 제1, 제2, 및 제3 전기 부품은 다수의 실시간 아날로그 입력 신호를 결합하기 위해 구성된다.

어느 실시예에 의하면, 상기 격자(110)는 다수의 평면 2차원 서브-격자를 포함한다. 상기 평면 2차원 서브-격자는 상기 격자(110)의 일부로서 정의되고, 상기 격자(110)의 일부 또는 영역으로도 언급된다. 상기 서브-격자는 각각 각각 일정한 신호 전파 속도 및 상기 다수의 제1 전기 경로의 경로들을 따라 전파하는 신호들용 일정한 신호 전파 진폭 중의 적어도 하나를 제공하기 위하여 선택된 상기 다수의 제1 전기 부품 및 상기 다수의 제3 전기 부품, 그리고 상기 다수의 제2 전기 경로의 경로들을 따라 전파하는 신호들용으로 변하는 신호 전파 속도 및/또는 신호 전파 진폭 중의 적어도 하나를 제공하기 위하여 선택된 상기 다수의 제2 전기 부품 및 상기 다수의 제3 전기 부품을 갖는 별개의 평면 2차원 격자를 포함한다.

어느 실시예에 의하면, 제1 평면 2차원 서브-격자는 제1 굴절률을 갖는 제1 광학 재료를 에뮬레이트하고, 제2 평면 2차원 서브-격자는 제2 굴절률을 갖는 제2 광학 재료를 에뮬레이트한다.

도 3A 내지 도 3D는 본 발명의 실시예를 이용한 이상적인 전기 깔대기를 시뮬레이팅(에뮬레이팅)한 결과를 나타낸 도면들이다. 도 3A는 상기 깔대기(격자)(210)용 섹션 수의 함수로서 전압의 그래프(320)이다. 도 3B는 상기 깔대기(격자)(210)용 섹션 수의 함수로서 전류의 그래프(340)이다. 도 3C는 상기 깔대기(격자)(210)용 상기 입력 신호의 주파수의 함수로서 시뮬레이트된 효율의 그래프(360)이다. 도 3D는 상기 깔대기(격자)(210)를 통하여 분배된 파워의 프로파일(380)이다.

상기 깔대기(격자)(210)의 (0과 동일한 X 섹션 수로부터의) 좌측을 구동하는 다중 동기 신호 소스는 X 축(120)을 따라 우측(140과 동일한 X 섹션 수) 쪽으로 이동하는 평면파 프론트를 발생할 수 있다. 상기 출력 노드는 상기 우측 경계(140과 동일한 X 섹션 수)의 중간에 위치한다. 모든 좌측 경계 노드(216a-216c)는 상기 노 드에서 상기 국부 인피던스로 매칭되는 저항기에 의해 종결된다. 15와 동일한 Y 섹션 수를 갖는 경계에서의 노드들 및 0과 동일한 Y 섹션 수를 갖는 경계에서의 노드들은 개방된 채로 유지된다. 한 구현 예에 의하면, 도 3C는 상기 전기 깔대기(격자)(210)의 광대역 특징을 설명하는 시뮬레이트된 효율 대 주파수를 나타낸다. 효율은 상기 입력 노들들에서의 파워들의 합에 대한 상기 출력 노드에서의 상기 파워의 비율에 의해 정의된다.

상기 국부 특성 임피던스는 상기 Y 축(130)에 관계없이 유지되지만, 상기 파 프론트가 우측(0(i=0)과 동일한 X 섹션 수로부터 140(i=140)과 동일한 X 섹션 수 쪽)으로 이동함에 따라, 상기 전파 속도가 결합기 격자(210)의 상부 경계(15(i=15)와 동일한 Y 섹션 수) 및 바닥 경계(0과 동일한 Y 섹션 수)에 증가하도록 변경되는 경우, 상기 깔대기(격자)(210)에 대응하는 이중 회로가 존재한다. 출력이 취해지는 경우, 상기 좌측 경계(0과 동일한 Y 섹션 수) 상의 입력 소스는 대략 X=140, Y=7 또는 8, (i=140,j=7.5)에서 우측 경계의 중간에서 발생해야 하는 초점에 가간섭적으로 추가된다. 상기 격자(110)의 동작은 상기 광학 렌즈의 동작과 유사하고, 그래서 초점 특징으로 인하여 전기 렌즈로서 언급된다. 하지만, 상기 초점 동작은 주파수 의존적이고, 그러므로 하나의 주파수에 완벽하게 동작한다. 다른 주파수에 있어서, 상기 입력으로부터 상기 출력으로의 위상 쉬프트가 달라 다른 초점 길이를 일으킨다.

상기한 이중 회로를 구성하기 위하여, 도 2의 격자(210)는 다음의 방식으로 변경된다. 도 2의 상기 특성 임피던스 값은 상기 Y 축(130)에 대한 하나의 균일값 과 동일하게 변한다. 신호 전파 속도에 영향을 주고 도 2에서 균일한 신호 전파 지연 값은 Y 축(130)에 대하여 변하여, 도 2의 상기 격자(210)의 상부 경계(220a) 및 하부 경계(220b)에서 신호 전파 지연이 최소화되고, 신호 전파 속도가 최대화되도록 한다.

도 4는 특정 위치에서 특성 임피던스를 구현하기 위하여 상기 전기 격자 내에서의 다른 금속층(410, 420, 및 430)의 사용을 나타낸다.

상기 깔대기의 직사각형 구현의 테두리에서 특성 임피던스가 큰 X(120)에 대하여 증가하고, 상기 격자(110,210)의 우측으로 전파할 때 상기 메쉬의 고 임피던스 부분을 버릴 수 있다. 다중 금속을 갖는 실리콘 공정에 있어서, 우리는 다른 금속층을 상기 Y 축(130)에서 다른 포인트에 사용하여, 도 4에 도시된 바와 같이 상기 결합기 격자(110, 210) 양단 국부 특성 임피던스를 제어하는데 사용될 수 있는 단위 길이 당 다른 커패시터가 생기게 할 수 있다. 이렇게 함으로써 입력 파워의 대부분이 50 Ω에 매칭되는 출력에서 집중하게 된다. 상기 결합기 격자(110, 210)는 400 ㎛ 길이를 갖고(X 축(120)), 240 ㎛ 직경을 갖는다(Y 축(130)). 이것은 4개의 하부 금속 층을 사용하여 가변 깊이 접지 평면을 형성한다. 우리는 상기 인덕턴스를 변화시키지 않고 단지 커패시턴스를 변화시키므로, 상기 전파 지연은 Y 축 방향(130)에 대하여 약간 변하여, 대역 통과 응답을 일으킨다. 우리는 이상적인 깔때기 실시예와 이상적인 렌즈 실시예 사이의 하이브리드인 결합기 실시예의 타입을 고려한다.

도 5는 84GHz에서 입력 파워(520)의 함수로서 본 발명의 실시예의 출력 파 워(530) 및 드레인 효율(540)을 나타낸다. 상기 선형 증폭기는 -2.5V 및 0.8V의 2개의 전원을 가지고 750mA 전류를 발생한다. 소 신호 이득은 약 8dB이고, 상기 증폭기가 압축함에 따라 효율은 증가한다. 이 주파수에서, 드레인 효율은 3dB 이득 압축에서 4% 이상이다.

도 6은 도 5의 실시예에 대한 주파수(640)의 함수로서 출력 파워 및 이득(630)의 그래프를 나타낸다. 출력 파워(630)에서 최대 약 21 dBm이 다른 신호 소스, 즉 후진 파 발진기(BWO) 및 주파수 곱셈기를 이용하여 측정한다. 상기 곱셈기를 이용한 하부 측정된 최대 파워는 BWO에 비해 제한된 출력 파워 및 86 내지 90GHz의 하부 증폭기 이득 때문이다. 125mW의 상기 피크 출력 파워는 85GHz에서 얻어지고 60mW 이상의 출력 파워는 73GHz와 97GHz 사이, 또는 24GHz의 3dB BW에서 유효하다.

도 7은 200GHz의 바이폴라 컷오프 주파수를 갖는 0.13㎛ SiGe BiCMOS 내에 위치하는 파워 증폭기의 다이 사진(710)을 나타낸다. 광 대역 응답을 얻기 위하여, 우리는 도 7의 최 좌측 창 유리(750)에 도시된 이미터 축퇴(degeneration)를 갖는 입력 구동기로서 A 급 축퇴 캐스케이드 분배형 증폭기(720)를 이용한다. 상기 공정에서 비-축퇴 캐스케이드 증폭 단은 표준 공통-이미터용 7dB에 대조되는 바와 같이, 80GHz에서 15GHz의 안정된 최대 파워 이득을 갖는다. 상기 이미터 축퇴는 대역폭용 이득을 교체하는데 사용된다. 각 증폭기(720)는 (도 7의 바닥에 상기 창 유리(720)에 개략적으로 도시된 바와 같이) 상기 결합기(730)에 연결된 상기 출력 전송 라인를 구동하는 8개의 단으로 구성된다. 상기 입력은 각각 증폭기를 구동하는 4개의 경로로 분리된다. 증폭 후, 상기 결합기는 상기 출력 노드(740)에서 파워를 결합한다.

인덕터 및 커패시터의 2차원 격자(110)의 예가 도 1A 및 도 1B에 도시되어 있다. 상기 인덕터 및 커패시터의 2차원 격자(110)는 1차원 전송 라인의 자연적인 일반화이다. 2차원 인덕터/커패시터(LC) 격자(110)의 선형 및 비 선형 버전은 직류 내지 100GHz의 주파수 범위에서 신호 형상화 문제의 솔루션용일 수 있다. LC 격자를 촉진하는 하나의 이유는, 상기 LC 격자가 제한된 이득, 효율, 및 항복 전압을 경험하지 않는 수동 장치에 비교하여, 단지 능동 장치로 이루어지기 때문이다. 또한, 능동 소자용 특성 계수는 능동(비-수동) 장치 솔루션을 이용하여 얻기 어려운 약 300GHz의 컷-오프 주파수를 허용하기에 적당히 충분하다. 그래서, 2차원 LC 격자는 고 마이크로파 및 밀리미터 파 집적 회로 설계에 도입되는 적당한 후보이다.

2차원 LC 격자용 일반적인 모델이 전압 및 전류의 키르히호프의 법칙으로부터 유도 및 시작한다. 이 모델은 부분 차동 방정식으로 구성되고, 연속체 및 준-연속체 한계로부터 발생하고, 어떤 임계값 이하의 주파수 내용을 갖는 신호들용으로 유효하다. 상기 준-연속체 모델은 격자 분리성을 고려하여 설계된 상기 연속체 모델 + 고차 분산 수정으로 구성된다. 상기 부분 차동 방정식 모델 및 수치 시뮬레이션을 기초로 하여, 2차원 LC 격자가 다양한 입력 신호로부터 상기 파워를 결합하는데 사용될 수 있다. 이러한 격자가 85GHz(도 6-7)에서 125mW를 발생하는 파워 증폭기를 구현하는데 사용되는 경우, 상기 격자는 0.13㎛ SiGe BiCMOS 공정에서 칩 상에 설계 및 제작된다.

우리는 연속체 및 준-연속체 모델을 적용하여 표준적인 광학 굴절 및 회절 현상을 재생하는 2차원 DC 격자의 설계 가능성을 설명한다. 균일한 2차원 LC 격자에 대한 상기 연속체 모델은 스칼라 파 방정식과 같아 광학 환경(context)에서 스칼라 필드를 제어하므로, 상기 결과는 그럴 듯하다. 흥미롭고 우리의 수치 시뮬레이션이 보이는 것은, 불연속이 상기 2차원 격자의 환경에서 광학 현상을 재생하는 주요 장애물을 제공하지 않는다는 것이다. 상기 발견의 긍정적인 결과는, 상기 2차원 LC 격자가 사용되어 입력 신호의 근접한 이산 푸리에 변환을 계산한다는데 있다.

또한, 2차원 LC 격자에서, 우리는 인덕턴스 및 커패시턴스를 독립적으로 변화시켜 신호 임피던스를 일정하고 유지하면서 (광학 재료에서의 굴절율의 변화에 대응하는) 상기 신호 전파 지연에 큰 변화를 갖는 격자를 생성하거나 그 역 동작을 수행한다. 일반적으로, LC 격자의 실행은 유사한 특징을 갖는 광학 재료의 실행 보다 더 쉽고, 저가이고 어쩌면 더 빠르다.

저자가 "M. Born 및 E. Wolf"인 "Principals of Optics" 및 저자가 "J.W. Goodman"인 "Introduction to Fourier Optics"이라는 제목을 갖는 파 및 푸리에 광학상 텍스트와 같은 표준 텍스트는 그들의 노력이 표면상 3차원 매체에 집중한다. 그 이유는 대부분의 실험 굴절 세트업이 공간 3차원에서의 광 전파를 포함하기 때문이다. 하지만, 2차원 매체에서의 광 전파는 이전에 고려되었다. 2차원 분산이 없는 연속체용 굴절 적분은 좀머펠드에게 거의 알려져 있다 - 예를 들면, Bouwkamp's 조사 논문(C.J. Bouwkamp, Rep. Prog. Phys. 17.35(1954)) 및 레퍼런스의 방정식 (2,23)-(2.26) 참조. 이 영역에서의 최근 작업은 2차원 파의 초점 및 회절용의 정확하고 근접한 수치 결과를 유도한 J.J. Stamnes에 기인한다. Stamnes의 결과는 심지어 2차원 파에 대하여 표준 푸리에 변환 적분이 유도될 수 있다는 것을 간단하게 보이는 것을 정지한다. 또한, Stamnes의 작업은 분산없는 연속체를 통하여 전파하는 파들을 독점적으로 처리하여, 단지 어떤 주파수 범위에서 2차원 LC 격자를 단지 근사적으로 설명한다. 2차원 회절(A.C. Green, H.L. Bertoni, and L.B. Felsen, J. Opt. Soc. Am. 69, 1503(1979)) 및 (S.L. Dvorak and H.-Y. Pao, IEEE Trans. Ant. Prop. 53, 2299(2005)에 대한 다른 논문은 이 관계와는 다르다.

우리 작업의 수학적 부분은 Stamnes에 의해 이용된 좀머펠드 및 키르히호프의 표준적인 접근으로부터 이익을 얻는다. 단일 슬릿 회절 문제에 대한 이러한 접근은 P_O에 중심을 둔 곡선 주위의 특정 적분에 의하여 포인트 P_O에서의 회절된 파를 표현하기 위한 그린의 정리의 하나를 이용하는 것으로 구성된다. 우리는 I(P_O)에 의하여 상기 적분을 표시한다. 다음으로, 우리는 상기 회절된 필드의 공간 부분이 다음 수학식 1로 표현된 헬름홀츠 방정식의 해법이다.

상기 필드용 경계 조건의 선택 및 상기 슬릿의 개구에서의 수직 미분과 함께 수학식 1의 빠른 대칭 해법에 대한 지식은 우리가 적분 I(P_O)로부터 회절 적분으로 통과할 수 있도록 한다. 현재 작업에서, 우리는 수치 결과가 상기 표준 접근을 이 용한 회절에 유효하게 한다.

결정 격자에 대한 Brillouin의 표준 작업은 공간 1차원, 2차원, 및 3차원에서 결정 격자들, 질량-스프링 모델들, 및 LC 격자들 사이의 유사를 명백하게 한다. 상기 작업에 대한 Brillouin의 주요 초점은 주기 균일성을 갖는 격자용 대역-갭 이론의 발전이었다. 우리가 고려하는 격자 균일성은 전체가 다른 타입이다.

1/2이 다른 1/2 보다 더 높은 신호 전파 지연

을 갖는 경우, 우리는 먼저 직선으로 분리된 2개의 1/2로 구성된 격자에서 기본적인 회전 문제를 분석한다. 우리는, 격자 전압이 준-연속체 모델에 의해 설명되고 것으로 가정하고 스넬의 법칙의 분산 정정 형태를 얻는다. 우리의 분석은 완전 이산 격자 방정식의 수학적 시뮬레이션(에뮬레이션), 즉 전압 및 전류의 키프히호프의 법칙에 의해 확인된다.

다음으로, 우리는 균일한 2차원 LC 격자에서 회전의 문제를 검사한다. 격자(110)의 치수가 X 방향(120) 및 Y 방향(130)에서 작은 파장을 갖는 것으로 가정한다. 그 후, 상기 격자(110) 자체는 얇은 슬릿 회절 개구와 같이 동작한다. 다시 말해, 파가 상기 격자의 좌측 경계로부터 우측 경계로 전파함에 따라, 상기 얇은 슬릿 회절 개구의 일측으로부터 타측으로 전파하는 것처럼 된다. 수치적인 실험이 이를 지지한다.

우리는 연속체 모델을 이용하여, 키르히호프 및 레일리-좀머펠드 회절 적분의 2차원 버전을 유도한다. Huygens-프레즈넬 이론으로부터 동일한 논증을 적용함으로써, 우리는 상기 격자(110)의 좌측 1/2로부터 상기 격자의 우측 경계로 전파하 는 소스로 인한 조명을 해결한다. 우리는 어떤 적당한 근사 하에 상기 조명이 상기 소스의 위상 쉬프트된 푸리에 변환이라는 것을 보인다. 적당한 전기 렌즈를 이용함으로써, 우리는 상기 위상 쉬프트를 삭제하고 2차원 LC가 어떻게 입력 신호의 근사 푸리에 변환을 계산할 수 있는 지를 보인다. 이러한 격자에 대한 구현 이슈가 설명된다.

다음은 격자 방정식 및 공간 차동 방정식 모델 및 키르히호프의 법칙에 대하여 설명한다. 양 방향으로 무한하게 연장되는 2차원 LC 격자에 있어서, 전압 및 전류의 키프히호프의 법칙은 아래 수학식 2 내지 4를 독출한다.

여기서, 우리는 커패시턴스 C_ij 및 인덕턴스 L_αβ가 시간의 함수로서 고정된 값을 유지하는 것으로 가정한다. 다른 방법으로, 수학식 2 내지 수학식 4의 우측은 변경되고 상기 격자의 동력은 비선형적이다. 반대로, 수학식 2 내지 수학식 4의 시스템은 선형적이다.

다음은 연속체 한계를 설명한다. 수학식 3의 연속체 한계는 테일러 직렬 독립 변수를 이용하여 유도된다. 균일한 격자의 경우, 우리는 분산 관계, 및 우리가 지금 설명하는 절차를 시험함으로써 연속체 한계에 간단히 도달할 수 있다. 시간에 대한 차동 방정식인 수학식 2에서 C_ij = C, L_αβ = L이고, 수학식 3 및 수학식 4로 대체하여 다음 수학식 5로 표현되는, 격자 전압에 대한 단일 단자 2차 방정식을 유도한다.

(V_{i -1,j} - 2V_{i ,j} + V_{i +1,j}+ V_{i ,j-1}- 2V_{i ,j}+ V_{i ,j+1})= LCV_ij

격자 요소 간의 간격은 X 방향(120) 및 Y 방향(130)에서 모두 동일하고, 일정한 격자 간격 d를 나타낸다. 그래서,

V_{i +1,j}(t)= e^ikxdV_{i ,j}(t), V_{i ,j+1}(t)= e^ikydV_{i ,j}(t), V_{i ,j}(t)= e^-iωt

여기서, 하나의 분산 관계인 수학식 6을 유도한다.

θ<<1인 경우, 우리는 sinθ=θ로 근사화한다. 따라서, k_xd<<1이고 k_yd<<1인 경우, 분산 관계는 다음 수학식 7로 근사화된다.

ℓ 및 c가 각각 단위 길이 당 인덕턴스 및 커패시턴스인 경우, L을 dℓ로 대체하고 C를 dc로 대체한다. ℓ 및 c가 d→0 극한에서 일정하게 유지되는 것을 가정하면, 우리는 다음의 연속체 분산 관계인 수학식 8에 도달하고, 스칼라 파 방정식에 대하여 정확한 분산 관계인 수학식 9가 된다.

이전 미분에서, 우리는 수학식 5로 시작하고 연속 함수 v(x,y,t)를 가정하여, v(id, jd, t)= V_ij(t)가 V_ij에 대하여 테일러 시리즈에서 V_{i +σ,j} 및 V_{i ,j+σ}로 확장되어 수학식 9의 동일한 PDE 모델을 정밀하게 유도한다. 정확한/근사 분산 관계에 기초를 둔 수학식 5의 연속 모델과 동일한 수학식 9의 미분은, 현재 보일 자체 유틸리티를 갖는다.

다음은 유효성의 범위에 대하여 설명한다. 우리는, 수학식 9의 연속 모델이 유효한 경우에 양적으로 이해하기를 원한다. 먼저, 우리는 근사 sin² θ=θ²에서의 상대 에러는 ｜θ｜<1/4에 대하여 2.5% 미만이라는 것을 쉽게 결정할 수 있다. 파장은 λ=2π/k에 의해 파동수에 관계하므로, k_x 및 k_y에 대한 조건은

로 함축된다.

격자 파의 하나의 파장이 25 격자 간격(섹션) 이상을 차지하는 한, 수학식 8의 연속 분산 관계 및 PDE 수학식 9는 수학식 6의 완전 이산 분산 관계 및 차동 방정식인 수학식 5에 적당히 근사화된다.

설명을 위하여, 인덕턴스 및 커패시턴스는 각각 L=30pH 및 C=20pF로 고정한다. 상기 값들 (및 이보다 약간 작은 값)을 갖는 인덕터 및 커패시터는 오늘날의 실리콘 공정에서 제작되고, 더 작은 값에서 기생 효과가 발생하게 된다. 주파수 w의 파가 단지 X 방향(120)으로 이러한 격자를 통하여 전파한다고 가정한다. 이 경우, k_y = 0이다. 수학식 6의 분산 관계가 이용되어 다음 파라미터

를 갖는 것으로 결정할 수 있다.

그 후, 2차원 LC 격자의 연속 모델의 유효성에 대한 컷-오프 주파수 w < 52GHz인 동안은 k_xd < 1/4이다. 다음의 계산 w_M = 2.6×10¹² sec^-1 = 410GHz로부터 자체 격자에 대한 컷-오프 주파수 w_M을 독출하기 쉽다는 것에 주목하라.

다음은 분산 정정에 대하여 설명한다. 만약 우리가 유효성의 연장 범위를 갖는 수학식 5의 PDE 모델을 추구하면, 처리하기 위한 하나의 방법은, 수학식 (6)에서 sin을 근사화할 때, 고차 항들을 이용하는 것이다. 즉, 우리는 수학식 6으로부터 시작하여, sin θ에 대하여 2개 항 테일러 시리즈를 이용하여 다음 수학식 10을 얻는다.

결과로 얻어지는 근사화 분산 관계는 수학식 11로 표현된다.

상기 분산 관계는 수학식 12로 표현되는 스칼라 PDE에 대한 정확한 관계이다.

여기서,

는 바이라플라시안 연산자로서 수학식 13으로 표현된다.

테일러 시리즈 근사화를 이용하여 이전에 유도한 수학식 12은 이산 방정식인 수학식 5에 대한 준 연속체 모델이다. 상기 모델이 유효한 경우를 평가하기 위하여, 수학식 10의 근사화에서의 상기 상대적인 에러가 ｜x｜<1에 대하여 2.5 % 미만인 것으로 가정한다. 이 경우에 상기 계산을 반복하면, 우리는 다음의 조건

을 얻는다.

격자 파가 적어도 7 격자 간격(섹션)을 차지하는 한, 수학식 11의 분산 관계는 수학식 6의 진 분산 관계를 밀정하게 매칭시킨다. 이전에 가정한, 인덕턴스 L = 30pH 및 C = 20pF을 갖는 균일한 격자에서 w < 198GHz인 경우에, 우리는 수학식 6의 완전 분산 관계를 이용하여, 상기 조건이 X 방향(120)으로 이동하는 평면파를 유지시키는 것을 결정한다.

다음은 상기 경계들의 효과에 대하여 설명한다. 물론, 실험적으로 실현할 수 있는 격자들은 유한 크기임이 틀림없다. 또한, 우리가 상기 격자 방정식을 수치적으로 시뮬레이트하는 경우, 우리는 상기 격자의 유한성으로 인하여 발생하는 적당한 경계 조건들을 고려해야 한다. 이러한 이유 때문에, 우리는 상기 경계들에 대한 키르히호프의 법칙을 관하여 좀더 설명한다.

X 방향(120)에서 M 노드들 및 Y 방향(130)에서 N 노드들을 갖는 유한 격자에 대하여, 우리는 2≤i≤M, 2≤j≤N에 대하여 유지되는 수학식 2, 1≤i≤M, 2≤j≤N에 대하여 유지되는 수학식 3, 및 1≤i≤M-1, 2≤j≤N에 대하여 유지되는 수학식 4를 관찰한다.

수학식 2 내지 4는 상기 경계 상 전압 노드들로 인한 기여를 고려하고 변경할 필요는 없다. 한편, i=1, i=M, j=1, 및 j=N에 대한 수학식 2는 상기 격자 밖 테두리에 대응하는 좌측에서의 항들을 제거함으로써 정정되어야 한다. 또한, 우리는 상기 격자의 우측 경계는 오옴의 법칙을 따르는 저항기에 의해 저항성으로 종결되는 것으로 가정하여, i=M에 대한 방정식들은

2≤j≤N-1일때,

로 독출된다.

저항 R_j은 우측 경계 상에 입사하는 파에 대한 반사 계수를 최소화하도록 선택된다. 이것은 기본적인 임피던스 매칭 문제이고, 균일한 매체에 대하여, 해법은 상기 우측 경계를 따라 모든 곳에서

를 선택함으로써 구해진다.

다음은 광학 굴절 및 스넬의 법칙에 대하여 설명한다. 도 8은 제1 신호 전파 지연 특징을 갖는 제1 부분(영역/서브-격자)(810), 수평 경계(830), 및 제2 신호 전파 지연 특징을 갖는 제2 부분(영역/서브-격자)(820)을 포함하는 2차원 격자(800)를 나타낸 도면이다. 도 8은 가장 간단한 시나리오: 수평 경계(830)을 따른 신호 전파 지연

에서 점프를 갖는 2차원 LC 격자를 나타낸다. 다시 말해, 상기 경계 위로는, 상기 신호 전파 지연이

와 동일하고, 상기 경계 아래로는,

와 동일하다. 입사파는 각 θ^I840에서 (상부로부터) 상기 경계(830)에 도달하고, 각 θ^R820에서 부분적으로 반사하고, 각 θ^τ846에서 부분적으로 투과한다.

상기 격자의 연속체 모델은 상기한 수학식 9로 주어지고 여기에, 수학식 14로 되풀이 표현된다.

여기서, V는 전압이고, 상기 신호 전파 지연

이다. 상기 입사파, 상기 반사판, 및 상기 투과파가 수학식 14의 평면파 솔루션인 것으로 가정하면, 상기 파들이 상기 격자(800)의 상부 또는 하부 (1/2)에 있는 지의 여부에 따라 상기 적당한 분산 관계로 전파할 때, 우리는 표준 변수들을 적용하여 수학식 15로 표현되는 스넬의 법칙 뿐만 아니라 θ^I = θ^R를 유도한다.

수학식 14로부터 시작하는 수학식 15의 미분은 완전하게 표준이고, 여기서는 반복하지 않는다. 대신, 우리는 단순한 굴절 문제에 대한 불연속의 효과를 시험하고, 특히, 불연속으로 유도된 상기 분산에 대하여 최하 차수로 설명되는 스넬의 법칙의 버전을 유도한다. 상기 입사파, 상기 반사판, 및 상기 투과파가 수학식 16으로 표현되는 분산 준-연속체 모델의 솔루션이다.

여기서,

는 수학식 13에서 정의된 바이라플라시안이다. 주파수 ω 및 파동수 k가 다음 분산 관계

의 관계를 가지는 한, 상기 수학식 16은 다음 형태 V = exp(i(kㆍx - ωt))의 평면파 솔루션을 갖는다.

상기 분산 관계에 의하여, 우리는 상기 표준 굴절 문제를 고려하고, 입사전압, 반사 전압, 및 투과 전압에 대한 평면파 형태인 V^I = exp(i(k^Iㆍx -ω^It)),

V^R = Rexp(i(k^Rㆍx -ω^Rt)), 및 V^T = Texp(i(k^Tㆍx -ω^Tt))를 가정한다. 경계 y =0에서 전압들을 매칭함으로써, 우리는 모든 x 및 모든 t에 대하여 참임이 틀림없는 수학식 17을 얻는다.

expi(k_x ^Ix - ω_It)+ Rexpi(k_x ^Rx + ω_Rt) = Texpi(k_x ^Tx - ω_Tt)

따라서, 우리는 다음의 방정식인 수학식 18 및 수학식 19를 가져야 한다.

k_x ^R = k_x ^T = k_x ^I

ω^R = ω^T = ω^I

수학식 18 및 수학식 19은 다음의 미분에서 매우 유용하다. 스넬의 법칙의 분산 정정된 버전의 미분은 수학식 20을 만족시키는 상기 문제의 기하학으로부터 주의함으로써 시작된다.

여기서 다음의 절차는 y < 0 및 y < 1/2 평면에서 분산 관계와 함께 수학식 18 및 19의 방정식을 이용하는 것으로 구성되어 입사 파동수 k^I, 상기 격자 간격 h, 및 상기 신호 전파 지연 τ₁ 및 τ₂에 의하여 수학식 20의 우측을 시도 및 표현하도록 한다. 우리가 이것을 수행한 것으로 가정하면, 우리는 상기 우측을 h의 제곱으로 확대할 수 있다. 차수 h⁰에서, 우리는 수학식 15의 비 분산 스넬의 법칙에 대한 회복을 예상한다.

우리는 y < 0에서 상기 분산 관계를 재 배열함으로써 시작하여 상기 수학식 20의 분모로 대체할

를 작성함으로써, 수학식 21을 산출한다.

여기서, 우리는 k_x ^T= k_x ^I를 이용한다. ω^I에 대한 분산 관계식은

를 독출한다.

이것을 수학식 21로 대체하고 양변을 제공하여 수학식 22을 얻는다.

고려된 바와 같이, ω^T = ω^I를 이용하는 출력 파 벡터 k_y ^T의 y-성분 및 상기 분산 관계에 대하여 설명하면, 우리는 다음 수학식 23을 얻는다.

k_x ^T = k_x ^I로 대체한 후, 우리는 직교 방정식을 이용하여 k^I의 함수로서 k_y ^T2에 대한 해답을 얻는다. 그 결과는 다음 수학식 24와 같다.

이고 y→ 0 극한이 비 분산 관계인 을 산출하므로,우리는 네가티브 부호를 갖는 근을 선택한다.

최종적으로, 우리는 수학식 24를 수학식 20에 대체하고, 단지 τ₁, τ₂, h, 및 k에 따르는 긴 식을 얻는다. h의 제곱으로 상기 식의 테일러 식은 분산 0(h²) 정정을 스넬의 법칙에 부여하여 수학식 25를 얻는다.

상기 분산 정정은 단지 상기 비율 τ₁/τ₂를 통하여 신호 전파 지연 τ₁ 및 τ₂에 의존한다. τ₁ = τ₂인 경우 상기 O(h²) 항은 0이 되고, 우리는 sinθ^T = sinθ ^I를 회복한다.

상기 O(h²) 항으로부터 ∥k^T∥²를 인수분해함으로서 수학식 25를 다음과 같이 다시 작성한다.

임을 주목하라.

다음으로, h∥k^I∥가 작은 값인 것으로 가정하면, 우리는

를 사용하여 다음 수학식 26을 얻는다.

θ^I840, h, 및 τ₁/τ₂가 주어지면, 상기 수학식을 평가하여 굴절된 각 θ^T846을 용이하게 얻는다.

다음은 두꺼운 파라볼라 렌즈에 대하여 설명한다. 우리는

인 경우, F(x, y) = 0으로 설명된 파라볼라 렌즈를 갖는 것으로 가정한다.

곡선 F(x, y) = 0는 상기 렌즈의 좌측 경계(912)이다. 상기 렌즈의 우측 경계(914)는 도 9에 나타낸 바와 같이 수직 라인인 것으로 취해진다. 도 9는 파라볼라 렌즈의 형상을 갖는 제1 부분(영역/서브-격자)(910) 및 상기 파라볼라 렌즈를 둘러싸는 공간의 형상을 갖는 제2 부분(영역/서브-격자)(920)을 포함하는 2차원 격자(900)를 나타낸 도면이다. 다른 실시예에 의하면, 볼록 및 오목 렌즈를 포함하는 다른 렌즈 타입이 대응하는 형상의 서브-격자를 이용하여 에뮬레이트될 수 있다.

각 /θ^I940에서 좌측으로부터 우측으로 전파하는 파 프론트가 상기 렌즈의 좌측 경계(912)로 입사되는 것으로 가정한다. 상기 법선으로부터의 상기 파 프론트의 각은 θ^I = /θ^I + tan^-1 (αy)으로 주어진다.

우리는 스넬의 법칙을 이용하여 투과파의 각을 다음 식으로 계산한다.

θ 물론, θ^I944는 투과 파 프론트가 상기 렌즈의 곡선부에 직교하도록 하는 각이다. 상기 법선의 기여를 빼면, 다음 식을 얻는다.

/θ^T = θ^T - tan^-1 (αy)

각 /θ^I946은 상기 렌즈의 우측 경계(914)에서 굴절 문제에 대한 입사각이다. 이것은, 상기 렌즈의 우측 경계(914)가 수직인 사실의 단순한 결과이다. 우리는 다시 스넬의 법칙을 적용하여 상기 렌즈의 우측 경계(914)를 통하여 투과하는 출력파의 각을 다음 식과 같이 결정한다.

단순한 기하학은 f가 초점 거리인 경우

인 것을 제시한다. 이것은,

다음은 근축 근사에 대하여 설명한다. 우리는 f에 대한 상기 식으로부터 상기 근축 근사를 쉽게 회복할 수 있다. 먼저 /θ^I= 0로 설정하자. 다음, α<<1로 가정하고, 본질적으로 모든 비 선형 함수 tan 및 sin이 항등식으로 변환한다. 즉, q = O(α)인 경우,

가 되고, 역 함수도 동일하게 적용된다. 우리는 상기 근사

따라서, f는

으로 근사화될 수 있다.

도 10은 제1 신호 전파 지연 특징을 갖는 제1 부분(영역/서브-격자)(1010), 수직 경계(1030), 및 제2 신호 전파 지연 특징을 갖는 제2 부분(영역/서브-격자)(1020)을 포함하는 2차원 격자(1000)를 나타낸 도면이다.

도 10은 스넬의 법칙을 나타내는 2차원 LC 격자에서의 굴절을 설명한다. 백 라인들(1060, 1062)은 스넬의 법칙에 의해 예견된 입사 및 굴절 파 벡터를 나타낸다. 컬러(회색의 그림자)는 시간 t>0의 특정 순간에 전압 V_ij(T)의 레벨 세트에 대응한다. t=0에서, 강제 전압이 좌측 경계(1040)를 따라 스위칭되어 파들이 i=30에서 경계(1030) 쪽으로 일 각에서 전파하도록 하고, 상기 파들이 굴절하여 상기 방향 및 상기 파의 파장에서의 변화를 일으킨다. i < 30인 경우, 상기 격자 신호 전 파 지연은 τ₁과 동일하고, i > 30에 대하여는, 상기 격자 신호 전파 지연은 τ₂와 동일하다.

다음은 수치 데이터에 대하여 설명한다. 우리는 분산 정정의 고찰에서 주어진 경계 조건을 갖는 80×80 격자에 대한 키르히호프의 법칙을 풀음으로써 상기 격자를 시뮬레이트한다. 상기 시뮬레이션(에뮬레이션)에 대하여, 우리는 상기 격자(1000)의 적어도 일부(1010, 1020)를 분리하는 적어도 하나의 수직 경계(들)(1030)을 가진다. 상기 격자의 어떤 섹션에서는, L₁ = 1nH, C₁ = 1pF이 되고, 다른 섹션에서는

이 된다.

다음의 설명을 위하여, 우리는 다음의 격자 신호 전자 지연 상수를

및

로 정의한다.

이어지는 모든 시뮬레이션에서, 강제 경계의 시간에서의 주파수는 w = 1G 라디안/초.

다음은 스넬의 법칙에 대하여 설명한다. 제1 시뮬레이션(에뮬레이션)에 대하여, 우리는 상기 격자가 i = 30에서 단일 경계를 가지도록 한다. i < 30인 경우, 상기 신호 전파 지연은 τ₁이고, i > 30인 경우, 상기 신호 전파 지연은 τ₂이다. 그러므로, (광학) 굴절의 실효율은

. 상기 좌측 경계(1040)으로부터 상기 경계 쪽으로 전파하는 파에 대한 입사각은

으로 근사화되고, 스넬의 법칙에 기초하여 우리는 투과각을

으로 예측한다. 상기 입사각 및 투과각은 도 11에 표시된 수치 시뮬레이션 결과에서 정확하게 볼 수 있다. 백 라인들(1060, 1062)은 스넬의 법칙에 의해 예견된 바와 같은 상기 입사 및 굴절파 벡터를 매칭하도록 도시된다. i > 30 영역에서의 백 라인(1062)는 수치로 발생된 파 프론트(1064)에 직교한다. 이것은, 직접 수치 시뮬레이션에서 굴절파이 상기 경계와 법선을 만드는 각이 스넬의 법칙에 의해 정확히 주어진다는 것을 의미한다.

도 11은 제1 신호 전파 지연 특징을 갖는 제1 부분(영역/서브-격자)(1110), 제1 수직 경계(1160), 및 제2 신호 전파 지연 특징을 갖는 제2 부분(영역/서브-격자)(1120), 제2 수직 경계(1162), 및 상기 제1 신호 전파 지연 특징을 갖는 제3 부분(영역/서브-격자)(1130)을 포함하는 2차원 격자(1100)를 나타낸 도면이다.

다음은 슬래브에 의해 굴절된 평면파에 대하여 설명한다.

이것은 20≤i≤70 섹션에서 순수한 전송 및 파장 확대를 보이는 평면 슬래브를 설명한다. 컬러(회색의 그림자)는 시간 t>0의 특정 순간에 전압 V_ij(T)의 레벨 세트에 대응한다. t=0에서, 강제 전압이 좌측 경계(1140)를 따라 스위칭되어 파들이 i=30에서 경계(1160) 쪽으로 상기 우측으로 전파하도록하고, 상기 파들이 굴절하여 파장에서의 변화를 일으킨다. i = 70인 경우 상기 파는 제2 경계(1162)를 만 나 다시 굴절되어, 상기 파장이 원래 값으로 복귀하도록 한다. 상기 격자 신호 전파 지연이 τ₂와 동일한 경우, 20 ≤ i ≤70 섹션 내부에 있는 것을 제외하고 τ₁와 동일하다.

이어서, 우리는 신호 전파 지연 τ₁을 갖는 2개 부분(섹션)(1110 및 1130) 사이에 삽입된 신호 전파 지연 τ₂를 갖는 격자(1100)의 일부(섹션)(1120)를 시험한다. 여기서, 우리는 상기 입사각이 0이 되도록 하고, 상기 파가 τ₂부분(섹션)을 전파함에 따른 상기 파의 파장 변화에 주목한다. 여기서, i < 20 및 i > 70인 경우 신호 전파 지연은 τ₁이고, 20 ≤ i ≤ 70인 경우 신호 전파 지연은 τ₂이다. (i=20인 경우) 파들은 좌측 경계(1140)로부터 제1 경계(1169) 쪽으로 전파하고, 굴절을 경험하고 파장을 변화시킨다. 그리고, 상기 파가, 파장이 원래값으로 증가하는 점에서 (i=70인 경우) 상기 제2 경계(1162)에 다시 굴절될 때까지, 우측으로 계속 전파한다. 임피던스가 경계들(1160 및 1162)에 매칭하여 반사가 일어나지 않게 된다. 즉, 우측으로부터 좌측으로, 즉 상기 경계들(1160 및 1162)로부터 상기 좌측 경계(1140) 쪽으로 전파하는 파는 없게 된다.

도 12는 전체 내부 반사를 에뮬레이트하고, 제1 신호 전파 지연 특징을 갖는 제1 부분(영역/서브-격자)(1210), 수직 경계(1230), 제2 신호 전파 지연 특징을 갖는 제2 부분(영역/서브-격자)(1220), 및 2차원 격자(1200)의 하부 좌측 코너(1242) 내에 위치하는 입력 노드들을 포함하는 상기 2차원 격자(1200)를 나타낸 도면이다.

이것은 전체 내부 반사를 설명한다. 컬러(회색의 그림자)는 시간 t>0의 특정 순간에 전압 V_ij(T)의 레벨 세트에 대응한다. t=0에서, 강제 전압이 노드≤j≤20에서 좌측 경계(1240)를 따라 스위칭되어 파들이 i=20에서 경계(1230) 쪽으로 예리한 각으로 전파하도록 하고, 이 경우 상기 파들이 전체 내부 반사를 경험하고 i=0에서 상기 경계 쪽으로 보내지게 된다. 상기 파들은 j=100 쪽으로 상향으로 전파할 때, i=0 및 i=20에서 유효 경계들(1240, 1230)로부터 반복적으로 되튀게 된다. 상기 격자 지연은 i < 20에 대하여는 τ₁과 동일하고, i > 20에 대하여는 τ₂과 동일하다. 상기한 2개 실시예와 다르게, 이 시뮬레이션(에뮬레이션)에서는 100 × 100 격자가 사용된다.

여기서, 상기 파는 좌측 경계(1240)으로부터, 특히 상기 좌측 경계(1240) 상 제1 20 노드들 1≤ j ≤ 20로 구성된 상기 격자(1200)의 좌측 하부 코너(1242)로부터 시작한다. j>20을 갖는 상기 좌측 경계(1240) 상의 노드들은 개방된 상태로 남겨지고, 이것은 파들이 상기 노드들로부터 완전히 반사한다는 것을 의미한다. 상기 파는 약 56°이 각으로 전파하고 i=20에 위치하는 경계(1230)를 교차(히트)한다. 실효 굴절률이

이므로, 전체 내부 반사의 임계각은 약 18.5°으로, 입사각은 이것을 초과한다. 도 12는 파가 약 j = 30에서 i = 20 경계로부터 되튀고 (i=0)에서 좌측 경계(1240) 쪽으로 전파하며, j = 100 쪽으로 전파함에 따라 다른 경계로부터 계속적으로 되튀게 되는 것을 나타낸다.

도 13은 균일한 인덕턴스 및 커패시턴스 특징을 갖는 2차원 격자내의 위치 함수로서의 전압의 그래프이다.

이것은 회절 효과를 보이는 균일한 2차원 LC 격자의 시뮬레이션(에뮬레이션)을 나타낸다. 상기 입력 신호(1310)는 상기 격자(110)의 좌측 경계에서의 강제 함수의 선택이고, 상기 출력 신호(1320)는 상기 격자(110)의 우측 경계에서의 상기 신호이다. 상기 강제는 사인 곡선 형태이고 w = 60GHz를 갖는 수학식 27에 의해 주어진다. 격자 임피던스는 L = 30 pH이고 격자 커패시턴스는 C = 20pF이다.

다음에는 광학 회절에 대하여 설명한다. 시뮬레이트된(에뮬레이트된) 격자들이 모두 유한 치수를 갖는다. 충분히 큰 파장을 갖는 파장으로 관심을 돌려, 단지 작은 파장은 유한 격자(110)에 적합하다. 이 상황에서, 우리는 격자(110)가 회절 슬릿으로 작용한다는 것을 주장한다. 명확한 예를 부여하기 위하여, 우리는 다음 수학식 27로 표현된 좌측 경계를 구동하는 100×80 격자를 고려한다.

V_ij(t) = 0.5 sin(βj)sin(2πωt)

격자 파라미터는 L = 30pH, C=20pF으로 설정하고, 구동 주파수는 w = 60GHz로 설정한다. 그 후, 상기 격자의 분산 관계는, X 방향(120)으로 전파하는 파들이 다음 식

로 표현된 격자 간격에 대하여 파장의 비율을 갖는 것을 나타낸다.

다시 말해, 100×80 격자 내에 적합한 파장의 4 또는 5개의 파장만이 존재한 다. 또한, 상기 강제가 수학식 27의 형태이면, 상기 파는 X 방향(120)으로 만 전파하지 않는다. 상기 파의 일부는 표면적으로 복잡한 방법으로 상기 격자의 상부 및 바닥 경계로부터 반사하고, 우리는 상기 원래 입력 신호(1310), V_{0 ,j}(t)과 같은 것을 보기 위한 출력 신호(1320), V_{100 ,j}(t)를 예측할 수 없게 된다.

좁은 개구를 통하여 긴 파를 스퀴징하는 문제는 실제로 얇은-슬릿 회절 문제이다. 우리는 얇은 1차원 슬릿에 의해 분리된 2개의 2차원 균일 연속 매체의 문제를 고려하고, 이 경우 상기 슬릿이 작은 파장 넓이를 갖는다. 상기 슬릿을 통하여 좌측으로부터 우측으로 전파하는 파들이 회절되고, 우리는 Huygens-프레즈넬 타입 이론을 개발하여 조명을 상기 개구의 좌측에서의 소스로 인한 상기 개구의 우측으로부터 떨어져 예측한다. 간단히 설명하면, 상기 조명은 상기 소스의 위상 쉬프트된 푸리에 변환이다.

파라미터들의 상기 선택을 갖는 100×80 격자 및 수학식 27의 사인파 강제를 참조하면, 도 13은 2차원 LC 격자 방정식의 수치 시뮬레이션를 나타낸다.

상기 입력 신호(1310)는 수직 좌표 j(Y 방향(130))의 사인파 함수이고, 상기 출력 신호(1320)가 전혀 다른 종류의 함수임이 명백하다. 이것은, 상기 출력이 상기 입력 신호(1310)의 1차원 푸리에 변환의 위상-쉬프트되거나 흐릿한(blurry) 버전임을 만들어낸다. 결국, 우리는 상기 격자 내부의 렌스-형상 영역 내부를 제외하면 동일한 파라미터들을 갖는 격자(110)의 시뮬레이션을 제공한다. 상기 렌즈는 상기 위상 쉬프트를 제외시키고 상기 푸리에 변환에 초점을 맞춘다.

도 14는 그린 항등식의 고찰을 지지하는 2차원 격자(1400)의 적어도 일부(영역/서브-격자)를 나타낸 도면이다. 상기 시뮬레이션(에뮬레이션)을 고찰하기 전에, 우리는 2차원 파들용 스칼라 회절의 기본적인 이론을 개발하였다. 키르히호프 및 레일리-좀버펠드 회전 적분의 미분이 이전 문헌에 개시되어 있지만, 우리는 여기서 미분을 제공한다. 이것은, 2차원 파들의 회절이 상기 문헌에 주의를 끌지 못하여 일부분이고, 독자는 이 경우를 처리하는데 필요한 근 및 원 필드 한켈 함수 점근선을 완전히 알 수는 없다. 또한, 우리는 본 발명의 미분이 Born, Wolf, Goodman, 및 Stamnes(J.J. Stamnes, Waves in Focal Regions, Hilger, Bristol, UK, 1986)에 의해 이전에 소개된 모델 세트를 뒤쫓고 장점을 갖는다. 우리는 회절의 2차원 파동 이론의 기초를 형성하는 그린 항등식을 증명함으로써 시작한다. 우리는 도 14에 도시된 바와 같이 2차원 도메인 Ω을 갖는 것으로 가정한다.

U가 헬름홀쯔 방정식

을 만족시키는 스칼라 필드인 것으로 가정한다.

P_O ∈ Ω인 경우 포인트 P_O(1410)가 주어지면, 우리는 U(P_O)를 dΩ로 라벨이 붙은 Ω의 경계 상에 U의 값에 관련시킨다.

를 표현하는 (헬름홀쯔 방정식의 해로서 U, G를 갖는) 그린의 정리를 이용한다.

및

이므로, 상기 방정식의 좌측은 0이 된다. 즉, .

Ω의 경계는 2개 곡선

및

이다. 외부 곡선

은 매끄럽지만 임의적이다. 내부 곡선

은 중심 P_O을 갖는 직경

의 원이다. 그린의 정리는

이고,

이므로, 이것은 수학식 28을 의미한다.

우리는 상기 곡선 г_O1 상에 dl = ∈dθ을 갖는다는 사실을 이용하여 상기 좌측 적분을 평가한다. 우리는 2차원 헬름홀쯔 방정식의 방사상 대칭 솔루션과 동일한 G(r)을 설정한다. 이것들은 사실 베셀 방정식인

의 해이고, 베셀 방정식의 해는 한켈 함수, 즉 G(r) = H_O(kr) = J_O(kr) + iY_O(kr). 여기서, J_O는 제1 종의 베셀 함수이고, Y_O는 제2 종의 베셀 함수이다. 그래서 다음 수학식 29와 같이 표현된다.

.

우리는 다음 근사식

,

을 만든다.

상기 근사화는

>>1에 대하여 유효하고, 수학식 29의 우측 및 좌측은

→0 극한에서 동일한 점근 행동을 취한다. 하지만, 수학식 29의 우측의

→0 극한은 계산되어 결과인

를 얻는다.

수학식 28에서의 결과를 이용하여 우리는 수학식 30을 작성한다.

도 15는 개구(1560)를 갖는 스크린(1550)를 통한 회절을 에뮬레이트하는 2차원 격자(1500)를 나타낸 도면이다.

A. 키르히호프

도 15에 도시된 바와 같은 개구를 갖는 스크린으로부터의 2차원 회절을 고려하자.

우리는 수학식 30의 적분식을 이용하여 г = S¹ + S²를 갖는 U(P_O)를 계산한다. 우리는 상기 적분을 2개 부분으로 분리하여 수학식 31을 얻는다.

먼저, S²에 대한 적분을 수행하고 이것을 삭제한다.

우리가 R>>1에 대하여 유효한 다음 근사화를 이용한다.

따라서, 우리는 다음의 조건: 모든 θ에 대하여,

.

그 후, 상기 S² 적분은 삭제된다. 이 조건은 좀머펠드 출력 방사 조건의 2차원 유사물이다. 상기 조건을 유지하는 것으로 가정하면, 상기 적분에서의 유일한 기여는 S¹로부터 온다. 즉, 수학식 21은

로 축소된다.

만일 우리가 키르히호프 가설을 만들면, U 및

은

내부를 제외하고 S¹ 상의 모든 곳에서 0이다.

로 설정하고 r₀₁을 P₀로부터 P₁로의 벡터로서 정의한다. 우리는 r₀₁을 사용하여 벡터 r₀₁의 크기를 나타낸다. 그 후,

.

도 16은 개구를 갖는 스크린(1650)과 근사한 포인트 소스의 회절을 에뮬레이트하는 2차원 격자(1600)를 나타낸 도면이다. 키르히호프 가설은 계속한다:

내 U 및

은, 스크린이 없는 경우 동일한 것으로 가정한다. 즉, 도 10에 도시된 바와 같이, P₂가 상기 스크린의 좌측에서의 포인트인 경우, U(P₁)은 P₂에 위치한 방사상 대칭 포인트 소스로 인한 필드이다. 그 후, r₂₁가 P₂에 P₁을 결합하는 벡터인 경우, 우리는 U(P₁) = AH₀(kr₂₁)를 계산한다.

상기 적분에서 이것을 이용하면,

를 산출한다.

이것이 키르히호프 회절 적분이다.

B. 레일리-좀머펠드

키르히호프 경계 조건에는 부정합이 있다. U 및

이 S¹의 일부 상의 어디에나 0이고 U가

에 의해 포함된 도메인에서의 헬름홀쯔 방정식을 만족시키면, 우리는 곡선

내의 어디에나 0임을 증명할 수 있다. 상기 조건을 교정하기 위하여, 우리는 2개 조건 U = 0 또는

= 0 중의 하나 만을 개구

을 포함하는 S¹의 일부 상에 실시할 수 있도록, 다른 그린의 함수를 선택한다.

다음으로, G_가

= 0를 개구

을 포함하지 않은 S¹ 상에 취하는 것에 대응하는 그린의 함수일 것이다. 우리는 또한 U = 0를 개구

을 포함하지 않은 S¹ 상에 취하는 것에 대응하는 그린의 함수 G₊를 이용하여 상기 적분을 평가할 수 있다. G_ 및 G₊를 이용하여, 상기 제1 및 제2 레일리-좀머펠드 회절 적분을 각각 유도한다. 여기서, 우리는 단지 G_에 대한 계산을 수행한다.

도 17은 좀머펠드 그린 함수의 토론을 지지하는 2차원 격자(1700)의 일부를 나타낸 도면이다. 여기서, 상기 그림은,

가 상기 개구 내의 포인트이고, /P₀1730가 P₀1710을 비추는 스크린(1750)의 좌측에서의 포인트인 경우, P₀1730은 상기 스크린의 우측에서의 포인트이라는 것을 나타낸다. 이것은, r₀₁가 /r₀₁의 반사라는 것을 의미한다. 상기 외향 유닛 법선 n은 도 17에 도시된 바와 같이

로부터 좌측으로 향하게 된다.

수학식 30에서 G_를 이용하면,

.

임을 주목하라.

에 대하여, 우리는 cos(n,/r₀₁) = -cos(n,r₀₁)이고 r₀₁ = /r₀₁임을 알고 있다. 따라서,

이것은

임을 의미한다. 이것은 제1 레일리-좀머펠드 회절 적분의 2차원 버전이다.

물론, P₁이 상기 스크린의 좌측에서의 임의 포인트 P₂에 위치하는 방사상 대칭 포인트 소스에 의해 조명되는 경우, 우리는 상기 경우에서의 상기 적분을 특수화한다. 이 것은, 상기 수학식 30으로 대체될 수 있는 U(P₁) = AH₀(kr₂₁)이고,

를 얻는다는 것 을 의미한다.

r₀₁ >>λ, r₂₁>>λ₁에 대하여 λ = 2π/k로 두면,

이고, 여기서, 괄호{()} 내의 용어는 H₀(kr₂₁)의 큰 r 근사이고, 꺽쇠 괄호{[]} 내의 용어는 H₁(kr₀₁)의 큰 r 근사이다. 이러한 근사들을 이용하여, 우리는

을 얻는다.

C. Huygens-프레즈넬

여기서, 우리의 목적은 상기 개구로부터 수 파장 떨어져 위치하는 평면 스크린으로의 조명을 결정하는 것이다. 2개의 공간에서의 회절 문제에 대하여, 우리는 상기 계산은 이 문헌의 앞에서 설명되었다는 것을 믿지 않는다. 도 18은 박형 슬릿 굴절 개구(1860)를 갖는 배리어(1850)로부터 수 파장 떨어져 위치하는 라인 상으로의 조명을 에뮬레이트하는 2차원 격자(1800)의 일부를 나타낸 도면이다. 우리는 수학식 32의 레일리-좀머펠드 회절 적분으로 시작하여,

을 되풀이한다. 상기 개구

내에, 우리는 cosθ = x/r₀₁를 이용하고,

을 부여한다. 우리는 r² ₀₁ = x² + (y-ξ)²을 이용하고,

를 근사화한다. 동일한 근사화는

를 부여한다. r₀₁ 및 r^{- 1} ₀₁ 의 근사들 간의 차이는, O(y-ξ)² 항은 x^-2의 나머지 팩트를 갖는 r^-1 ₀₁에서 나타난다. x는 파장에 비해 더 큰 것으로 가정하므로, r₀₁가 분자에서 나타나는 경우에만, O(y-ξ)²를 유지하고, r₀₁가 분모에서 나타날 때마다, 이것은 없어진다. 이것은

을 부여한다. 이제 우리는 한켈 함수의 원거리-필드 점근선을 이용하여

를 근사화한다. 상기 근사값을 상기 적분에 삽입하면, 수학식 34를 얻는다.

여기서,

인 경우, U(ξ)=0이고, 상수 C는

로 주어진다. 상기 수학식 34의 마지막 적분은 위상 쉬프트를 갖는 푸리에 적분이다. 만일 우리가 위상 쉬프트

를 삭제한 렌즈를 설계할 수 있으면, 우리는 입력 신 호의 공간 푸리에 변환을 취하는 2차원 LC 격자를 설계한다.

도 19는 렌즈의 형상을 갖는 제1 부분(영역/서브-격자)(130) 및 상기 렌즈를 둘러싸는 공간의 형상을 갖는 제2 부분(영역/서브-격자)(1940)를 포함하는 2차원 격자(1900)를 나타낸 도면이다.

상기 격자를 반도체 기판에 제조할 수 있다. 여기서, 우리는 오늘날의 실리콘 기술로 널리 알려진 실리콘 기판을 가정한다. 우리는 인덕터로서 금속의 조각 및 상기 커패시터로서 금속-투-금속 커패시턴스를 사용한다.

상기 수학식 6의 격자 분산 관계로부터, 격자 컷오프 주파수를 최소화하기 위하여, 우리는 각 섹션에서 인덕터 및 커패시터의 값들을 최소화할 필요가 있다는 것을 알고 있다. 하지만, 다소의 포인트에 있어서 기생 커패시턴스가 집중 커패시턴스와 비교할 수 있으므로, 우리는 각 섹션의 커패시턴스를 임의로 감소시킬 수 없다. 오늘날의 전형적인 실리콘 공정에서, 우리는 기생 팩트가 이슈되기 전에 30pH 만큼 낮은 인던턴스 및 5pF 만큼 작은 커패시턴스를 가질 수 있다. 상기 소자들의 양호도는 약 20으로, 우리는 격자 컷오프 주파수를 약 300 GHz로 부여한다.

하나의 중요한 이슈는 실리콘 기판의 오옴 손실이다. 이러한 문제를 어드레스하기 위하여, 우리는 상기 실리콘 기판을 차폐하기 위하여 인덕터 아래는 접지 평면을 사용할 필요가 있다. 이 층을 더함으로써, 우리는 고품질의 인덕터를 얻을 수 있다. 각 섹션에서의 손실뿐만 아니라 인덕턴스 및 커패시턴스의 정확한 값을 찾아내기 위하여, 우리는 (225 West Station Square Drive, Suite 200, Pittsburgh, PA 15219에 비지니스 장소를 갖는 Ansoft사로부터 시판한) HFSS와 같 은 E/M 시뮬레이터를 이용한다.

상기 구조의 성능에 영향을 주는 다른 이슈는 인턱터의 자기 결합이다. 인접한 인덕터들은 각자 전류를 유도하고, 이것을 모델링하기 위해, 수학식 2 내지 4의 회로 모델에 부가 항들을 정확하게 요구한다. 운좋게도, 인덕터 및 커패시터의 전형적인 값들에 의해, 상호 인덕턴스는 그렇게 크지 않고, 신중 E/M 시뮬레이션은 인접 인덕터들의 결합 계수가 0.1 미만인 것을 보인다. 수치 분석에 의하면, 우리는 상기 효과를 고려하지만, 복잡성 때문에, 우리는 수치 분석에서 상기 효과를 무시한다.

정확한 회로 모델을 이용하면, 우리는 SiGe BiCMOS 공정에서 푸리에 변환 회로를 제작하는 공정에서 상기 구조를 시뮬레이트한다.

도 19는 수학식 34의 Huygens-프레즈넬 적분에서 상기 위상 쉬프트를 삭제하도록 설계된 상기 적분의 렌즈 형상부(1930)을 갖는 회로의 아키텍쳐를 나타낸다.

다음은 푸리에 변환에 관련된 내용에 대하여 설명한다. 도 20은 입력 신호(2010, 2030)의 공간 1차원 푸리에 변환을 수행하기 위한 2차원 격자(110)를 이용한 에뮬레이션의 결과를 나타낸 도면이다. 이것은 어떻게 회절 및 렌싱 효과가 상기 입력 신호(2010, 2030)의 공간 1차 푸리에 변환을 효과적으로 수행하도록 결합하는 지를 보이는 상기 2차원 LC 격자의 다른 2개의 수치 시뮬레이션의 결과를 설명한다. 좌측 (입력 신호)(2010, 2030) 상의 그래프는 w = 60GHz인 수학식 35의 표현에서 p_j의 다른 2개의 선택에 대응한다. 격자 파리미터는 상기 격자의 중심의 렌즈 형상 영역을 제외하고 L이 C = 60fF로 변하지 않는 경우, L = 30 pH이고 C = 20fF이다. 각 입력 신호(2010, 2030)에 대하여 이러한 격자가 시뮬레이트되고, 우측 입력신호(2020, 2040) 상의 그래프는 시간 t > 0의 특정 순간에 수직 섹션 수 j의 함수로서 V_{100 ,j(t)}를 나타낸다.

직접 수치 시뮬레이션은 상기 2차원 LC 격자의 푸리에 변환 가능성을 매우 명확하게 나타낸다. 이것에 의하여, 우리는, 만일 상기 격자의 좌측 경계의 강제가 수학식 34에 의해 주어지면, 상기 우측 경계에서의 신호는 상기 입력 신호의 공간부(p)의 근사 이산 푸리에 변환으로 구성된다는 것을 의미한다.

V_{1 ,j(t)} = p_jsin(2πωt)

이어서, 모든 보고된 수치 결과는 분산 정정용으로 설명된 경계 조건을 가정하여, 80×100 격자용 수학식 2 내지 4의 키르히호프의 법칙을 푸는 것으로부터 발생한다.

도 20은 다른 2개의 공간 파장을 갖는 2개의 사인파 신호(2010, 2030)의 푸레에 변환을 나타낸다.

상기 격자 파라미터는 도 13에서 설명된 것, 즉 도 19에 도시된 상기 렌즈 형상 영역(130) 밖에서 동일하고, 우리는 L=30pH, C=20fF, 및 w = 60GHz을 얻는다. 상기 렌즈 형상 영역(130) 내에, 우리는 L을 변하지않도록 유지하고 C = 60fF을 얻는다. 상기 격자는 수직 방향에 80 노드들 및 수평 방향에 90 노드들을 갖는다. 우 리는 상기 수학식 27의 형태의 사인파 강제 함수를 좌측 경계에 적용하고 상기 우측 경계에서의 출력을 시험한다.

상기 시뮬레이션이 사실적인 것을 확실하게 하기 위하여, 우리는 상기한 수학적 분석에 존재하지 않는 2개의 효과를 부가한다. 즉, 우리는 인접 인덕터의 결합을 고려하는 상호 인덕턴스 항을 부가한다. 상기한 바와 같이, 상기 항에 대한 결합 계수는 유닛(0, 1)에 비해 매우 작고, 그 효과는 크지 않다. 또한, 우리는 0.1Ω와 동일한 각 섹션을 가정하고, 모든 인덕터 및 커패시터는 상기에서 보고된 값들로부터 약 5%로 랜덤하게 변한다.

상기 회로의 출력(2020, 2040)은 예기한 대로 2개의 피크를 명확하게 나타낸다. 또한, 작은 파장(이고 그래서 고 파동 수)를 갖는 사인 곡선은 큰 파장(이고 그래서 저 파동 수)를 갖는 사인 곡선에 발생된 피크들로부터 매우 넓게 분리되는 2개의 피크를 산출한다. 상기 렌즈의 개구가 상기 입력 신호의 파장에 비교되므로, 회절 효과는 매우 중요하다. 상기 출력(2020, 2040)은 단순히 상기 입력(2010, 2030)의 강제된 버전은 아니고, 상기 입력(2020, 2040)의 강제되고 회절된 버전이다. 도 13 및 도 20과 비교하면, 상기 렌즈가 회절 단독으로부터 생기는 흐릿한 푸리에 변환에 집중된다.

결국, 도 20은 상기 입력의 DC 값을 명확하게 나타낸다. 제1 파형은 제1 파형에 비해 저 평균값을 갖고, 우리는 출력 파형(2020, 2040)에서의 그 차이를 명확하게 알 수 있다.

다음은 계단 입력 신호에 관련된 내용에 대하여 설명한다. 도 21은 계단 함 수인 입력 신호를 이용하는 도 20의 격자를 사용하는 에뮬레이션의 결과를 나타낸다. 이것은 수학식 36에 의해 주어진 w = 60GHz인 상기 입력의 분석 예측(파선)(2130) 및 진 푸리에 변환(점선)(2120)과 비교하여 얻은 2차원 LC 격자(실선)의 수치 시뮬레이션을 나타낸다. 격자 파라미터는 도 20로부터 변하지 않는다. (검은색) 실선 곡선(2140)은 시간 t = 0의 특정 순간에 수직 섹션 수 j의 함수로서 수치로 계산한 값 V_{100 ,j(t)}을 나타낸다.

다음으로, 우리는 상기 경계 강제를 수학식 36으로 표현된 계단 함수와 동일하도록 변화시키는 도 20의 동일한 격자를 정밀하게 고려한다.

V_{1 ,j(t)} = 0.15sin(2πωt)

상기 출력 신호는 도 21에 도시되어 있다.

상기 계단 입력의 푸리에 변환은 점선 곡선(2120)으로 도시한 사인 함수(2110)이다. 수학적 분석은 상기 출력 신호가 파선 곡선(2130)으로 주어져야 하고, 수치적 시뮬레이션 자체는 실선 곡선(2140)을 산출할 것을 예측한다.

3개의 곡선(2120, 2130, 및 2140)은, 식별할 수 있는 불일치가 다소 있는 경우 꼬리 부분을 제외하면 정성적으로 동일한다. 상기 꼬리 부분에서, 분석(평가)이 진 푸리에 변환 보다 수치 시뮬레이션(상기 렌즈의 출력)에서 더 가깝다. 상기 꼬리 부분에서의 에러는 (1) 경계 효과로 인하여, 유한 격자가 정성적으로 동일한 물리적 특징을 이루지더라도, 얇은 슬릿 회절 문제와 정확하게는 동일하지 않다. (2) 상기 2차원 LC의 중간(1930)에서의 렌즈 형상 영역이, 상기 근축 근사가 전혀 유효하지 않다는 것을 의미하는 "얇은 랜즈"가 전혀 아니라는 2개 요소 때문이다. 상기 원래 Huynens-프레즈넬 회절 적분으로부터의 상기 위상 쉬프트의 일부는 상기 꼬리 부분에서 전혀 상쇄되지 않는다.

다음은 사인 입력 신호에 관련된 내용에 대하여 설명한다. 도 22는 2차원 격자 내의 입력 위치에서 전압에 대한 사인 입력 신호(2210)의 그래프를 나타낸다. 상기 입력 신호(2210)는 도 22에 도시되어 있고, 상기 출력 신호(2310)는 도 23에 도시되어 있다. 상기 사인 입력 신호(2210)는 w = 60 GHz인 수학식 37에 대응하는 상기 2차원 격자용이다. 상기 입력 V_{1 ,j(t)}는 시간 t의 고정된 순간에 수직 섹션 수 j에 대하여 도시된다.

마지막으로, 우리는 다음 수학식 37로 표현된 사인 함수에 동일한 입력을 갖는 동일한 격자를 고려한다.

V_{1 ,j(t)} = 0.3sin(βt)sin(2πωt)

상기 출력은 거의 대칭적이고, 섹션 번호(요소) 28 및 52 사이에 거의 일정하다. 파동 수의 특정 대역으로 한정된 진 이산 푸리에 변환은 완전히 대칭적이고 도 23에 도시된 상기 곡선 보다 가파른 상승 및 하강 섹션을 갖는다. 하지만, 입력으로서 사인 함수(2210)의 2개의 완벽한 사이클이 주어지면, 상기 출력(2310)은 확실히 적당하다.

도 23은 도 22의 입력 신호의 변환으로부터 얻어지는 출력 신호(2310)의 전압을 나타낸 그래프이다. 이것은 수직 섹션 수 j에 대하여 도시된 시간 t>0dml 고정된 수단에 시뮬레이트된 출력(2310) V_{100 ,j(t)}를 나타낸다. 상기 출력을 발생시키는입력은 수학식 37 및 도 22에 의해 주어진다. 격자 파라미터는 도 20으로부터 변하지 않는다.

상기한 바와 같이, 수치 시뮬레이션은 2차원 LC 격자가 전압의 입력 파를 굴정 및 회전하기 위해 사용될 수 있다. 작은 파장 만이 유한 격자에 적합할 수 있는 충분히 큰 파장을 갖는 파에 대하여, 상기 격자는 얇은 슬릿 회절 개구로서 작용한다. 상기 렌싱(굴절) 및 회절 효과를 결합함으로써, 우리는 2차원 LC가 어떻게 푸리에 변환 장치로서 사용될 수 있는 지를 설명한다.

상기 수치 발견은 2차원 파에 대한 굴절 및 회절 문제의 수치 분석에 의해 매칭된다. 회절의 경우에, 얇은 슬린 개구는 수학식 34의 Huygens-프레즈넬 적분에 의하여 위상 쉬프트된 푸리에 변환을 산출하는 것을 발견하였다. 렌즈를 이용하여 상기 위상 쉬프트를 상쇄하면, 도 19에 도시된 회로가 무엇으로 설계되는 지를 명확히 할 수 있다. 우리가 그렇게 하기를 원하는 경우, 고주파 렌즈가 우리가 유도한 상기 분산 정정된 스넬의 법칙을 이용하여 매우 정확하게 2차원 LC 매체에서 설계될 수 있다.

시뮬레이션(에뮬레이션)은, 손실이 없더라고 상호 인덕턴스, 커패시터/인덕터 변수, 2차원 LC 격자는 상기 입력 신호로부터의 이산 푸리에 계수를 얻도록 관 리된다. 또한, 상기 푸리에 계수는 상기 진 푸리에 변환을 정성적인 센스에 매우 잘 매칭시킨다.

이러한 푸리에 변환 장치는 흥미로운 특성이 있다. 먼저, 상기 격자의 처리량은 매우 높을 수 있다. 이것을 이해하기 위하여, 입력 신호를 새로운 다른 입력 신호를 주사하기 전에 상기 격자의 좌측 경계로부터 우측 경계로의 모든 방향으로 전파하도록 할 필요는 없다는 것에 주목하여라. 다시 말해, 입력들은 때를 맞춰 적층되고, 다중 푸리에 변환는 기다림 없이 계산될 수 있다. 예비 시뮬레이션은 상기 격자의 처리량이 10G비트/초 만큼 빠를 수 있다는 것을 나타낸다.

둘째, 이것은 어떤 어플리케이션에는 중요하지 않더라도, 상기 격자의 잠재시간은 100 psec로 매우 짧다. 상기 잠재 시간은 수평 방향에서의 섹션의 수에 의해 상기 격자의 특징 신호 전파 지연 τ을 단순히 곱셈함으로써 계산된다. 또한, 이것은 상기 잠재 시간이 캐리어 주파수 w와는 무관하다는 것을 의미한다.

상기 격자는 샘플링 속도와는 다른 디지털 게이트의 지연을 없앤다. 샘플링은 상기 출력 신호를 독출하고 상기 푸리에 계수를 향상시키도록 요구된다. 이것 및 다른 구현 이슈는 현재 및 미래에 조사 중이고, 우리는 측정을 보고하고 칩 상에 제작된 2차원 LC 격자에 기초를 두어 푸리에 변환 장치에 대한 데이터를 검사한다.

도 24는 도 1과 같은 2차원 격자의 노드(2406)를 둘러싸는 전기 부품을 나타낸 도면이다. 상기 격자 노드(2406)는 X 축(120)에 평행한 전기 경로를 따라 위치하는 인덕터들(2402a 및 2402d) 사이, 그리고 Y 축(130)에 평행한 전기 경로를 따 라 위치하는 인덕터들(2402b 및 2402c) 사이에 위치한다. 커패시터(2404a)는 또한 상기 노드(2406)에 전기적으로 연결된다. 노드(2410)에서의 전압은 V_ij로 표현된다.

직각형의 경우에, 키르히호프의 법칙은 다음 수학식 38 내지 40으로 표현된 세미-이산 시스템을 산출한다.

시간에 대하여 미분하면(la), 우리는 수학식 38 내지 40을 대체하여 상 미분 방정식(ODE)를 산출한다. 상기 세미-이산 모델로부터 시작하여, 우리는 표준 방식으로 연속체 모델을 개발한다. 상기 노드들은 X 방향(120) 및 Y 방향(130)으로 에퀴스페이스된다(equispaced)고 가정하면, 우리는 파리미터들이 2개의 인접 노드들 사이의 간격인 것으로 정의할 수 있다. 테일러는 상기 전압으로 h의 제2 차수로 확하여

를 가질 것이다. 여기서, L 및 C는 단위 길이 당 인덕턴스 및 커패시턴스이다. 일정한 전압 V₀에 대하여 작은 사인파 동요를 고려하면, 우리는 상기 수학식으로부터

분산 관계를 발견할 수 있다. 분산은 상기 라인의 이산 특성 때문이고 모든 이산 격자에 존재할 것이다. 우리는 임의 L 및 C 함수에 대한 MATLAB를 이용하여 상기 수학식을 수치적으로 풀 수 있다.

분석적 솔루션을 발견하기 위하여, 이하에서 우리는 매우 큰 격자, 즉, X 방

향(120)(M) 및 Y 방향(130)(N)에서의 섹션의 수가 모두 매우 큰 경우를 고려한다. 이 경우, 우리는 h² 항을 무시하고 조정 방정식으로 수학식 41을 이용한다.

상기 전송 격자는 진폭 A 및 주파수 a를 갖는 사인파 전압 소스가 좌측 경계에 스위칭되는 포인트에서, t=0에서 정지한다(무 전압, 무 전류). 우리는 상기 전송 격자는 X 방향(120)에서 길고, 상기 반사 계수가 매우 작은 방식으로, (물리적인) 우측 경계에서 끝나는 것을 가정한다. 그러므로, 우리는 라인들 y = -1 및 y = 1에 의해 y 좌표에서 경계를 정하는, x 좌표에서 세미-무한인, 상기 전송 격자를 모델링한다. 우리는 2006년, "1차원 및 2차원 비 균일 비선형 전송 라인"의 제목으로 설명된 공개물에서 볼수 있는 바와 같이, 깔대기(일정한 LC 물품)의 경우에 대하여, 상기 초기 경계 값 문제는

로 표현될 수 있다. 여기서, k₂ 및 k₃은

및

를 만족시켜야 한다.

k₂ 및 k₃을 적당히 선택함으로써, 우리는 Ldyd 어느 원하는 함수를 만들고 상기 격자의 모든 장소에서 상기 전압을 발견할 수 있다. 이상 깔대기의 경우에 대하여, 상기 솔루션은 시뮬레이션 결과를 확인시킨다. 다음은 파워 이득 계산에 관련된 내용에 대하여 설명한다.

도 25는 다수의 증폭기(2512) 및 신호 결합기(2514)를 포함하는 칩 아키텍쳐의 특별한 실시예를 나타낸 도면이다. 노드 A(2516)에서의 상기 전압이 V_입력인 것으로 가정하면, 우리는

,

, 및

로서 입력 및 출력 파워를 작성할 수 있다. 여기서, Z₁ 및 Z₂는 각각 각 증폭기의 입력 및 출력 임피던스이고, A_v는 각 증폭기의 전압 이득이고, n은 증폭기의 수이고, η_{c o mb}는 결합 효율이고, G는 A_v = 0.7, η_comb= 0.7인 증폭기의 파워 이득이고, 84GHz에서의 파워 이득은 9dB이어야 하고, 측정된 값 8dB에 가깝다. 다음은 측정 세트업에 관련된 내용에 대하여 설명한다.

도 26은 도 25의 칩의 측정 세트업용 장비의 구성을 나타낸 도면이다. 상기 칩은 접지에 연결된 황동 기판 상에 장착된다. 상기 입력은 60GHz 내지 90GHz의 파어를 발생할 수 있는 HP 8365OB 신호 발생기(2610) 및 스파섹 주파수 곱셈기(2612)DP 의해 제공된다. 입력 파워를 제어할 수 있기 위하여, 가변 감쇠기(2613)가 RF 프로브들(2616a-2616b)의 전단에 사용된다. 우리는 파워 측정기(202)를 이용하여 증폭기의 입력 및 출력을 시험하고 출력 파워를 측정한다.

상기 칩이 전원(-2.5V 및 0.8V)을 가지므로, 우리는 (-2.5V에 위치하는) 상기 칩 기판을 상기 황동 기판을 직접 연결할 수 없다. 한편, 칩용 우수한 싱크를 가질 필요가 있다. 상기 문제를 해결하기 위하여, 우리는 상기 칩과 상기 황동 기판 사이에 얇은 저가 CVD 다이아몬드를 사용한다. 다이아몬드는 가장 우수한 전기 절연체이고 약 10W/cm/°K의 열 전도도를 갖는 등방성 열 전도체이다.

도 27은 본 발명을 검사 하에 구현하는 칩(2700)을 나타낸 도면이다. 본 발명의 파워 증폭기와 mm-파 파워 증폭기(대부분 실리콘 내) 상의 이전 동작의 비교가 표 1에 요약되어 있다.

주파수	장치	P출력(dBm)	PAE최대(%)	이득(dB)	참조
85GHz	0.12㎛ SiGe	20.8	4	8	동작
77GHz	0.12㎛ SiGe	10	3.5	6.1	[8]
60GHz	0.12㎛ SiGe	16	4.3	10.8	[9]
90GHz	0.12㎛ SiGe	21	8	19	[10]
	pHEMPT

이상에서와 같이 상세한 설명과 도면을 통해 본 발명의 최적 실시예를 개시하였다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (20)

1. 일 평면의 제1 방향을 따라 배열된 다수의 제1 전기 부품을 갖는 다수의 제1 전기 경로, 상기 일 평면의 제2 방향을 따라 배열된 다수의 제2 전기 부품을 갖는 다수의 제2 경로를 포함하고, 상기 다수의 제1 전기 부품 및 제2 전기 부품을 각각 제1 단자 및 제2 단자를 구비하는 평면 2차원 격자;

   상기 다수의 제2 전기 부품의 전기 단자에 연결된 전기 단자를 구비하는 상기 다수의 제1 전기 부품의 각 전기 부품;

   상기 다수의 제1 및 제2 전기 부품과 기준 전원 사이에 전기적으로 연결된 제1 및 제2 단자를 구비한 다수의 제3 전기 부품;

   상기 다수의 제1 전기 부품으로부터 선택되며, 입력 신호를 수신하는 적어도 2개의 입력 신호 노드 및 적어도 하나의 출력 신호를 제공하는 출력 신호 노드;

   일정한 신호 전파 속도 및 상기 다수의 제1 전기 경로의 경로들을 따라 전파하는 신호들용의 일정한 신호 전파 진폭 중의 적어도 하나를 제공하기 위하여 선택된 상기 다수의 제1 전기 부품 및 상기 다수의 제3 전기 부품; 및

   신호 전파 속도 및 상기 다수의 제2 전기 경로를 따라 전파하는 신호들용으로 변하는 신호 전파 진폭 중의 적어도 하나를 제공하기 위하여 선택된 상기 다수의 제2 전기 부품 및 상기 다수의 제3 전기 부품을 포함하고,

   상기 다수의 입력 신호의 변환에 대응하는 출력 신호를 상기 적어도 하나의 출력 신호 노드로 제공하는 전기 신호 변환 장치.
2. 제1 항에 있어서, 상기 다수의 제1 전기 부품은 동일한 인덕턴스를 갖는 인덕터이고, 상기 다수의 제2 전기 부품은 변하는 인덕턴스를 갖는 인덕터이고, 상기 다수의 제3 부품은 커패시턴스를 갖는 커패시터인 전기 신호 변환 장치.
3. 제1 항에 있어서, 상기 다수의 제1, 제2, 및 제3 전기 부품은 적어도 하나의 실시간 아날로그 입력 신호를 이용한 물리적인 현상의 적어도 하나의 양상의 에뮬레이션으로 구성되는 전기 신호 변환 장치.
4. 제3 항에 있어서, 상기 물리적인 현상은 광학 굴절 현상인 전기 신호 변환 장치.
5. 제1 항에 있어서, 상기 다수의 제1, 제2, 및 제3 전기 부품은 적어도 하나의 실시간 아날로그 입력 신호를 이용한 기계적인 공정의 적어도 하나의 양상의 에뮬레이션으로 구성되는 전기 신호 변환 장치.
6. 제5 항에 있어서, 상기 기계적인 공정은 수학적인 변환인 전기 신호 변환 장치.
7. 제6 항에 있어서, 상기 수학적인 변환은 이산 푸리에 변환인 전기 신호 변환 장치.
8. 제1 항에 있어서, 상기 다수의 제1, 제2, 및 제3 전기 부품은 다수의 실시간 아날로그 입력 신호를 결합하는 전기 신호 변환 장치.
9. 제1 항에 있어서, 상기 평면 2차원 격자는 다수의 평면 2차원 서브-격자를 포함하고, 상기 다수의 평면 2차원 서브-격자는 각각 일정한 신호 전파 속도 및 상기 다수의 제1 전기 경로의 경로들을 따라 전파하는 신호들용 일정한 신호 전파 진폭 중의 적어도 하나를 제공하기 위하여 선택된 상기 다수의 제1 전기 부품 및 상기 다수의 제3 전기 부품, 그리고 상기 다수의 제2 전기 경로의 경로들을 따라 전파하는 신호들용으로 변하는 신호 전파 속도 및 상기 다수의 제2 전기 경로의 경로들을 따라 전파하는 신호들용으로 변하는 신호 전파 진폭 중의 적어도 하나를 제공하기 위하여 선택된 상기 다수의 제2 전기 부품 및 상기 다수의 제3 전기 부품을 갖는 별개의 평면 2차원 격자를 포함하는 전기 신호 변환 장치.
10. 제9 항에 있어서, 제1 평면 2차원 서브-격자는 제1 굴절률을 갖는 제1 광학 재료를 에뮬레이트하고, 제2 평면 2차원 서브-격자는 제2 굴절률을 갖는 제2 광학 재료를 에뮬레이트하는 전기 신호 변환 장치.
11. 제1 항에 있어서, 상기 다수의 제1 전기 부품은 동일한 커패시턴스를 갖는 커패시터이고, 상기 다수의 제2 전기 부품은 변하는 커패시턴스를 갖는 커패시터이고, 상기 다수의 제3 부품은 인덕턴스를 갖는 인덕터인 전기 신호 변환 장치.
12. 일 평면의 제1 방향을 따라 배열된 다수의 제1 전기 부품을 갖는 다수의 제1 전기 경로, 상기 일 평면의 제2 방향을 따라 배열된 다수의 제2 전기 부품을 갖는 다수의 제2 경로를 포함하고, 상기 다수의 제1 전기 부품 및 제2 전기 부품을 각각 제1 단자 및 제2 단자를 구비하는 평면 2차원 격자;

    상기 다수의 제2 전기 부품의 적어도 하나의 전기 부품의 전기 단자에 연결된 적어도 하나의 전기 단자를 구비하는 상기 다수의 제1 전기 부품의 각 전기 부품;

    상기 다수의 제1 및 제2 전기 부품의 적어도 일부와 기준 전원 사이에 전기적으로 연결된 제1 및 제2 단자를 구비한 다수의 제3 전기 부품;

    상기 다수의 제1 전기 부품으로부터 선택되며, 입력 신호를 수신하는 적어도 2개의 입력 신호 노드 및 적어도 하나의 출력 신호를 제공하는 출력 신호 노드;

    일정한 신호 전파 속도 및 상기 다수의 제1 전기 경로의 경로들을 따라 전파하는 신호들용의 일정한 신호 전파 진폭 중의 적어도 하나를 제공하기 위하여 선택된 상기 다수의 제1 전기 부품 및 상기 다수의 제3 전기 부품; 및

    신호 전파 속도 및 상기 다수의 제2 전기 경로를 따라 전파하는 신호들용으로 변하는 신호 전파 진폭 중의 적어도 하나를 제공하기 위하여 선택된 상기 다수의 제2 전기 부품 및 상기 다수의 제3 전기 부품을 포함하는 전기 변환 장치를 제 공하는 단계;

    다수의 입력 신호를 상기 적어도 2개의 입력 신호 노드로 제공하는 단계; 및

    상기 다수의 입력 신호의 변환에 대응하여 출력 신호를 적어도 하나의 출력 신호 노드에서 관찰하는 단계를 포함하는 신호 변환 방법.
13. 제12 항에 있어서, 다수의 제1 입력 신호를 상기 적어도 2개의 입력 신호 노드에 제공한 후, 그리고 상기 적어도 하나의 출력 신호 노드에서 상기 다수의 제1 입력 신호의 변환에 대응하는 적어도 하나의 출력 신호를 관찰하는 단계 전에, 다수의 제2 입력 신호가 상기 적어도 2개의 입력 신호 노드에 제공되는 신호 변환 방법.
14. 제12 항에 있어서, 상기 다수의 제1 입력 신호는 아날로그 입력 신호인 신호 변환 방법.
15. 제12 항에 있어서, 다수의 제1 입력 신호를 상기 적어도 2개의 입력 신호 노드로 제공하는 단계와 상기 적어도 하나의 출력 신호 노드에서 상기 다수의 제1 입력 신호의 변환에 대응하는 적어도 하나의 출력 신호를 관찰하는 단계 간의 시간 간격은 상기 전기 신호 변환 장치를 통한 아날로그 신호의 전파 시간인 신호 변환 방법.
16. 제12 항에 있어서, 상기 입력 신호는 사인파 신호를 포함하는 신호 변환 방법.
17. 제12 항에 있어서, 상기 입력 신호는 지수 성분을 포함하는 신호 변환 방법.
18. 제12 항에 있어서, 상기 입력 신호는 복소수 성분을 포함하는 신호 변환 방법.
19. 제12 항에 있어서, 상기 입력 신호는 다수의 동일한 입력 신호를 포함하는 신호 변환 방법.
20. 제12 항에 있어서, 상기 입력 신호는 적어도 2개의 다른 입력 신호를 포함하는 신호 변환 방법.

Images