JP2006018379A - 情報処理装置および情報表示方法 - Google Patents
情報処理装置および情報表示方法 Download PDFInfo
- Publication number
- JP2006018379A JP2006018379A JP2004192935A JP2004192935A JP2006018379A JP 2006018379 A JP2006018379 A JP 2006018379A JP 2004192935 A JP2004192935 A JP 2004192935A JP 2004192935 A JP2004192935 A JP 2004192935A JP 2006018379 A JP2006018379 A JP 2006018379A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- information
- wiring layout
- impedance value
- displaying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】多層プリント回路基板の任意の位置に対応する断面形状を表示でき、且つ任意の信号線のインピーダンス値を表示することが可能な情報処理装置を実現する。
【解決手段】基板ビューアプログラム19は、基板Viewerデータに基づいて、多層プリント回路基板の配線レイアウトを示す配線レイアウト図を表示装置15に表示する基板表示処理部21を有している。この基板表示処理部21には、さらに、基板断面表示処理部22およびインピーダンス計算部23が設けられている。基板断面表示処理部22は、配線レイアウト図上の任意の切り出し位置に沿った、多層プリント回路基板の配線レイアウトの断面構造を示す基板断面図を表示装置15に表示する。インピーダンス計算部23は、基板断面図上に表示される任意の信号線のインピーダンス値を算出してその算出されたインピーダンス値を表示装置15に表示する。
【選択図】 図2
【解決手段】基板ビューアプログラム19は、基板Viewerデータに基づいて、多層プリント回路基板の配線レイアウトを示す配線レイアウト図を表示装置15に表示する基板表示処理部21を有している。この基板表示処理部21には、さらに、基板断面表示処理部22およびインピーダンス計算部23が設けられている。基板断面表示処理部22は、配線レイアウト図上の任意の切り出し位置に沿った、多層プリント回路基板の配線レイアウトの断面構造を示す基板断面図を表示装置15に表示する。インピーダンス計算部23は、基板断面図上に表示される任意の信号線のインピーダンス値を算出してその算出されたインピーダンス値を表示装置15に表示する。
【選択図】 図2
Description
本発明は多層プリント回路基板に関する情報を表示する情報処理装置および同装置で用いられる情報表示方法に関する。
近年、プリント回路基板の設計には、CAD(computer-aided design)が用いられている。このCADを用いることにより、プリント回路基板の配線レイアウトなどを容易に設計することが出来る。CADによって生成される設計データには、回路図データと、レイアウト図データとがある。レイアウト図データは、プリント回路基板の配線レイアウトを示す情報である。レイアウト図データを用いることにより、設計されたプリント回路基板の配線レイアウトを示す配線レイアウト図をコンピュータのディスプレイに表示することが出来る。配線レイアウト図は、プリント回路基板の信号層を上方から見た図である。
また、プリント回路基板の各配線の特性インピーダンスを計算する機能を有する設計支援システムも知られている(例えば、特許文献1参照)。配線の特性インピーダンスの計算は、設計された配線の良否を検証するために行われる。
特開2003−186942号公報
ところで、最近では、高密度実装を実現するために多層プリント回路基板が多く利用されている。多層プリント回路基板においては、複数の信号線が複数の信号層に分散して配置される。したがって、上述の配線レイアウト図のみから、複数の信号層それぞれに信号線がどのように分布して配置されているかを確認することは、ユーザにとっては実際上困難である。
また、特許文献1では、インピーダンスを計算すべき配線をユーザに指定させるためのインタフェースについて考慮されていない。
したがって、多層プリント回路基板の設計データの評価/検証作業の効率化を実現するための新たな機能の実現が必要である。
本発明は上述の事情を考慮してなされたものであり、多層プリント回路基板の任意の位置に対応する断面形状を表示でき、且つユーザによって指定された任意の信号線のインピーダンス値を表示することが可能な情報処理装置および情報表示方法を提供することを目的とする。
上述の課題を解決するため、本発明は、多層プリント回路基板に関する情報を表示装置に表示する処理を実行する情報処理装置において、入力装置と、前記多層プリント回路基板の配線レイアウトを示す配線レイアウト情報と前記多層プリント配線基板の層構成を示す層構成情報とを記憶する手段と、前記配線レイアウト情報に基づいて、前記多層プリント回路基板の配線レイアウトを示す配線レイアウト図を前記表示装置に表示する手段と、前記入力装置の操作に応じて、前記表示された配線レイアウト図上の切り出し位置を指定する手段と、前記配線レイアウト情報および前記層構成情報に基づいて、前記指定された切り出し位置に沿った、前記多層プリント回路基板の配線レイアウトの断面構造を示す断面図を前記表示装置に表示する手段と、前記入力装置の操作に応じて、インピーダンス値を算出すべき信号線を前記断面図上で選択する手段と、前記配線レイアウト情報および前記層構成情報に基づいて、前記選択された信号線のインピーダンス値を算出し、当該算出されたインピーダンス値を前記表示装置に表示するインピーダンス算出手段とを具備することを特徴とする。
本発明によれば、多層プリント回路基板の任意の位置に対応する断面形状を表示でき、且つユーザによって指定された任意の信号線のインピーダンス値を表示することが可能となる。よって、多層プリント回路基板の設計データの評価/検証作業の効率化を図ることが出来る。
以下、図面を参照して、本発明の実施形態を説明する。
図1には、本発明の一実施形態に係る情報処理装置のシステム構成が示されている。この情報処理装置は、CADを用いて設計された多層プリント回路基板に関する情報を表示するための表示システムとして機能する。この表示システムは、多層プリント回路基板の設計データを効率よく確認/検証するために用いられる。本情報処理装置は、例えば、ワークステーション、パーソナルコンピュータ、サーバコンピュータのようなコンピュータによって実現されている。
図1には、本発明の一実施形態に係る情報処理装置のシステム構成が示されている。この情報処理装置は、CADを用いて設計された多層プリント回路基板に関する情報を表示するための表示システムとして機能する。この表示システムは、多層プリント回路基板の設計データを効率よく確認/検証するために用いられる。本情報処理装置は、例えば、ワークステーション、パーソナルコンピュータ、サーバコンピュータのようなコンピュータによって実現されている。
本情報処理装置は、図1に示されているように、CPU11、システムコントローラ12、主メモリ13、表示コントローラ14、表示装置15、入力装置16、およびHDD(ハードディスクドライブ)のようなディスク記憶装置17を備えている。
CPU11は本情報処理装置の動作を制御するプロセッサである。このCPU11は、HDD17から主メモリ13にロードされる、オペレーティングシステム(OS)18および基板ビューアプログラム19を実行する。基板ビューアプログラム19は、CADによって設計された多層プリント回路基板の配線レイアウト図、およびその多層プリント回路基板の配線レイアウトの断面構造を示す断面図(基板断面図)を表示装置15に表示するためのビューアプログラムである。また、この基板ビューアプログラム19は、基板断面図上で指定された任意の信号線のインピーダンス値を算出して表示装置15に表示する機能も有している。
システムコントローラ12は、主メモリ13を制御するメモリコントローラを備えている。またシステムコントローラ12は、表示コントローラ14との通信を実行する機能も有している。表示コントローラ14は、本情報処理装置のディスプレイモニタとして機能する表示装置15を制御する。入力装置16はユーザの操作に応じて各種情報を入力する装置であり、例えばキーボード、ポインティングデバイス等から構成されている。HDD17には、CADによって生成された、多層プリント回路基板の設計情報が格納されている。
次に、図2を参照して、基板ビューアプログラム19の機能構成を説明する。
基板ビューアプログラム19は、その機能モジュールとして、データ生成部20および基板表示処理部21を備えている。データ生成部20は、層構成付き基板Viewerデータを生成するモジュールである。層構成付き基板Viewerデータは、基板Viewerデータと層構成データとから構成される。
基板Viewerデータは、CADによって設計された多層プリント回路基板の配線レイアウトを示す配線レイアウト情報である。この基板Viewerデータは、CADによって生成された、多層プリント回路基板の設計情報の一つである。基板Viewerデータは、例えば、多層プリント回路基板の複数の層それぞれに対応する配線レイアウト情報を含んでいる。層構成データは、CADによって設計された多層プリント回路基板に対応する層構成(例えば、多層プリント回路基板を構成する層の数、各層の厚さ、各層の材質、絶縁層の比誘電率、等)を示す情報である。
基板表示処理部21は、基板Viewerデータに基づいて、多層プリント回路基板の配線レイアウトを示す配線レイアウト図を表示装置15に表示するモジュールである。この基板表示処理部21には、さらに、基板断面表示処理部22およびインピーダンス計算部23がプラグインモジュールとして設けられている。
基板断面表示処理部22は、配線レイアウト図上の任意の切り出し位置に沿った、多層プリント回路基板の配線レイアウトの断面構造を示す基板断面図を表示装置15に表示するモジュールである。この基板断面図は、基板Viewerデータと層構成データとに基づいて生成される。この基板断面図により、全ての信号層それぞれにおける信号線の配置状態を同時にユーザに提示することが出来る。
インピーダンス計算部23は、基板断面図上に表示される任意の信号線のインピーダンス値(信号線がシングルラインであれば特性インピーダンス、信号線が差動ラインペアであれば差動インピーダンス)を算出してその算出されたインピーダンス値を表示装置15に表示するモジュールである。
図3には、データ生成部20の具体的なシステム構成が示されている。データ生成部20は、基板viewerデータ取り込み処理部102、層構成データ取り込み処理部104、マージ処理部106、および層構成付き基板viewerデータ出力部107を備えている。
基板viewerデータ取り込み処理部102は、基板viewerデータファイル記憶部103に予めファイルとしてそれぞれ格納されている複数の基板viewerデータの内の一つを、基板viewerデータファイル記憶部103から取得する。これら複数の基板viewerデータは、CADによって予め設計された複数の多層プリント回路基板それぞれの設計データに対応している。ユーザは、まず、OS18によって提供されるグラフィカルユーザインタフェース(GUI)101を通じて、基板viewerデータの一覧を基板viewerデータ取り込み処理部102に対して要求する。そして、ユーザは、基板viewerデータの一覧の中から、検証対象の多層プリント回路基板に対応する基板viewerデータを選択する。基板viewerデータ取り込み処理部102は、ユーザによって選択された基板viewerデータを基板viewerデータファイル記憶部103から取得する。
層構成データ取り込み処理部104は、層構成データファイル記憶部105に予めファイルとしてそれぞれ格納されている複数種の層構成データの内の一つを、層構成データファイル記憶部105から取得する。これら複数の層構成データは、多層プリント回路基板の設計に使用可能な、予め用意された複数種の層構成それぞれに対応している。ユーザは、まず、グラフィカルユーザインタフェース(GUI)101を通じて、層構成データの一覧を層構成データ取り込み処理部104に対して要求する。そして、ユーザは、層構成データの一覧の中から、上述の検証対象の多層プリント回路基板の設計に実際に使用された層構成データを選択する。層構成データ取り込み処理部104は、ユーザによって選択された層構成データを、層構成データファイル105から取得する。
マージ処理部106は、基板viewerデータ取り込み処理部102によって取得された基板viewerデータと、層構成データ取り込み処理部104によって取得された層構成データとをマージして、層構成付き基板viewerデータを生成する。層構成付き基板viewerデータ出力部107は、生成された層構成付き基板viewerデータを層構成付き基板viewerデータ記憶部108上に外部ファイルとして出力する。
次に、図4のフローチャートを参照して、層構成付き基板viewerデータを生成するための手順について説明する。
層構成付き基板viewerデータの生成処理は、基板ビューアプログラム19によって提供される操作画面上で行われる。基板ビューアプログラム19は、ユーザによって選択された基板viewerデータのファイルを開き、その基板viewerデータを操作画面上に表示する(ステップS202,S203)。操作画面上には、例えば、層構成データの取得を指示するための層構成データ取り込みボタン等が配置されている。基板ビューアプログラム19は、層構成データ取り込みボタンがユーザによって押下されたことを検出すると(ステップS204)、層構成データの一覧を操作画面上に表示する(ステップS205)。この後、基板ビューアプログラム19は、ユーザによって層構成データの一覧の中から選択された一つの層構成データを、層構成データ取り込み処理部104から取得する(ステップS206)。
基板ビューアプログラム19は、開いている基板viewerデータ上に層構成データをマージして層構成付き基板viewerデータを生成し、その層構成付き基板viewerデータを外部ファイルに出力する(ステップS207,S208)。
次に、図5を参照して、基板表示処理部21の機能構成を説明する。
基板表示処理部21は、図示のように、その機能モジュールとして、層構成付き基板viewerデータ取り込み処理部302、断面切り出し処理部304、信号線情報入力処理部305、基板材料データ取り込み処理部306、インピーダンス計算処理部308、および計算結果表示処理部309を備えている。
層構成付き基板viewerデータ取り込み処理部302は、ユーザによって指定された、検証対象の多層プリント回路基板に対応する層構成付き基板viewerデータを、層構成付き基板viewerデータファイル記憶部303から取得する。また、層構成付き基板viewerデータ取り込み処理部302は、取得した層構成付き基板viewerデータに基づいて、多層プリント回路基板の配線レイアウト図を表示装置15に表示する処理を実行する。配線レイアウト図の表示処理は、層構成付き基板viewerデータに含まれる配線レイアウト情報に基づいて実行される。
断面切り出し処理部304および信号線情報入力処理部305は、上述の基板断面表示処理部22を構成するためのモジュールである。
断面切り出し処理部304は、(1)ユーザによる入力装置16の操作に応じて、配線レイアウト図上の切り出し位置を指定する処理、(2)指定された切り出し位置に沿った基板断面図を表示装置15に表示する処理、(3)ユーザによる入力装置16の操作に応じて、インピーダンス値を算出すべき信号線を基板断面図上で選択する処理、を実行する。
信号線情報入力処理部305は、(1)選択された信号線のライン構造を示す信号線断面図を表示装置15に表示する処理、(2)信号線断面図上に、選択された信号線の寸法と当該信号線の上層および下層に存在する絶縁層それぞれの寸法を表示する処理、を実行する。
基板材料データ取り込み処理部306は、選択された信号線の上層および下層に存在する各絶縁層の材料に対応した特性値(比誘電率)を、基板材料データファイル記憶部307から取得する。なお、多層プリント回路基板内の各絶縁層の特性値(比誘電率)が層構成データの中に予め設定されているならば、基板材料データ取り込み処理部306は必ずしも必要ではない。
インピーダンス計算処理部308および計算結果表示処理部309は、上述のインピーダンス計算部23を構成するモジュールである。インピーダンス計算処理部308は、選択された信号線のインピーダンス値を算出する。インピーダンス値を算出するために使用されるパラメタは、例えば、選択された信号線の寸法(幅、高さ、長さ)、選択された信号線の上層および下層にそれぞれ存在する絶縁層それぞれ寸法(高さ等)、およびこれら絶縁層の比誘電率、等である。算出されたインピーダンス値は、計算結果表示処理部309によって表示装置15に表示される。
図6は、基板ビューアプログラム19によって表示される配線レイアウト図の一例を示している。
図6に示されているように、基板ビューアプログラム19によって提供される操作画面500上には、配線レイアウト図表示領域501、およびレイアウト縮小表示エリア502が配置されている。配線レイアウト図表示領域501は、多層プリント回路基板の任意の部分の配線レイアウト図を表示する。配線レイアウト図表示領域501は、多層プリント回路基板全体の形状と、多層プリント回路基板のどの部分が配線レイアウト図表示領域501に現在表示されているかを示す矩形枠とを表示する。多層プリント回路基板の全体の配線レイアウト図を配線レイアウト図表示領域501に表示することもできる。
また、層構成付き基板viewerデータに含まれる配線レイアウト情報は各層に対応する配線レイアウト情報を有しているので、多層プリント回路基板を構成する任意の層に対応する配線レイアウト図を配線レイアウト図表示領域501に表示することができる。配線レイアウト図を表示すべき層は、ユーザによる入力装置16の操作に応じて切り替えることができる。
また、操作画面500上には、切り出しモードボタン503が配置されている。切り出しモードボタン503がクリックされた場合、配線レイアウト図上の切り出し位置を指定するためのポインタ503が配線レイアウト図表示領域501上に表示される。ポインタ503は、ユーザによる入力装置16の操作に応じて配線レイアウト図上を移動する。ユーザは、例えば、マウスの左ボタンを押しながらポインタ503を移動させることにより、配線レイアウト図上の任意の位置に切り出し線504を描画することが出来る。
図7は、基板ビューアプログラム19によって表示される基板断面図の一例を示している。
図7に示されているように、基板ビューアプログラム19によって提供される操作画面600上には、断面表示フォーム601、設定フォーム602、および計算フォーム603が配置されている。断面表示フォーム601は基板断面図を表示するための表示領域である。図6の切り出し線504で指定された切断面の断面構造を示す基板断面図が断面表示フォーム601に表示される。
断面表示フォーム601において、ハッチングで示されている部分は信号線、クロスハッチングで示されている部分はグランド/電源プレーンを示している。また、信号線およびグランド/電源プレーン以外の他の各層は、絶縁層である。各信号線の厚さの値、各グランド/電源プレーンの高さの値、および各絶縁層の高さの値は、層構成付き基板viewerデータ内の層構成データによって与えられる。また、各信号線の幅の値、各グランド/電源プレーンの幅の値は、層構成付き基板viewerデータ内の配線レイアウト情報によって与えられる。基板ビューアプログラム19は、層構成付き基板viewerデータに基づいて、基板断面図を断面表示フォーム601に描画する。基板断面図の表示イメージのサイズは自由に拡大/縮小することができる。図8は、基板断面図の表示イメージを拡大した様子を示している。
設定フォーム602は、ユーザによる入力装置16の操作に応じて、インピーダンスを計算すべき信号線に関する属性情報を設定するための設定フォームである。基板ビューアプログラム19は、ユーザによって実行される設定フォーム602内の3つのプルダウンメニュー“Line”,“Wiriring”、“Shape”それぞれの操作に応じて、インピーダンスを計算すべき信号線に関する属性情報を入力することができる。
“Line”は、インピーダンスを計算すべき信号線が単線(single)および差動ラインペア(differntial)のいずれであるかを指定するライン属性情報を入力するためのプルダウンメニューである。“Wiriring”は、インピーダンスを計算すべき信号線がマイクロストリップライン、ストリップライン、およびストリップラインビルドアップのいずれのライン構造を有する信号線であるかを指定するライン構造属性情報である。インピーダンスの計算は、ライン構造属性情報で指定されたライン構造に対応するインピーダンス計算式を用いて実行される。
基板断面図は全ての信号層それぞれの配線レイアウトの断面構造を同時に示す。したがって、ユーザは、この基板断面図を見るだけで、基板断面図上の各信号線のライン構造を容易に理解することが出来る。
“Shape”は、インピーダンスを計算すべき信号線の形状が台形(Trapezium)および逆台形(Inverted Trapezium)のいずれであるかを指定する形状属性情報を入力するためのプルダウンメニューである。計算フォーム603は、計算されたインピーダンス値を表示する。
インピーダンスを計算すべき信号線を選択する動作は、基板断面図上で実行される。すなわち、基板ビューアプログラム19は、ユーザによる入力装置16の操作に応じて、基板断面図上に表示されている信号線群の中から、インピーダンスを計算すべき信号線を選択する。
また、基板ビューアプログラム19は、図9に示すように、計算値入力フォーム605を操作画面600上に表示する。計算値入力フォーム605は、ライン構造属性情報で指定されたライン構造(マイクロストリップライン、ストリップライン、ストリップラインビルドアップ)を示す信号線断面図を表示する。基板ビューアプログラム19は、マイクロストリップライン、ストリップライン、ストリップラインビルドアップそれぞれに対応する3種類の信号線断面図の雛形を有している。ライン構造属性情報で指定されたライン構造に対応する雛形が、計算値入力フォーム605に表示される。また、信号線断面図上には、インピーダンス計算のためのパラメタとして使用される各寸法値を入力するための入力フィールド群が表示される。図9において、tはインピーダンスを算出すべき信号線の厚さ、h1は当該信号線の上層側の絶縁層の高さ、h2は当該信号線の下層側の絶縁層の高さを示している。また、wb,wtは台形状の信号線の底辺および上辺それぞれ幅を示す。基板ビューアプログラム19は、これらt、h1、h2、wb,wtの寸法値を層構成付き基板viewerデータから自動的に取得して、計算フォーム603内の該当する入力フィールドにセットする。なお、wtの値は、層構成付き基板viewerデータから取得されたwbの値から予め決められた定数を減算することによって求めることができる。
また、計算値入力フォーム605には、インピーダンスを計算すべき信号線の上下の絶縁層の材質を指定する材質情報を入力するためのプルダウンメニューが配置されている。ユーザは、このプルダウンメニューを用いて、絶縁層の材質を指定することが出来る。基板ビューアプログラム19は、絶縁層の材質に対応する比誘電率(εr)を基板材料データファイル記憶部307から自動的に取得して、計算値入力フォーム605上の比誘電率入力フィールドにセットする。
計算フォーム603内の“Calc”ボタンがクリックされた時、基板ビューアプログラム19は、ライン構造属性情報で指定されたライン構造に対応するインピーダンス計算式と、入力フィールド群にセットされている寸法値t、h1、h2、wb,wtおよび比誘電率とを用いて、インピーダンス値を算出し、その算出されたインピーダンス値を計算フォーム603内に表示する。
各入力フィールドにセットされた寸法値および比誘電率は、ユーザによる入力装置16の操作に応じて修正することが出来る。“Calc”ボタンが再びクリックされると、基板ビューアプログラム19は、各入力フィールドにセットされている現在の寸法値を用いて、インピーダンスを再計算する。この再計算を利用することによって、ユーザは、適切なインピーダンス値を得ることが可能な寸法値および比誘電率を、多層プリント回路基板の設計者等にフィードバックすることができる。
次に、図10のフローチャートを参照して、基板ビューアプログラム19によって実行される一連の処理の手順を説明する。
基板ビューアプログラム19は、まず、検証対象の多層プリント回路基板に対応する層構成付き基板viewerデータを、層構成付き基板viewerデータファイル記憶部303から取得する(ステップS402)。次いで、基板ビューアプログラム19は、層構成付き基板viewerデータに含まれる配線レイアウト情報に基づいて、図6で説明した配線レイアウト図を表示する(ステップS403)。切り出しモードボタン503が押下されたことを検出した時(ステップS404)、基板ビューアプログラム19は、配線レイアウト図上の切り出し位置を指定するためのポインタ503を、配線レイアウト図上に表示する(ステップS405)。次いで、基板ビューアプログラム19は、入力装置16を用いて実行されるユーザによるポインタ503の移動操作に応じて、配線レイアウト図上に切り出し線(直線)504を描画する(ステップS406)。
基板ビューアプログラム19は、層構成付き基板viewerデータに基づいて、図7で説明した基板断面図を表示する(ステップS407)。次いで、基板ビューアプログラム19は、ユーザによる入力装置16の操作に応じて、ライン属性情報(単線/差動)、およびライン構造属性情報(マイクロストリップライン/ストリップライン/ストリップラインビルドアップ)を入力する(ステップS408,S409)。基板ビューアプログラム19は、ライン構造属性情報で指定されたライン構造(マイクロストリップライン、ストリップライン、ストリップラインビルドアップ)を示す信号線断面図を表示する(ステップS410)。
次いで、基板ビューアプログラム19は、ユーザによる入力装置16の操作に応じて、インピーダンスを算出すべき信号線を、図9の基板断面図上に表示されている信号線群の中から選択する(ステップS412)。基板ビューアプログラム19は、選択された信号線のライン構造が、表示されている信号線断面図の形状と一致するか否かを判断する(ステップS413)。この判断は、各信号線のライン構造に関する情報が例えば配線レイアウト情報に含まれている場合にのみ実行される。不一致であれば、つまり、選択された信号線のライン構造とユーザが“Wiriring”プルダウンメニューで指定したライン構造とが異なるならば(ステップS414のNO)、基板ビューアプログラム19は、ライン構造が異なる旨のエラーメッセージを表示する(ステップS414)。なお、もし各信号線のライン構造に関する情報が配線レイアウト情報に含まれていないならば、ステップS412、S414の処理はスキップされる。
この後、基板ビューアプログラム19は、信号線の寸法値及び当該信号線の上下に存在する各絶縁層の寸法値を層構成付き基板viewerデータから取得して、それら寸法値を信号線断面図上の該当する入力フィールドにそれぞれセットする(ステップS415)。ユーザによって絶縁層の材質が指定されると(ステップS416)、その指定された材質(基板材料)に対応する比誘電率(εr)のような特性値を基板材料データファイル記憶部307から取得して、信号線断面図上の該当する入力フィールドにセットする(ステップS417)。
選択された信号線のインピーダンス計算に必要な全てのパラメタが準備された状態で“Calc”ボタンがクリックされたならば、基板ビューアプログラム19は、ライン構造属性情報で指定されたライン構造に対応する計算式と、各パラメタとを用いて、選択された信号線のインピーダンスを計算する(ステップS418〜S421)。この計算されたインピーダンスの値は、計算フォーム603上に表示される。
もしインピーダンス値が適正値ではないならば(ステップS422のNO)、ユーザは、入力装置16を操作することによって、任意のパラメタの値を手入力することができる。基板ビューアプログラム19は、手入力された値に基づいて、該当するパラメタの値を修正する(ステップS419)。そして、“Calc”ボタンがクリックされたならば、基板ビューアプログラム19は、ライン構造属性情報で指定されたライン構造に対応する計算式と、各パラメタとを用いて、選択された信号線のインピーダンスを再計算する(ステップS421)。
以上のように、本実施形態によれば、基板ビューアプログラム19は、多層プリント回路基板の任意の位置の断面構造図を表示することが出来、しかもその断面構造図上に表示される任意の信号線のインピーダンスをユーザに提示することが出来る。よって、多層プリント回路基板の設計データの評価/検証作業の効率化を図ることが可能となる。
また、基板ビューアプログラム19をコンピュータ読み取り可能な記憶媒体を通じて通常のコンピュータに導入するだけで、本実施形態と同様の効果を容易に実現することが出来る。
また、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
11…CPU、15…表示装置、16…入力装置、19…基板ビューアプログラム、20…データ生成部、21…基板表示処理部、22…基板断面表示処理部、23…インピーダンス計算部。
Claims (12)
- 多層プリント回路基板に関する情報を表示装置に表示する処理を実行する情報処理装置において、
入力装置と、
前記多層プリント回路基板の配線レイアウトを示す配線レイアウト情報と前記多層プリント配線基板の層構成を示す層構成情報とを記憶する手段と、
前記配線レイアウト情報に基づいて、前記多層プリント回路基板の配線レイアウトを示す配線レイアウト図を前記表示装置に表示する手段と、
前記入力装置の操作に応じて、前記表示された配線レイアウト図上の切り出し位置を指定する手段と、
前記配線レイアウト情報および前記層構成情報に基づいて、前記指定された切り出し位置に沿った、前記多層プリント回路基板の配線レイアウトの断面構造を示す断面図を前記表示装置に表示する手段と、
前記入力装置の操作に応じて、インピーダンス値を算出すべき信号線を前記断面図上で選択する手段と、
前記配線レイアウト情報および前記層構成情報に基づいて、前記選択された信号線のインピーダンス値を算出し、当該算出されたインピーダンス値を前記表示装置に表示するインピーダンス算出手段とを具備することを特徴とする情報処理装置。 - 前記配線レイアウト情報および前記層構成情報に基づいて、前記選択された信号線の寸法と当該信号線の上層および下層に存在する各絶縁層の寸法とを前記表示装置に表示する手段と、
前記入力装置の操作に応じて、前記表示されている各寸法を修正する手段とをさらに具備し、
前記インピーダンス算出手段は、前記修正結果に基づいて、前記選択された信号線のインピーダンス値を再度算出し、当該算出されたインピーダンス値を前記表示装置に表示する手段を含むことを特徴とする請求項1記載の情報処理装置。 - 前記入力装置の操作に応じて、前記インピーダンス値を算出すべき信号線がマイクロストリップラインおよびストリップラインのいずれのライン構造を有する信号線であるかを指定するライン構造情報を入力する手段をさらに具備し、
前記インピーダンス算出手段は、前記配線レイアウト情報と、前記層構成情報と、前記入力されたライン構造情報で指定されるライン構造とに基づいて、前記選択された信号線のインピーダンス値を算出する手段を含むことを特徴とする請求項1記載の情報処理装置。 - 前記入力装置の操作に応じて、前記インピーダンス値を算出すべき信号線がマイクロストリップラインおよびストリップラインのいずれのライン構造を有する信号線であるかを指定するライン構造情報を入力する手段と、
前記入力されたライン構造情報で指定されたライン構造を示す信号線断面図を前記表示装置に表示する手段と、
前記配線レイアウト情報および前記層構成情報に基づいて、前記選択された信号線の寸法と当該信号線の上層および下層に存在する各絶縁層の寸法とを前記信号線断面図上に表示する手段と、
前記入力装置の操作に応じて、前記表示されている各寸法を修正する手段とをさらに具備し、
前記インピーダンス算出手段は、前記修正結果に基づいて、前記選択された信号線のインピーダンス値を再度算出し、当該算出されたインピーダンス値を前記表示装置に表示する手段を含むことを特徴とする請求項1記載の情報処理装置。 - 多層プリント回路基板に関する情報を情報処理装置の表示装置に表示する情報表示方法であって、
前記多層プリント回路基板の配線レイアウトを示す配線レイアウト情報に基づいて、前記多層プリント回路基板の配線レイアウトを示す配線レイアウト図を前記表示装置に表示するステップと、
前記情報処理装置に設けられた入力装置の操作に応じて、前記表示された配線レイアウト図上の切り出し位置を指定するステップと、
前記多層プリント配線基板の層構成を示す層構成情報と前記配線レイアウト情報とに基づいて、前記指定された切り出し位置に沿った、前記多層プリント回路基板の配線レイアウトの断面構造を示す断面図を前記表示装置に表示するステップと、
前記入力装置の操作に応じて、インピーダンス値を算出すべき信号線を前記断面図上で選択するステップと、
前記配線レイアウト情報および前記層構成情報に基づいて、前記選択された信号線のインピーダンス値を算出し、当該算出されたインピーダンス値を前記表示装置に表示するインピーダンス算出ステップとを具備することを特徴とする情報表示方法。 - 前記配線レイアウト情報および前記層構成情報に基づいて、前記選択された信号線の寸法と当該信号線の上層および下層に存在する各絶縁層の寸法とを前記表示装置に表示するステップと、
前記入力装置の操作に応じて、前記表示されている各寸法を修正するステップとをさらに具備し、
前記インピーダンス算出ステップは、前記修正結果に基づいて、前記選択された信号線のインピーダンス値を再度算出し、当該算出されたインピーダンス値を前記表示装置に表示するステップを含むことを特徴とする請求項5記載の情報表示方法。 - 前記入力装置の操作に応じて、前記インピーダンス値を算出すべき信号線がマイクロストリップラインおよびストリップラインのいずれのライン構造を有する信号線であるかを指定するライン構造情報を入力するステップをさらに具備し、
前記インピーダンス算出ステップは、前記配線レイアウト情報と、前記層構成情報と、前記入力されたライン構造情報で指定されるライン構造とに基づいて、前記選択された信号線のインピーダンス値を算出するステップを含むことを特徴とする請求項5記載の情報表示方法。 - 前記入力装置の操作に応じて、前記インピーダンス値を算出すべき信号線がマイクロストリップラインおよびストリップラインのいずれのライン構造を有する信号線であるかを指定するライン構造情報を入力するステップと、
前記入力されたライン構造情報で指定されたライン構造を示す信号線断面図を前記表示装置に表示するステップと、
前記配線レイアウト情報および前記層構成情報に基づいて、前記選択された信号線の寸法と当該信号線の上層および下層に存在する各絶縁層の寸法とを前記信号線断面図上に表示するステップと、
前記入力装置の操作に応じて、前記表示されている各寸法を修正するステップとをさらに具備し、
前記インピーダンス算出ステップは、前記修正結果に基づいて、前記選択された信号線のインピーダンス値を再度算出し、当該算出されたインピーダンス値を前記表示装置に表示するステップを含むことを特徴とする請求項5記載の情報表示方法。 - 多層プリント回路基板に関する情報を表示装置に表示する処理をコンピュータに実行させるプログラムであって、
前記多層プリント回路基板の配線レイアウトを示す配線レイアウト情報に基づいて、前記多層プリント回路基板の配線レイアウトを示す配線レイアウト図を前記表示装置に表示する処理を、前記コンピュータに実行させる手順と、
前記コンピュータの入力装置の操作に応じて前記表示された配線レイアウト図上の切り出し位置を指定する処理を、前記コンピュータに実行させる手順と、
前記多層プリント配線基板の層構成を示す層構成情報と前記配線レイアウト情報とに基づいて、前記指定された切り出し位置に沿った、前記多層プリント回路基板の配線レイアウトの断面構造を示す断面図を前記表示装置に表示する処理を、前記コンピュータに実行させる手順と、
前記入力装置の操作に応じてインピーダンス値を算出すべき信号線を前記断面図上で選択する処理を、前記コンピュータに実行させる手順と、
前記配線レイアウト情報および前記層構成情報に基づいて、前記選択された信号線のインピーダンス値を算出し、当該算出されたインピーダンス値を前記表示装置に表示するインピーダンス算出処理を、前記コンピュータに実行させる手順とを具備することを特徴とするプログラム。 - 前記配線レイアウト情報および前記層構成情報に基づいて、前記選択された信号線の寸法と当該信号線の上層および下層に存在する各絶縁層の寸法とを前記表示装置に表示する処理を、前記コンピュータに実行させる手順と、
前記入力装置の操作に応じて前記表示されている各寸法を修正する処理を、前記コンピュータに実行させる手順とをさらに具備し、
前記インピーダンス算出処理を実行させる手順は、前記修正結果に基づいて、前記選択された信号線のインピーダンス値を再度算出し、当該算出されたインピーダンス値を前記表示装置に表示する処理を、前記コンピュータに実行させる手順を含むことを特徴とする請求項9記載のプログラム。 - 前記入力装置の操作に応じて、前記インピーダンス値を算出すべき信号線がマイクロストリップラインおよびストリップラインのいずれのライン構造を有する信号線であるかを指定するライン構造情報を入力する処理を、前記コンピュータに実行させる手順をさらに具備し、
前記インピーダンス算出処理を実行させる手順は、前記配線レイアウト情報と、前記層構成情報と、前記入力されたライン構造情報で指定されるライン構造とに基づいて、前記選択された信号線のインピーダンス値を算出する処理を、前記コンピュータに実行させる手順を含むことを特徴とする請求項9記載のプログラム。 - 前記入力装置の操作に応じて、前記インピーダンス値を算出すべき信号線がマイクロストリップラインおよびストリップラインのいずれのライン構造を有する信号線であるかを指定するライン構造情報を入力する処理を、前記コンピュータに実行させる手順と、
前記入力されたライン構造情報で指定されたライン構造を示す信号線断面図を前記表示装置に表示する処理を、前記コンピュータに実行させる手順と、
前記配線レイアウト情報および前記層構成情報に基づいて、前記選択された信号線の寸法と当該信号線の上層および下層に存在する各絶縁層の寸法とを前記信号線断面図上に表示する処理を、前記コンピュータに実行させる手順と、
前記入力装置の操作に応じて、前記表示されている各寸法を修正する処理を、前記コンピュータに実行させる手順とをさらに具備し、
前記インピーダンス算出処理を実行させる手順は、前記修正結果に基づいて、前記選択された信号線のインピーダンス値を再度算出し、当該算出されたインピーダンス値を前記表示装置に表示する処理を、前記コンピュータに実行させる手順を含むことを特徴とする請求項9記載のプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004192935A JP2006018379A (ja) | 2004-06-30 | 2004-06-30 | 情報処理装置および情報表示方法 |
US11/168,330 US7418687B2 (en) | 2004-06-30 | 2005-06-29 | Information processing apparatus and information display method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004192935A JP2006018379A (ja) | 2004-06-30 | 2004-06-30 | 情報処理装置および情報表示方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006018379A true JP2006018379A (ja) | 2006-01-19 |
Family
ID=35513735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004192935A Pending JP2006018379A (ja) | 2004-06-30 | 2004-06-30 | 情報処理装置および情報表示方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7418687B2 (ja) |
JP (1) | JP2006018379A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010128700A (ja) * | 2008-11-26 | 2010-06-10 | Ydc Corp | 基板設計プログラム及び基板設計装置 |
JP2013093056A (ja) * | 2013-02-04 | 2013-05-16 | Ydc Corp | 基板設計プログラム及び基板設計装置 |
CN104573157A (zh) * | 2013-10-24 | 2015-04-29 | 英业达科技有限公司 | 印刷电路检查方法与装置 |
JP2021182406A (ja) * | 2016-03-18 | 2021-11-25 | ローム株式会社 | コンピュータシミュレーション方法、伝送線路モデルの生成方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070220474A1 (en) * | 2006-03-15 | 2007-09-20 | Yu-Chuan Chang | Method for facilitating power/ground wiring in a layout |
US7823760B2 (en) * | 2007-05-01 | 2010-11-02 | Tyco Healthcare Group Lp | Powered surgical stapling device platform |
TWI334554B (en) * | 2007-07-27 | 2010-12-11 | King Yuan Electronics Co Ltd | Method for designing stacked pattern of printed circuit board and the system, device and computer-readable medium thereof |
US20130275083A1 (en) * | 2012-04-16 | 2013-10-17 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Apparatus and method for measuring thickness of printed circuit board |
CN110941937B (zh) * | 2019-10-31 | 2024-05-07 | 京东方科技集团股份有限公司 | 电子设备、封装绘制图生成方法和计算机可读存储介质 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5519633A (en) * | 1993-03-08 | 1996-05-21 | International Business Machines Corporation | Method and apparatus for the cross-sectional design of multi-layer printed circuit boards |
JP3501674B2 (ja) * | 1999-04-21 | 2004-03-02 | 日本電気株式会社 | プリント回路基板特性評価装置、プリント回路基板特性評価方法、及び記憶媒体 |
JP3348709B2 (ja) * | 1999-11-24 | 2002-11-20 | 日本電気株式会社 | プリント回路基板設計支援装置及び制御プログラム記録媒体 |
JP4035354B2 (ja) * | 2001-07-11 | 2008-01-23 | 富士通株式会社 | 電子回路設計方法及び装置、コンピュータプログラム及び記憶媒体 |
JP2003186942A (ja) | 2001-12-18 | 2003-07-04 | Fuji Xerox Co Ltd | プリント配線基板設計支援装置及び方法並びにプログラム及び記録媒体 |
-
2004
- 2004-06-30 JP JP2004192935A patent/JP2006018379A/ja active Pending
-
2005
- 2005-06-29 US US11/168,330 patent/US7418687B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010128700A (ja) * | 2008-11-26 | 2010-06-10 | Ydc Corp | 基板設計プログラム及び基板設計装置 |
JP2013093056A (ja) * | 2013-02-04 | 2013-05-16 | Ydc Corp | 基板設計プログラム及び基板設計装置 |
CN104573157A (zh) * | 2013-10-24 | 2015-04-29 | 英业达科技有限公司 | 印刷电路检查方法与装置 |
JP2021182406A (ja) * | 2016-03-18 | 2021-11-25 | ローム株式会社 | コンピュータシミュレーション方法、伝送線路モデルの生成方法 |
JP7111870B2 (ja) | 2016-03-18 | 2022-08-02 | ローム株式会社 | コンピュータシミュレーション方法、伝送線路モデルの生成方法 |
Also Published As
Publication number | Publication date |
---|---|
US7418687B2 (en) | 2008-08-26 |
US20060002215A1 (en) | 2006-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6254190B2 (ja) | 回路設計レイアウトにおける、チャネルに対する輻輳インジケータの表示 | |
US7418687B2 (en) | Information processing apparatus and information display method | |
JP4644614B2 (ja) | レイアウトエディタ装置、配線表示方法、及び配線表示プログラム | |
JP5211694B2 (ja) | 半導体集積回路におけるシールド線の配置方法、半導体集積回路の設計装置、及び半導体集積回路の設計プログラム | |
US20070233443A1 (en) | Computer-aided ultrahigh-frequency circuit model simulation method and system | |
US9208277B1 (en) | Automated adjustment of wire connections in computer-assisted design of circuits | |
US8065101B2 (en) | Electromagnetic field intensity calculating method and apparatus | |
JP2008084208A (ja) | 配線モデル作成装置、配線モデル作成方法、配線モデル作成プログラムおよび装置の製造方法 | |
JPWO2014041665A1 (ja) | プリント基板設計検証システム、プリント基板設計検証方法及び記録媒体 | |
TWI528200B (zh) | 電路佈局調整方法 | |
JP4455527B2 (ja) | Cad装置 | |
US10331837B1 (en) | Device graphics rendering for electronic designs | |
JP2009182056A (ja) | 半導体装置の設計方法、設計装置及びプログラム | |
JP2015133051A (ja) | 基板解析プログラム、情報処理装置及び基板解析方法 | |
JP6349871B2 (ja) | 基板設計支援プログラム、基板設計支援方法、及び基板設計支援装置 | |
JP5397901B2 (ja) | 回路情報管理装置、その方法、及びプログラム | |
JP2007272447A (ja) | Cadシステム | |
JP2014219902A (ja) | 文書処理装置および文書処理用プログラム | |
JP6324708B2 (ja) | 並行編集システム、並行編集方法、プログラムおよびメモリ媒体 | |
JP2011197811A (ja) | ガードリング設計装置、ガードリング設計方法、プログラム及び記録媒体 | |
JP4905226B2 (ja) | 基板回路ブロック選択装置、基板回路ブロック選択方法および基板回路ブロック選択プログラム | |
JP2009116410A (ja) | 電気特性見積プログラム、電気特性見積装置および電気特性見積方法 | |
US7761835B2 (en) | Semiconductor device design method, semiconductor device design system, and computer program for extracting parasitic parameters | |
JP2007304952A (ja) | 解析モデル作成プログラム、解析プログラム、解析結果抽出プログラム、解析モデル作成装置、解析装置、解析結果抽出装置 | |
JP2009245215A (ja) | Cadシステム、cadプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100202 |