KR102643449B1 - 커넥터, 및 표면 접지 평면을 갖는 인쇄 회로 보드 - Google Patents
커넥터, 및 표면 접지 평면을 갖는 인쇄 회로 보드 Download PDFInfo
- Publication number
- KR102643449B1 KR102643449B1 KR1020237036207A KR20237036207A KR102643449B1 KR 102643449 B1 KR102643449 B1 KR 102643449B1 KR 1020237036207 A KR1020237036207 A KR 1020237036207A KR 20237036207 A KR20237036207 A KR 20237036207A KR 102643449 B1 KR102643449 B1 KR 102643449B1
- Authority
- KR
- South Korea
- Prior art keywords
- mounting
- ground
- signal
- wafers
- connector
- Prior art date
Links
- 230000008878 coupling Effects 0.000 claims abstract description 16
- 238000010168 coupling process Methods 0.000 claims abstract description 16
- 238000005859 coupling reaction Methods 0.000 claims abstract description 16
- 235000012431 wafers Nutrition 0.000 claims description 88
- 230000011664 signaling Effects 0.000 claims description 17
- 239000004033 plastic Substances 0.000 claims description 9
- 229920003023 plastic Polymers 0.000 claims description 9
- 230000013011 mating Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 description 16
- 230000008901 benefit Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 238000013461 design Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 230000009471 action Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 229920000106 Liquid crystal polymer Polymers 0.000 description 3
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002991 molded plastic Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- RKUAZJIXKHPFRK-UHFFFAOYSA-N 1,3,5-trichloro-2-(2,4-dichlorophenyl)benzene Chemical compound ClC1=CC(Cl)=CC=C1C1=C(Cl)C=C(Cl)C=C1Cl RKUAZJIXKHPFRK-UHFFFAOYSA-N 0.000 description 2
- LAXBNTIAOJWAOP-UHFFFAOYSA-N 2-chlorobiphenyl Chemical compound ClC1=CC=CC=C1C1=CC=CC=C1 LAXBNTIAOJWAOP-UHFFFAOYSA-N 0.000 description 2
- FPWNLURCHDRMHC-UHFFFAOYSA-N 4-chlorobiphenyl Chemical compound C1=CC(Cl)=CC=C1C1=CC=CC=C1 FPWNLURCHDRMHC-UHFFFAOYSA-N 0.000 description 2
- 101710149812 Pyruvate carboxylase 1 Proteins 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- JAYCNKDKIKZTAF-UHFFFAOYSA-N 1-chloro-2-(2-chlorophenyl)benzene Chemical compound ClC1=CC=CC=C1C1=CC=CC=C1Cl JAYCNKDKIKZTAF-UHFFFAOYSA-N 0.000 description 1
- 101100099821 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) cbs-1 gene Proteins 0.000 description 1
- 101100084627 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) pcb-4 gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000003339 best practice Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000001404 mediated effect Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/50—Fixed connections
- H01R12/51—Fixed connections for rigid printed circuits or like structures
- H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
- H01R12/58—Fixed connections for rigid printed circuits or like structures characterised by the terminals terminals for insertion into holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/71—Coupling devices for rigid printing circuits or like structures
- H01R12/712—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
- H01R12/716—Coupling device provided on the PCB
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/646—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00 specially adapted for high-frequency, e.g. structures providing an impedance match or phase match
- H01R13/6461—Means for preventing cross-talk
- H01R13/6471—Means for preventing cross-talk by special arrangement of ground and signal conductors, e.g. GSGS [Ground-Signal-Ground-Signal]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/648—Protective earth or shield arrangements on coupling devices, e.g. anti-static shielding
- H01R13/658—High frequency shielding arrangements, e.g. against EMI [Electro-Magnetic Interference] or EMP [Electro-Magnetic Pulse]
- H01R13/6581—Shield structure
- H01R13/6585—Shielding material individually surrounding or interposed between mutually spaced contacts
- H01R13/6586—Shielding material individually surrounding or interposed between mutually spaced contacts for separating multiple connector modules
- H01R13/6587—Shielding material individually surrounding or interposed between mutually spaced contacts for separating multiple connector modules for mounting on PCBs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/648—Protective earth or shield arrangements on coupling devices, e.g. anti-static shielding
- H01R13/658—High frequency shielding arrangements, e.g. against EMI [Electro-Magnetic Interference] or EMP [Electro-Magnetic Pulse]
- H01R13/6591—Specific features or arrangements of connection of shield to conductive members
- H01R13/6594—Specific features or arrangements of connection of shield to conductive members the shield being mounted on a PCB and connected to conductive members
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
- H05K1/0225—Single or multiple openings in a shielding, ground or power plane
Abstract
커넥터(1300)와 인쇄 회로 보드 조합들은 전기적 결합을 증가시키는 서로 반대편에 있는 전기 접지 구조체들을 포함한다. 이 조합들은 또한 인쇄 회로 보드에서의 신호들 사이의 원치 않는 누화를 감소시킨다.
Description
관련 출원
본 출원은 2018년 9월 25일자로 출원된 미국 가출원 제62/736,288호("'288 출원")에 대한 우선권을 주장하며, 본 명세서에 전부 제시된 것처럼 '288 출원의 전체 개시내용을 본 명세서에 참고로 포함한다.
기술분야
본 개시는 커넥터의 분야에 관한 것이며, 보다 구체적으로는 커넥터, 및 각각이 높은 데이터 레이트로 데이터를 전달하는 기능을 하는 인쇄 회로 보드(PCB)와 커넥터의 조합에 관한 것이다.
이 섹션은 설명된 발명(들)의 더 나은 이해를 용이하게 하는 데 도움이 될 수 있는 태양들을 소개한다. 따라서, 이 섹션에서의 진술은 이러한 관점에서 읽혀져야 하며, 종래 기술에 무엇이 있는지 또는 무엇이 없는지에 관한 인정으로 이해되어서는 안 된다.
고속 통신 응용들에서 사용되는 PCB들은 적합한 커넥터들을 사용하여 접속될 수 있다. 전형적으로, 많은 PCB들은 단지 수 밀리미터(mm)만큼 분리될 수 있고, 이에 따라 그들은 빽빽히 또는 밀집하여 배열된다. 다수의 별개의 신호들을 운반하는 주어진 PCB 내에서, 요구되는 피치 밀도가 서로로부터 1 내지 3 mm 이내에서 동작하는 차동 신호 쌍들을 갖는 것에 접근하거나 이를 초과할 수 있도록 PCB들이 배열될 때, 훨씬 더 큰 어려움이 발생한다. 동일한 PCB 상에서 전달되고 있고, 따라서 동일한 PCB 상의 다른 인접한 차동 신호 쌍에 유도적으로 또는 용량적으로 결합되는 것으로부터 근접하여 정렬되는 하나의 차동 신호 쌍의 능력을 제거하거나 실질적으로 감소시키는 것은 매우 어렵다. 어려움을 증가시키는 것은 PCB에 의해 전달되는 신호의 속도가 증가함에 따라, 원치 않는 잡음으로 또는 간단히 "누화"로 통상 지칭되는, 원치 않는 결합이 증가하는 경향도 그렇다는 것이다.
또한, 기존의 커넥터-PCB 설계들은 커넥터의 풋프린트(footprint)의 신호 및 접지 핀 위치들을 각자의 신호 및 접지 위치들에 대한 전도성 프레스-핏 핀 홀들과 같은 대응하는 수용 구조체들에 매칭시킨다. 게다가, 전도성 접지 접속 비아들이 PCB 내에서 사용되어 선택된 접지-지정 층들을 함께 전기적으로 접속하여 확고한 저임피던스 접지 귀로를 확립할 수 있다. 그러나, 이러한 기존의 설계들은 원치 않는 잡음의 결합의 문제를 적절하게 해결하지 못한다.
본 발명자들은 다양한 예시적인 PCB와 커넥터 조합들 및 관련 방법들로서, 특히, PCB의 활성 포트 구역의 표면적에 대한 접지 프레임 장착 구역의 표면적을 변경함으로써 PCB 내의 신호들 사이의 감소된 누화뿐만 아니라 커넥터 및 PCB의 접지 구조체들 사이의 증가된 결합을 제공하며, 활성 포트 구역은 안티-패드(anti-pad)들의 총 표면적 및 PCB 상의 신호 장착 위치들의 총 표면적을 포함하는, 다양한 예시적인 PCB와 커넥터 조합들 및 관련 방법들을 설명한다.
PCB의 일 실시예는 커넥터를 장착하기 위한 상부 표면 - 상부 표면은 커넥터에 대한 복수의 신호 장착 위치들, 커넥터에 대한 복수의 접지 장착 위치들, 복수의 신호 장착 위치들 주위의 안티-패드들, 및 최외측에 있는 복수의 신호 장착 위치들 중의 인접한 신호 장착 위치들 사이에 형성된 외측 경계를 갖는 장착 구역을 갖고, 장착 영역은 복수의 신호 장착 위치들을 포함함 -; 장착 구역 내의 상부 표면을 커버하는 접지 평면 - 장착 영역 내의 상부 표면은 추가로 접지 장착 위치들 및 신호 장착 위치들을 수용하고 복수의 신호 장착 위치들 중의 신호 장착 위치들 주위의 안티-패드들을 포함하며, 접지 평면의 표면적은 장착 구역의 총 표면적의 적어도 50%를 커버함 - 을 포함할 수 있다.
실시예에서, 장착 구역의 외측 경계는 최외측에 있는 복수의 접지 장착 위치들 중의 인접한 접지 장착 위치들 사이에 형성될 수 있고, 장착 영역은 복수의 접지 장착 위치들을 포함한다.
실시예들에서, (i) 접지 장착 위치들은 접지 비아들을 포함할 수 있고 신호 장착 위치들은 신호 비아들을 포함할 수 있거나; (ii) 접지 장착 위치들은 접지 표면 장착 패드들을 포함할 수 있고 신호 장착 위치들은 신호 표면 장착 패드들을 포함할 수 있거나; (iii) 안티-패드들은 복수의 신호 장착 위치들 중 한 쌍의 신호 장착 위치들 주위에 있는 적어도 하나의 안티-패드를 포함할 수 있거나; (iv) 안티-패드들은 복수의 신호 장착 위치들 중의 신호 장착 위치들 각각 주위에 있는 안티-패드를 포함할 수 있다.
본 명세서에 설명된 실시예들에서 접지 평면의 표면적은 (i) 장착 구역의 총 표면적의 적어도 60%, 또는 (ii) 장착 구역의 총 표면적의 적어도 70%, 또는 (iii) 장착 구역의 총 표면적의 적어도 80%, 또는 (iv) 장착 구역의 총 표면적의 적어도 90%를 커버할 수 있다.
대안적인 예시적인 PCB는 커넥터를 장착하기 위한 상부 표면 - 상부 표면은 커넥터에 대한 복수의 신호 장착 위치들, 커넥터에 대한 복수의 접지 장착 위치들, 복수의 신호 장착 위치들 주위의 안티-패드들, 및 최외측 신호 장착 위치들 사이에 형성된 외측 경계를 갖는 장착 구역을 갖고, 장착 영역은 복수의 신호 장착 위치들을 포함함 -; 및 안티-패드들, 및 신호-비아들을 제외한 장착 구역의 상부 표면을 커버하는 접지 평면 - 접지 평면의 표면적은 장착 구역의 총 표면적의 적어도 50%를 커버함 - 을 포함할 수 있다.
그러한 예시적인 PCB는 (i) 접지 비아들을 포함하는 접지 장착 위치들 및 신호 비아들을 포함하는 신호 장착 위치들, 또는 (ii) 접지 표면 장착 패드들을 포함하는 접지 장착 위치들 및 신호 표면 장착 패드들을 포함하는 신호 장착 위치들, 또는 (iii) 복수의 신호 장착 위치들 중 한 쌍의 신호 장착 위치들 주위에 있는 적어도 하나의 안티-패드를 포함하는 안티-패드들, 또는 (iv) 복수의 신호 장착 위치들 중의 신호 장착 위치들 각각 주위에 있는 안티-패드를 포함하는 안티-패드들을 추가로 포함할 수 있다.
앞서 설명된 실시예들과 유사하게, 대안적인 PCB에서, (i) 접지 평면의 표면적은 장착 구역의 총 표면적의 적어도 60%를 커버할 수 있거나, (ii) 접지 평면의 표면적은 장착 구역의 총 표면적의 적어도 70%를 커버할 수 있거나, (iii) 접지 평면의 표면적은 장착 구역의 총 표면적의 적어도 80%를 커버할 수 있거나, (iv) 접지 평면의 표면적은 장착 구역의 총 표면적의 적어도 90%를 커버할 수 있다.
독창적인 PCB들에 더하여, 본 발명자들은 독창적인 커넥터들을 설명한다. 하나의 예시적인 커넥터는 장착 면(mounting face) 및 메이팅 면(mating face)을 형성하도록 구성된 복수의 웨이퍼들을 포함할 수 있으며, 장착 면은 접지 평면을 갖는 회로 보드의 상부 표면 상에 장착하도록 추가로 구성되고 - 접지 평면의 표면적은 장착 면의 장착 구역 반대편에 있는 영역의 총 표면적의 적어도 50%를 커버할 수 있음 -, 장착 면은 접지에 전기적으로 결합된 적어도 하나의 전도성 표면을 포함하고, 커넥터는 적어도 하나의 전도성 표면이 접지 평면으로부터 0.3 mm 이내에 있도록 회로 보드 상에 장착하도록 구성되고, 적어도 56 Gbps의 데이터 레이트로 동작하도록 추가로 구성되며, 복수의 웨이퍼들은 시그널링 웨이퍼들을 포함하고, 시그널링 웨이퍼들은 복수의 신호 단자들을 지지하도록 구성되며, 복수의 신호 단자들 각각은 테일 부분(tail portion), 콘택 부분(contact portion), 및 콘택 부분과 테일 부분 사이에서 연장되는 바디 부분(body portion)을 포함하여, (i) 신호 단자들의 콘택 부분들이 메이팅 면에 인접하고, (ii) 신호 단자들의 테일 부분들이 장착 면에 인접하고 장착 면 상에 장착 구역을 형성한다.
또한, 예시적인 커넥터에서, (i) 복수의 웨이퍼들은 접지 웨이퍼들을 포함할 수 있거나; (ii) 접지에 전기적으로 결합된 적어도 하나의 전도성 표면은 접지 웨이퍼들의 도금된 에지들을 포함할 수 있거나; (iii) 접지 웨이퍼들은 테일 인서트(tail insert)들을 포함할 수 있으며, 접지에 전기적으로 결합된 적어도 하나의 전도성 표면은 장착 구역을 따라 위치된 테일 인서트들의 부분을 추가로 포함할 수 있거나; (iv) 복수의 웨이퍼들은 한 쌍의 접지 웨이퍼들 및 한 쌍의 시그널링 웨이퍼들을 포함할 수 있으며, 한 쌍의 시그널링 웨이퍼들은 서로 인접하게 위치되고 접지 웨이퍼들은 인접한 시그널링 웨이퍼들의 양측에 위치된다.
실시예들에서, 접지 웨이퍼들은 (i) 도금된 플라스틱; 및/또는 (ii) 테일 인서트들을 포함할 수 있다.
여기에 그리고 상기에 설명된 예시적인 커넥터들은 접지 웨이퍼들을 전기적으로 결합하기 위한 횡방향 접지 블레이드들을 추가로 포함할 수 있으며, 횡방향 접지 블레이드들은 접지 평면에 전기적으로 결합하도록 구성된 테일들을 포함할 수 있고 접지 웨이퍼들은 테일 인서트들을 포함할 수 있다. 횡방향 접지 블레이드들은 테일 인서트들과 상호 맞물릴 수 있다.
대안적인 실시예들에서, 횡방향 접지 블레이드들은 비수직 방향으로 접지 웨이퍼들을 가로질러 연장될 수 있다.
독창적인 PCB들 및 커넥터들에 더하여, 본 발명자들은 위에서 그리고 본 명세서의 다른 곳에서 설명되는 독창적인 PCB들 및 커넥터들과 유사하고 이들을 수반하는 방법들을 설명한다.
또한, 본 발명자들은 PCB의 신호들 사이의 누화를 감소시키기 위한 방법들을 설명한다. 하나의 그러한 방법은 접지 프레임 장착 구역 및 활성 포트 구역을 갖는 PCB를 형성하는 단계 - 활성 포트 구역은 안티-패드들의 총 표면적 및 PCB 상의 신호 장착 위치들의 총 표면적을 포함함 -; 및 접지 프레임 구역의 표면적을 변경하고 활성 포트 구역을 변경하여 신호 장착 위치들에서의 신호들 사이의 누화를 변화시키는 단계를 포함할 수 있다.
보다 구체적으로, 예시적인 방법은 접지 프레임 구역의 표면적을 증가시키고 활성 포트 구역을 감소시켜 신호 장착 위치들에서의 신호들 사이의 누화를 감소시키는 단계를 추가로 포함할 수 있다.
본 발명은 예로서 예시되고 첨부 도면으로 인하여 제한되지 않으며, 첨부 도면에서 비슷한 도면 부호는 유사한 요소를 지시한다.
도 1 내지 도 33은 원치 않는 결합 잡음을 감소시키는, 특히, 소정 실시예들의 높은 데이터 레이트 기능 및 성능을 지원하는 데 사용될 수 있는 본 발명(들)의 실시예들을 예시한다.
또한, 도 1 내지 도 5는 본 발명의 실시예들에 따른 예시적인 PCB들 상에 장착된 리셉터클(receptacle)들의 예시적인 구성들을 예시하고, 도 6은 웨이퍼들의 하나 이상의 세트를 포함하는 예시적인 커넥터를 예시하며, 여기서 각각의 세트는 하나 이상의 접지-신호-신호-접지 배열 또는 패턴을 제공하도록 배열된 하나 이상의 접지 및 시그널링 웨이퍼를 포함할 수 있고, 접지 핀들의 존재는 GSSGGSSG 패턴을 형성하는 것을 반복하거나 더 간결한 GSSGSSG 반복 패턴으로 표현될 수 있으며(여기서 "G"는 "접지"를 나타내고 "S"는 "신호"를 나타냄), 도 8 내지 도 11은 본 발명의 실시예들에 따른 테일 인서트들, 접지 블레이드들, 접지 평면들, 접지 장착 위치들 및 신호 단자 쌍들의 배열들을 예시한다. 도 12 및 도 14는 본 발명의 실시예들에 따른 오버레이된 안티-패드들 및 장착 면 전도성 표면들(예를 들어, 접지 웨이퍼 에지들, 횡방향 접지 블레이드들)을 갖는 예시적인 PCB들을 예시하고, 도 13은 본 발명의 실시예에 따른 PCB 및 커넥터의 예시적인 배열을 예시하며, 여기서 전도성 차폐 웨이퍼들을 갖는 메이팅 커넥터(mating connector)는, 사실상, 활성 신호 포트들 사이의 전도성 천장을 확립하고, PCB 표면은, 사실상, 활성 신호 포트들 사이의 전도성 바닥을 확립하며, 따라서 커넥터가 PCB 표면으로부터 정의된 높이에서 맞물릴 때, 서로 반대편에 있는 커넥터 및 PCB 접지 표면들은 활성 신호 포트들 사이에 실질적으로 폐쇄된 애퍼처(aperture)/도파관을 형성하고 그에 의해 그들을 의도된 동작 주파수 대역 내에서 서로로부터 전기적으로 격리시킨다. 도 15는 PCB의 다른 구리 층들 상의 플러그 모듈, 커넥터 및 연장된 안티-패드들의 맞물림을 보여주는, PCB에 장착된 커넥터의 절단도를 예시한다. 도 16 내지 도 20은 4개의 상이한 예시적인 PCB 및 대응하는 장착 표면을 예시하며, 여기서 각각의 장착 표면의 표면적은 접지 평면 및 안티-패드들을 포함하고, 접지 평면의 표면적은 대응하는 장착 구역의 총 표면적의 소정 백분율을 커버하고, 안티-패드들의 표면적은 본 발명의 실시예들에 따른 장착 구역의 총 표면적의 소정 백분율을 커버한다. 도 21 내지 도 32는 도 16 내지 도 20에서의 4개의 예시적인 PCB 및 대응하는 장착 표면에 대한 삽입 손실, 누화, 임피던스 및 귀로 손실의 예시적인 그래프들을 예시한다.
또한, 도 33은 본 발명의 실시예들에 따른, 회로 보드 상에 장착된 커넥터의 장착 면의 일부의 확대 사시 단면도를 예시한다.
본 발명의 특정 실시예들이 다양한 도면들 및 스케치들을 참조하여 아래에 개시된다. 설명 및 예시들 둘 모두는 이해를 향상시킬 의도로 작성되었다. 예를 들어, 도면들 내의 요소들 중 일부의 치수들은 다른 요소들에 비해 과장될 수 있으며, 상업적으로 성공적인 구현에 유익하거나 심지어 필요한 잘 알려진 요소들은 실시예들의 덜 방해되고 더 명확한 제시가 달성될 수 있도록 도시되지 않을 수 있다.
도 1 내지 도 33은 원치 않는 결합 잡음을 감소시키는, 특히, 소정 실시예들의 높은 데이터 레이트 기능 및 성능을 지원하는 데 사용될 수 있는 본 발명(들)의 실시예들을 예시한다.
또한, 도 1 내지 도 5는 본 발명의 실시예들에 따른 예시적인 PCB들 상에 장착된 리셉터클(receptacle)들의 예시적인 구성들을 예시하고, 도 6은 웨이퍼들의 하나 이상의 세트를 포함하는 예시적인 커넥터를 예시하며, 여기서 각각의 세트는 하나 이상의 접지-신호-신호-접지 배열 또는 패턴을 제공하도록 배열된 하나 이상의 접지 및 시그널링 웨이퍼를 포함할 수 있고, 접지 핀들의 존재는 GSSGGSSG 패턴을 형성하는 것을 반복하거나 더 간결한 GSSGSSG 반복 패턴으로 표현될 수 있으며(여기서 "G"는 "접지"를 나타내고 "S"는 "신호"를 나타냄), 도 8 내지 도 11은 본 발명의 실시예들에 따른 테일 인서트들, 접지 블레이드들, 접지 평면들, 접지 장착 위치들 및 신호 단자 쌍들의 배열들을 예시한다. 도 12 및 도 14는 본 발명의 실시예들에 따른 오버레이된 안티-패드들 및 장착 면 전도성 표면들(예를 들어, 접지 웨이퍼 에지들, 횡방향 접지 블레이드들)을 갖는 예시적인 PCB들을 예시하고, 도 13은 본 발명의 실시예에 따른 PCB 및 커넥터의 예시적인 배열을 예시하며, 여기서 전도성 차폐 웨이퍼들을 갖는 메이팅 커넥터(mating connector)는, 사실상, 활성 신호 포트들 사이의 전도성 천장을 확립하고, PCB 표면은, 사실상, 활성 신호 포트들 사이의 전도성 바닥을 확립하며, 따라서 커넥터가 PCB 표면으로부터 정의된 높이에서 맞물릴 때, 서로 반대편에 있는 커넥터 및 PCB 접지 표면들은 활성 신호 포트들 사이에 실질적으로 폐쇄된 애퍼처(aperture)/도파관을 형성하고 그에 의해 그들을 의도된 동작 주파수 대역 내에서 서로로부터 전기적으로 격리시킨다. 도 15는 PCB의 다른 구리 층들 상의 플러그 모듈, 커넥터 및 연장된 안티-패드들의 맞물림을 보여주는, PCB에 장착된 커넥터의 절단도를 예시한다. 도 16 내지 도 20은 4개의 상이한 예시적인 PCB 및 대응하는 장착 표면을 예시하며, 여기서 각각의 장착 표면의 표면적은 접지 평면 및 안티-패드들을 포함하고, 접지 평면의 표면적은 대응하는 장착 구역의 총 표면적의 소정 백분율을 커버하고, 안티-패드들의 표면적은 본 발명의 실시예들에 따른 장착 구역의 총 표면적의 소정 백분율을 커버한다. 도 21 내지 도 32는 도 16 내지 도 20에서의 4개의 예시적인 PCB 및 대응하는 장착 표면에 대한 삽입 손실, 누화, 임피던스 및 귀로 손실의 예시적인 그래프들을 예시한다.
또한, 도 33은 본 발명의 실시예들에 따른, 회로 보드 상에 장착된 커넥터의 장착 면의 일부의 확대 사시 단면도를 예시한다.
본 발명의 특정 실시예들이 다양한 도면들 및 스케치들을 참조하여 아래에 개시된다. 설명 및 예시들 둘 모두는 이해를 향상시킬 의도로 작성되었다. 예를 들어, 도면들 내의 요소들 중 일부의 치수들은 다른 요소들에 비해 과장될 수 있으며, 상업적으로 성공적인 구현에 유익하거나 심지어 필요한 잘 알려진 요소들은 실시예들의 덜 방해되고 더 명확한 제시가 달성될 수 있도록 도시되지 않을 수 있다.
당업자가 당업계에 이미 알려져 있는 것을 고려하여 본 발명을 제조하고 사용하고 최상으로 실시하는 것을 효과적으로 가능하게 하기 위해 예시 및 설명 둘 모두에 있어서의 간략함 및 명료함이 추구된다. 당업자는 본 발명의 사상 및 범위로부터 벗어남이 없이 본 명세서에 설명된 특정 실시예들에 대해 다양한 수정들 및 변경들이 이루어질 수 있음을 인식할 것이다. 따라서, 명세서 및 도면들은 제한적이거나 모두를 망라하는 것보다는 예시적이고 모범적인 것으로 간주되어야 하며, 본 명세서에 설명된 특정 실시예들에 대한 모든 그러한 수정들은 본 발명의 범위 내에 포함되도록 의도된다. 또 추가로, 이하의 상세한 설명은 예시적인 실시예들을 설명하며, 명백히 개시된 조합(들)으로 제한되도록 의도되지 않는다는 것이 이해되어야 한다. 따라서, 달리 언급하지 않는 한, 본 명세서에 개시된 특징부들은 간략함을 위해 달리 설명되거나 도시되지 않은 추가의 조합들을 형성하도록 함께 조합될 수 있다.
본 명세서에서 사용된 바와 같이 그리고 첨부된 청구범위에서, 용어 "포함하다", "포함하는" 또는 임의의 다른 그의 변형은 비-배타적 포함을 지칭하도록 의도되며, 따라서 요소들의 목록을 포함하는 프로세스, 방법, 제조 물품, 또는 장치는 목록 내의 그러한 요소들만을 포함하는 것이 아니라, 명백히 열거되지 않은 또는 그러한 프로세스, 방법, 제조 물품, 또는 장치에 고유한 다른 요소들을 포함할 수 있다. 본 명세서에서 사용된 바와 같은 용어 "하나"(a 또는 an)는 하나 또는 하나 초과로 정의된다. 본 명세서에서 사용된 바와 같은 용어 "복수"는 2개 또는 2개 초과로 정의된다. 본 명세서에서 사용된 바와 같은 용어 "다른"은 적어도 제2 또는 그 초과의 것으로 정의된다. 본 명세서에서 달리 지시되지 않는 한, 존재하는 경우, "제1" 및 "제2", "상부" 및 "하부" 등과 같은 관계 용어들의 사용은 전적으로 하나의 엔티티(entity) 또는 액션을 다른 엔티티 또는 액션과 구별하기 위해서만 사용되며, 그러한 엔티티들 또는 액션들 간의 임의의 실제의 그러한 관계, 우선순위, 중요도 또는 순서를 반드시 요구하거나 암시하지는 않는다.
본 명세서에서 사용된 바와 같은 용어 "포괄하는" 및/또는 "갖는"은 포함하는(즉, 개방적 표현)으로 정의된다. 본 명세서에서 사용된 바와 같은 용어 "결합된"은 적어도 하나의 도체에서의 전류와 연관된 전기장의 에너지가 갈바니 전기에 의해 접속되지 않은 다른 도체에 인가되는 것을 의미한다. 달리 말하면, 단어 "결합"은 기계적 접속, 갈바니 전기 접속, 또는 장-매개 전자기 상호작용(field-mediated electromagnetic interaction) 중 어느 하나로 제한되는 것이 아니라, 그의 의미가 본 명세서에서의 특정 설명의 맥락에 의해 제한되지 않는 한, 그것은 하나 이상의 그러한 접속을 포함할 수 있다.
하나 이상의 예시적인 실시예가 방법으로서 설명될 수 있다는 점에 또한 유의해야 한다. 방법이 예시적인 시퀀스로(즉, 순차적으로) 설명될 수 있지만, 그러한 방법은 또한 병렬로, 동시에 또는 일제히 수행될 수 있다는 것이 이해되어야 한다. 또한, 방법 내의 각각의 형성 단계의 순서는 재배열될 수 있다. 설명된 방법은 완료될 때 종료될 수 있고, 본 명세서에 설명되지 않은 추가적인 단계들을 또한 포함할 수 있다 - 예를 들어, 그러한 단계들이 당업자에게 알려져 있는 경우 -.
본 명세서에서 사용된 바와 같이, 용어 "실시예" 또는 "예시적인"은 본 발명(들)의 범위 내에 속하는 예를 의미한다.
본 발명자들은, 서로 관련하여 사용될 때, 다른 이점들 중에서도, 원치 않는 결합 잡음을 감소시킬 수 있는 커넥터 및 회로 보드 구성들을 발견하였다.
본 명세서에서 추가로 설명되는 바와 같이, 독창적인 실시예들은 인터페이싱 PCB 상의 유사하게 정렬된 접지 구조체들과 용량적으로 협력하도록 커넥터 접지 구조체들을 매칭시킨다. 독창적인 협력 접지 구조체들은 갈바니 신호 및 접지 접속들에 더하여 커넥터 풋프린트에 추가적인 전기 요소 - 용량성 접지 결합 - 를 추가한다.
이제 도 1을 참조하면, PCB(100) 상에 장착된 커넥터의 예시적인 리셉터클(500)이 도시되어 있으며, 따라서 리셉터클은 리셉터클(500)이 플러그 모듈(도시되지 않음)을 수용하기 위해 PCB(100)에 대해 직각으로 배열된다. 구체적으로 도시되어 있지 않지만, 동일한 또는 유사한 동작 메커니즘들이 직선-장착 커넥터로서 배열되는 수직 커넥터와 함께 이용될 수 있다는 것이 이해되어야 한다. 실시예에서, 리셉터클(500)은 케이지(cage)(501)의 내부에 배열되거나 위치된 하우징(502)으로부터 형성될 수 있으며, 하우징은 커넥터(505)로서 추가로 기능한다(도 2 및 도 3 참조). 케이지(501)는 메이팅 플러그 모듈(도시되지 않음) 및 커넥터를 적어도 지지하고 제어하는 기능을 하고, 또한 전자기 간섭(EMI) 보호를 제공하는 기능을 한다. 케이지(501)는 또한 응용 동작들 동안 기계적 무결성을 유지하는 것을 돕는다.
도 4를 참조하면, 실시예에서 커넥터는 메이팅 플러그 모듈이 PCB에(또는 바이패스 설계가 요구되는 경우 케이블들에) 전기적으로 접속될 수 있게 하는 기능을 추가로 하는 테일들(508), 콘택들(506) 및 그들 사이의 바디들(도시되지 않음)을 포함하는 단자들을 지지하는 기능을 한다. 도 4의 예시적인 실시예에서, 테일들(508)은 프레스-핏 테일들로서 구성될 수 있다. 그러나, 대안적인 실시예들에서 단자 테일들은 원하는 장착 구성 또는 배열(예를 들어, 표면 장착) 또는 (예를 들어, 케이블들에 대한) 상호접속을 지원하기 위해 프레스-핏 이외의 다양한 형태로 구성될 수 있다. 도 4(및 도 5)의 실시예에서, 리셉터클(500)은 조립의 용이함을 위해 PCB 상에 프레스-피팅될 수 있다. 따라서, 커넥터의 단자들은 케이지 상의 단자들과 정렬되어야 한다. 실시예에서, 케이지(501)는 금속 케이지를 포함할 수 있다. 또한, 테일들(508)은 사실상 반복 가능한 배열로 배열될 수 있고 유사한, 서로에 대한, 치수들을 포함할 수 있다.
이제 도 6 및 도 7을 참조하면, 예시적인 커넥터는 하나 이상의 웨이퍼 세트(620)를 포함할 수 있다. 실시예에서, 웨이퍼 세트(620)는 접지-신호-신호-접지 패턴으로서 배열된 접지 웨이퍼들(661, 664) 및 시그널링 웨이퍼들(662, 663)(도 7 참조)을 포함한다. 특정 응용은, 도시된 바와 같이, GSSGSSG 패턴으로 반복하거나 GSSGGSSG 반복 패턴을 형성하는 추가적인 접지 웨이퍼들을 포함할 수 있다(여기서 "G"는 "접지"를 나타내고 "S"는 "신호"를 나타냄). 도시된 실시예에서, 시그널링 웨이퍼들(662 및 663)은 각각 그 안에 신호 단자들을 지지하는 기능을 하는 절연성 프레임(예를 들어, 액정 폴리머(LCP)와 같은, 성형 플라스틱)을 포함한다(각각의 신호 단자는 도 7에 도시된 바와 같이 콘택 및 관련 테일을 가짐). 도 7의 도시된 실시예에서, 접지 웨이퍼들(661 및 664)은 전도 및 공통화(commoning)를 가능하게 하기 위해 금속화된 플라스틱으로 형성된다. 또한, 그러한 금속화된 플라스틱은 적어도 형성된, 일반적으로 전도성인 표면으로서 기능하기 위해 (1) 충분히 전도성이 되도록 도핑되거나, (2) 도금되거나, (3) 도핑되고 도금되거나, (4) 잉킹되거나, (5) 에칭되거나, (6) 전술한 것 중 임의의 것의 어떤 조합일 수 있다. 실시예들에서, 도금의 경우에, 도금된 금속화된 플라스틱은 접지 웨이퍼의 전체 표면적을 커버할 수 있거나 접지 웨이퍼의 전체 표면적 미만을 커버할 수 있다(즉, 선택적 도금). 따라서, 몇몇 실시예들에서, 절연성 프레임(예를 들어, LCP와 같은 성형 플라스틱)의 전체 표면이 전도성이 되도록 도금될 수 있다. 따라서, 실시예에서 접지 웨이퍼는 초기에 스탬핑된/형성된 전도성 플레이트(아마도 접지 콘택들 및 테일 특징부들을 포함함)를 포함하고, 플라스틱으로 오버-몰딩된 다음에 도금될 수 있다. 콘택들 및/또는 테일 특징부들은, 필요한 경우, 도금 전에 또는 후에 접지 웨이퍼에 삽입될 수 있다. 이러한 전도성 테일 특징부들은 접지 웨이퍼들과 인터페이싱 PCB 사이의 직접적인 전기 전도 경로를 제공하는 기능을 한다.
몇몇 실시예들에서, 이어서 금속 콘택 인서트들(668) 및 금속 테일 인서트들(669)이 (시그널링 웨이퍼들(662, 663)의 단자들과 같이) 단자 오버-몰딩 프로세스를 통해 형성되기보다는 (도 7에서 스티칭 후에 도시된 바와 같이) 접지 웨이퍼들(661, 664) 내의 포켓들에 스티칭되거나 삽입될 수 있다. (콘택들에 대한 것이든지 또는 테일들에 대한 것이든지 또는 둘 모두에 대한 것이든지 간에) 인서트들의 이러한 스티칭은 접지 웨이퍼들(661, 664) 중 전부 또는 임의의 것에 대해 행해질 수 있다. 유사한 콘택 및/또는 테일 인서트들이 다양한 시그널링 웨이퍼들 또는 전력 웨이퍼들에 대해 형성된 다음 원하는 바에 따라 그러한 웨이퍼들에 스티칭될 수 있다. 또한, 테일 인서트들은 프레스-핏 테일 인서트들 또는 표면-장착 테일 인서트들을 포함할 수 있다. 추가적인 실시예들에서, 테일 인서트들 대신에 접지 웨이퍼들(661, 664)은 도금된 또는 금속화된 전도성 플라스틱 테일들을 포함할 수 있다. 그러한 테일들은 임의의 성형 웨이퍼의 일부로서 형성되고 전도성이거나 전도성으로 될 수 있다(예를 들어, 도금될 수 있다).
도시된 바와 같이, 예시적인 접지 웨이퍼들(661 및 664)은 시그널링 웨이퍼들(662, 663)을 샌드위칭할 때 서로 메이팅하기 위한 많은 융기된 영역(너브(nub))(680), 페그(peg)(681a) 및 리세스(recess)(681b)를 포함할 수 있다. 몇몇 실시예들에서, 하나의 접지 웨이퍼의 페그들(681a) 및 리세스들(681b)은 반대편에 있는 샌드위칭 접지 웨이퍼와의 인터피어런스 핏(interference fit)을 형성하거나 그로서 배열될 수 있다. 또한, 몇몇 실시예들에서 각각의 융기된 영역들은 샌드위칭된 시그널링 웨이퍼 쌍의 공극(void)들을 실질적으로 채우도록 만날 수 있다. 또한, 실시예에 따라, 접지 웨이퍼 리세스들(681b) 중 일부 또는 전부가 대신에 반대편에 있는 접지 웨이퍼의 페그들(681a)을 수용하기 위한 접지 웨이퍼 내의 홀들로서 형성될 수 있다. 따라서, 도 7에 도시된 페그들(681a) 및 리세스들(681b)의 배열은 단지 하나의 예일 뿐이며 - 많은 변형이 가능하다는 것이 이해되어야 한다.
일 실시예에서, 융기된 영역들(너브들)(680), 페그들(681a) 및/또는 리세스들(681b) 중 일부 또는 전부가 금속화되어(즉, 금속화된 요소들을 포함하여) 접지 웨이퍼들(661, 664) 사이의 전도 및 공통화를 가능하게 하는 것이 바람직하다.
이제 도 33을 참조하면, 본 발명의 몇몇 실시예들에 따른 PCB에 대한 커넥터의 장착을 보여주는, 예시적인 커넥터의 예시적인 장착 구역의 예시적인 확대 사시 단면도가 예시되어 있다. 보다 상세하게, 접지 평면(101) 및 안티-패드들(102)과 같은 안티-패드들을 포함하는 PCB의 상부 표면의 일부가 도 33에 도시되어 있다. 커넥터에 대한 신호 장착 위치들(103) 및 접지 장착 위치들(104)이 또한 도시되어 있다. 도시된 실시예에서, 신호 장착 위치들(103)은 신호 비아들(103)을 포함하는 반면 접지 장착 위치들(104)은 접지 비아들(104)을 포함한다. PCB가 표면 장착 커넥터와 조합되는 것들과 같은 다른 실시예들에서, 신호 장착 위치들은 신호 표면 장착 패드들을 포함할 수 있고 접지 장착 위치들은 접지 표면 장착 패드들을 포함할 수 있다. 또한, 안티-패드들(102)이 2개의 신호 장착 위치 각각의 주위에 도시되어 있지만, 다른 실시예들에서, 안티-패드들(102)은 함께 연결되고 대신에 2개의(또는 가능하게는 그보다 많은) 신호 장착 위치 주위의 단일 안티-패드일 수 있다. 예시적인 실시예에서, 접지 평면(101)의 표면적은 도 33에 도시된 장착 구역의 총 표면적의 50%를 약간 초과하여 커버하는 것으로 도시되어 있다. 장착 구역은 신호 장착 위치들 모두를 포함하는 가장 작은 영역인 것으로 정의될 수 있다. 접지 평면의 표면적이 장착 구역의 총 표면적의 50%, 60%, 70%, 80% 또는 심지어 90% 초과를 커버하는 것이 바람직하다. 예를 들어 더 큰 안티-패드들 또는 추가적인 비아들과 같은 다른 상부 표면 특징부들에 대한 필요성이 존재하지 않는 한, 접지 평면의 표면적이 장착 구역의 총 표면적을 가능한 한 많이 커버하는 것이 바람직하다.
다시, 도 33을 참조하면, 신호 단자들의 일부가 도시되어 있는 커넥터의 장착 구역의 단면도가 도시되어 있다. 특히, 신호 단자들의 테일 부분들(675)의 일부가 도시되어 있다. 이 실시예에서, 테일 부분들(675)은 프레스-핏 테일 부분들을 포함한다. 다른 실시예들에서, 테일 부분들은 대신에 PCB에 대한 표면 장착을 위해 구성될 수 있다. 커넥터의 (그의 테일 인서트(679)를 갖는 접지 웨이퍼(671)와 같은) 접지 웨이퍼들 및 테일 인서트들의 일부와 횡방향 접지 블레이드들(677)의 일부가 또한 도시되어 있다. 실시예에서, 횡방향 접지 블레이드들(677)은 예를 들어 블레이드들(677)에 실질적으로 수직으로 위치되는 모든 컬럼-정렬된(column-aligned) 접지 웨이퍼들(671)을 가로질러 전기적으로 접속하도록 배열되거나 구성될 수 있다(즉, 블레이드들(677)을 포함하는 기하학적 평면은 웨이퍼들(671)을 포함하는 기하학적 평면과 "교차한다"). 그러나, 접지 블레이드들은 접지 웨이퍼들에 수직일 필요는 없으며, 오히려 원하는 바에 따라 어떤 다른 각도로 그들을 가로질러 측방향으로 연장된다는 것이 이해되어야 한다. 또한, 실시예에 따라, 횡방향 접지 블레이드들(677)은 테일 인서트들(679)과 상호 맞물리거나 접지 웨이퍼들(671) 내에 형성된 슬롯들 내에 피팅될 수 있거나, 그들은 그들이 교차하는 접지 웨이퍼들에 전기적으로 접속하기 위해 둘 모두를 행하도록 배열될 수 있다. (예를 들어, 도 8 내지 도 11을 참조, 여기서 도 10은 커넥터의 밑면 또는 장착 면을 도시하고 도 11은 도 10의 일부의 확대도를 도시함). 횡방향 접지 블레이드들(677) 및 테일 인서트들(679) 둘 모두는 또한 접지 장착 위치들(104)을 통해 접지 평면(101)에 전기적으로 결합될 수 있다. 도시된 실시예에서, (횡방향 접지 블레이드들(677)과 같은) 다수의 횡방향 접지 블레이드들이 신호 단자 테일 쌍들(675)의 로우(row)들 사이에 위치된다.
접지 웨이퍼(671)는 전도 및 공통화를 가능하게 하기 위해 금속화된 플라스틱으로 형성될 수 있다. 앞서 언급된 바와 같이, 금속화된 플라스틱은 다양한 형태를 취할 수 있다. 접지 웨이퍼(671)는 그의 장착 구역을 향하는 에지를 포함하는, 그의 성형 플라스틱 프레임 위에 도금될 수 있다. 커넥터의 장착 구역을 향하는 커넥터의 면은 접지에 전기적으로 결합된 다수의 전도성 표면을 포함하며, 접지 웨이퍼들의 도금된 에지들은 주로 이러한 전도성 표면들 사이에 있다. 장착 구역의 면을 따라 위치되는 테일 인서트들 및 횡방향(또는 측방향) 접지 블레이드들의 부분은 또한 접지에 전기적으로 결합된 전도성 표면들을 포함할 수 있다. 그러나, 표면적의 문제로서, 접지 웨이퍼들(671)의 도금된 에지들은, 적어도 도시된 실시예에 대해, 접지 블레이드 에지들 또는 테일 인서트 에지들보다 더 상당하다.
이제 도 12 및 14를 참조하면, 안티-패드들(1202)을 갖는 PCB와 장착 구역의 전도성 표면의 면이 서로 오버레이되는 예시적인 구성들이 도시되어 있다. 도 12는 장착 접지 웨이퍼의 면의 에지들(1210) 및 장착 면을 따라 위치된 (접지 웨이퍼 내의) 테일 인서트들(1211)의 부분을 도시하는 반면, 도 14는 장착 구역의 면을 따라 위치되는 횡방향 접지 블레이드들(1220)의 부분을 추가로 도시한다.
이제 도 13을 참조하면, PCB(1301)에 장착된 커넥터(1300)의 조합의 일반적인 구성 또는 배열이 도시되어 있다. 도시된 바와 같이, 커넥터(1300)의 표면이 PCB(1301)의 표면과 동일 평면 상에 있지 않기 때문에(즉, 그와 접촉하지 않기 때문에), PCB(1301)의 표면과 PCB(1301)에 가장 가까운 커넥터(1300)의 표면 상의 전기적으로-결합된 접지 구조체들 사이에 애퍼처/도파관 구역(1302)이 존재한다. 본 발명의 실시예들에서, 이러한 애퍼처/도파관 구역(1302)이 원치 않는 잡음을 감소시키기 위해 가능한 한 작은 것이 바람직하다.
보다 구체적으로, 원치 않는 잡음은 커넥터가 56Gbps-PAM4 내지 112Gps-PAM4의 상승된 속도들 및 56Gbps-NRZ와 같은 다른 비변조 응용들에서 동작할 때 동작 마진 및 기능적 채널 길이를 제한하는 중요한 열화 인자일 수 있다.
이것을 인식하여, 본 발명자들은 커넥터가 PCB와 장착 조합되는 예시적인 실시예들을 본 명세서에서 제공한다. 하나의 그러한 실시예가 앞서 설명된 바와 같은 도 33에 예시되어 있으며, 여기서 커넥터는 장착 구역의 면의 전도성 표면들 중 하나 이상이 공칭적으로 PCB의 접지 평면(101)의 표면으로부터 0.3 mm 이내에 있을 수 있게 하는 장착을 위해 구성되거나 배열될 수 있다. 따라서, (가려져서 보이지 않는) 접지 웨이퍼(671)의 아래쪽 표면은 그것 바로 아래에 있는 PCB의 접지 평면(101)의 부분의 표면으로부터 0.3 mm 이내에 있을 수 있다. 대안적인 실시예에서, 장착 구역의 면의 전도성 표면들이 접지 평면(101)의 표면으로부터 0.15 mm 이내에 있거나 그에 더 가까운 것이 바람직하다.
위의 단락에서 제시된 치수들을 사용하여 구성되거나 배열될 때, 거기서 논의된 독창적인 커넥터와 PCB 조합의 표면들은 그들의 전기 접지들의 전기적 결합을 기존 구성들에 비해 개선인 정도까지 증가시키는 기능을 할 수 있다는 것이 이해되어야 한다. 또한, 기계적 치수들의 면에서 전기적 결합에 있어서의 동일한 개선을 설명하기보다는, 그러한 개선들은 또한 PCB의 독창적인 접지 평면의 표면과 커넥터의 장착 면의 독창적인 전도성 표면들 중 하나 이상 사이의 근접이 바람직하게는, PCB의 표면과 커넥터의 장착 면의 전도성 표면들 사이의 전이 구역 내에서, 가장 높은 의도된 동작 주파수의 파장의 1/15의 파장 분율을 초과하지 않아야 한다는 것을 언급함으로써 설명될 수 있다는 것이 이해되어야 한다.
PCB의 접지 평면의 표면과 커넥터의 장착 구역의 면의 전도성 표면들이 서로 가까운(예를 들어, 0.3 mm 또는 더 가까움) 구성 또는 배열을 포함하는 커넥터들과 PCB들의 독창적인 조합은 기존 구성들에 비해 개선되고 향상된 용량성 결합을 제공한다고 또한 여겨진다. 그러한 향상된 용량성 결합은 실질적으로 등전위의 평면 표면들이 달성될 수 있게 하며, 따라서 PCB의 표면과 인터페이싱 커넥터 사이에서 더 효과적인 RF 접지 결합이 확립 및 유지되며, 그에 의해 상당히 개선된 잡음 감소를 추가로 제공한다. 또 추가로, 독창적인 커넥터/PCB 조합들에 의해 제공되는 향상된 용량성 결합은 PCB의 접지 평면의 표면과 커넥터의 장착 구역의 면의 전도성 표면들 사이에 전기적 분로를 형성하는 기능을 한다고 여겨진다. 이러한 분로 용량은 다수의 압입 접지 핀의 직접 갈바니 전도에 실질적으로 평행한 것으로 여겨진다. 신호의 귀로 내의 접지 전류들의 존재는 항상 접지 핀들로 국한되지는 않는다는 점에 유의해야 한다. 차폐 웨이퍼들의 전도성 평면에 걸쳐, 시변 차이 전압들은 PCB의 표면에 효과적으로 전달되지 않는 "국지적" 변위 전류 차이들을 지원하여, 커넥터의 전도성 웨이퍼들과 PCB의 접지 평면 사이의 가능한 전압 차이들을 유발할 수 있다. 이것을 실현하여, 본 발명자들은 서로 반대편에 있는 PCB와 전도성 커넥터 표면들 사이의 평행 플레이트 용량을 지원하기 위해 서로 반대편에 있는 PCB와 전도성 커넥터 표면들이 서로 상당히 근접해 있는 실시예들을 제공하고, 이는 이어서 전도성 웨이퍼들로부터의 변위 전류를 PCB의 접지 평면 표면에 결합하는 용량성 결합 경로를 제공한다. 이러한 용량성 결합 경로는 커넥터와 PCB 간의 전압 차이들을 최소로, 이에 따라 실질적으로 등전위로 유지하도록 동작한다.
이제 도 15를 참조하면, PCB의 다른 구리 층들 상의 플러그 모듈, 커넥터 및 연장된 안티-패드들의 맞물림을 보여주는, PCB(1501)에 장착된 커넥터(1500)의 절단도가 도시되어 있다. PCB 표면 상에서 이러한 안티 패드들은 활성 신호 장착 위치들/포트들을 포함하며 그에 의해 활성 포트 구역을 형성한다. 이러한 활성 포트들이 PCB의 표면 아래로 수직으로 연장될 때, 그들은, 사실상, 유전체로 채워지지만 구리가 없고 PCB 접지 프레임 구리 부분에 의해 경계지어진 활성 캐비티들이 된다. 이러한 활성 캐비티들은 원하는 브레이크아웃 신호 층까지 고속 전기 성능을 보존하도록 관리될 수 있다.
이제 도 16 내지 도 32를 참조하면, 시뮬레이션들을 이용하여 본 발명자들에 의해 발견된 실시예들에 따른 커넥터와 다양한 예시적인 PCB 배열들이 도시되어 있다. 더 상세하게, 도 16 내지 도 19는 1 내지 4로 라벨링된 4개의 상이한 예시적인 PCB 및 그들의 대응하는 시뮬레이션된 장착 구역들을 도시하고, 여기서 각각의 장착 구역의 표면적은 표면적을 갖는 접지 평면 및 조합된 안티-패드 표면적을 갖는 안티-패드들을 포함한다. 보다 구체적으로, 접지 평면 표면적 및 조합된 안티-패드 표면적은 각각의 장착 구역 1 내지 4 내의 접지 평면 표면적 및 조합된 안티-패드 표면적이 상이하도록 변경될 수 있다. 따라서, 각각의 장착 구역 1 내지 4는 아래의 표 1에 나타낸 바와 같이 접지 평면 커버리지의 상이한 백분율을 갖는다. 달리 말하면, 각각의 장착 구역의 총 가능 표면적의 제1 백분율로서 표현되는 접지 평면 표면적이 PCB 1부터 4까지 증가함에 따라, 각각의 장착 구역의 총 표면적의 제2 백분율로서 표현되는 조합된 안티-패드 표면적은 감소한다. CB 1 내지 4의 장착 구역들은 상이한 안티-패드 표면적들에 대응하는 상이한 안티-패드 형상들 및 크기들을 포함한다는 점에 유의해야 한다.
[표 1]
표 1의 값들은 예시적인 것임이 이해되어야 한다. 또한 예시적인 접지 프레임 이용 백분율들은 활성 신호 포트들에 전용화된 면적의 제거 후에 계산된다(아래의 설명 참조). 접지 프레임 퍼센트 이용들은 지정된 접지 프레임 경계 내의 최대 면적과 비교된 표면 접지 평면 영역에 전용화된 면적의 양에 대응한다.
도 20은 CB 1 내지 4에 대한 4개의 예시적인 상이한 PCB 보드 장착 구역들 모두를 나란히 도시하고 있다. 도 20의 CB 4를 참조하면, 접지 프레임 장착 구역(4000), 안티-패드들(4001a-n)뿐만 아니라 신호 장착 위치 영역들(4002a-n)의 예시적인 표면적이 예시되어 있다. 함께 조합된 안티-패드 및 신호 장착 위치 표면적들은 신호 에너지에 의해 여기되는 "활성 포트 구역"을 형성한다. 달리 말하면, 안티-패드들의 조합된 예시적인 표면적들(4001a-n)(여기서 "n"은 마지막 안티-패드를 나타냄)과 신호 장착 위치들(4002a-n)의 예시적인 표면적들(4002a-n)(여기서 "n"은 마지막 신호 장착 위치를 나타냄), 여기서 안티-패드들(4001a-n)의 총 표면적 및 신호 장착 위치들(4002a-n)의 총 표면적은 활성 포트 구역을 형성한다. 본 발명의 목적들 중 하나는 하나의 활성 포트 구역 내의 신호로부터 다른 활성 포트 구역 내의 신호로의 결합을 억제하는 것이다.
본 명세서에 설명된 바와 같은 각각의 접지 프레임 장착 구역의 총 표면적의 "제1" 백분율은 접지 프레임 장착 구역(4000)의 총 표면적으로부터 활성 포트 구역의 표면적을 감산함으로써 계산될 수 있다는 것이 이해되어야 한다. 따라서, 각각의 PCB 1 내지 4에서의 제1 백분율이 증가함에 따라, 각각의 PCB 1 내지 4에서의 활성 포트 구역(4001a-n + 4002a-n)으로서 표현되는 제2 백분율은 감소한다. 또한, 접지 프레임의 퍼센트 이용이 점진적으로 증가함에 따라 누화가 점진적으로 감소한다.
도 21 내지 도 32는 본 발명자들에 의해 완료된 시뮬레이션들에 기초한 도 16 내지 도 20에서의 4개의 예시적인 PCB 및 대응하는 장착 표면 각각에 대한 삽입 손실, 누화, 임피던스 및 귀로 손실의 예시적인 그래프들을 예시한다. 도 21 내지 도 32의 그래프들로부터 명백할 바와 같이, 1 및 2로 번호가 매겨진 PCB들보다 그들 각자의 장착 구역들의 총 표면적의 백분율로서의 더 큰 접지 평면 표면적들을 포함하는 3 및 4로 번호가 매겨진 PCB들은 1 및 2로 번호가 매겨진 PCB들 1에 비해 감소된 누화를 제공한다. 따라서, 각자의 장착 구역의 총 표면적의 백분율로서의, 독창적인 접지 평면 표면적들이 증가하고 각자의 장착 구역의 총 표면적의 백분율로서의, 안티-패드들 + 신호 장착 위치들(즉, 활성 포트 구역들)의 총 표면적이 감소함에 따라, 원치 않는 누화가 감소한다. 본 발명자들은 누화가 접지 프레임 이용 백분율에 있어서의 증가에 따라 점진적으로 감소하지만, 신호 라인 임피던스는 최대로 감소된 안티-패드 면적의 사용과 최적으로 매칭되지 않을 수 있다는 점에 추가로 주목한다. 결과적으로, (도 20에 도시된) PCB 3에 예시된 예시적인 안티-패드 설계는 PCB 4에 예시된 안티 패드 설계에 비해 개선된 임피던스 매칭 성능을 보여준다(도 27 내지 도 29 참조). 따라서, 안티-패드 표면적들 및 접지 프레임 이용 백분율을 변경함으로써, 본 발명자들은 - 개선된 임피던스 매칭을 위해 접지 결합 안티-패드들의 동작 성능을 균형화하면서 감소된 잡음 결합을 달성하는 - 성능에 있어서의 트레이드-오프들을 식별하는 독창적인 접근법을 제공하였다. 이러한 방식으로, 양호한 임피던스 매칭 및 감소된 잡음이 전반적인 성능을 달성하도록 동시에 균형화될 수 있다. 본 명세서에 설명된 독창적인 접근법들의 추가적인 이점은 그들이 전반적으로 개선된 신호 대 잡음 전송 및 임피던스 매칭 성능을 위해 커넥터 및 관련 PCB 인터페이스를 최적화하기 위해서 감소된 잡음 결합 및 임피던스 매칭의 태양들 둘 모두를 효과적으로 균형화하는 능력을 제공한다는 것이다. 이러한 방식으로, 도 20에 도시된 예시적인 PCB 3에 예시된 안티-패드 설계는 양호한 임피던스 매칭을 제공하는 동시에 매우 양호한 레벨의 잡음 억제를 제공한다는 것을 알 수 있다.
이익들, 이점들, 및 문제들에 대한 해결책들이 본 발명의 특정 실시예들에 관하여 위에 설명되었지만, 그러한 이익들, 이점들 및 해결책들, 및 그러한 이익들, 이점들 또는 해결책들을 유발 또는 초래하거나, 그러한 이익들, 이점들 또는 해결책들이 더 현저해지게 할 수 있는 임의의 요소(들)는 본 개시에 첨부된 또는 본 개시로부터 기인하는 임의의 또는 모든 청구항들의 중요한, 요구되는, 또는 본질적인 특징부 또는 요소로 해석되지 않아야 한다는 것이 이해되어야 한다.
Claims (22)
- 인쇄 회로 보드로서,
커넥터를 장착하기 위한 상부 표면 - 상기 상부 표면은 상기 커넥터에 대한 복수의 신호 장착 위치들, 상기 커넥터에 대한 복수의 접지 장착 위치들, 상기 복수의 신호 장착 위치들 주위의 안티-패드들, 및 복수의 신호 장착 위치들 중의 인접한 신호 장착 위치들 사이에 형성된 상기 안티-패드들의 외측 경계를 갖는 장착 구역을 가짐 -; 및
상기 장착 구역의 상기 상부 표면을 커버하는 접지 평면 - 상기 접지 평면의 표면적은 상기 장착 구역의 총 표면적의 제1 백분율을 커버하고, 상기 제1 백분율은 상기 안티-패드들과 관련된 상기 장착 구역의 총 표면적의 백분율보다 큼 - 을 포함하는, 인쇄 회로 보드. - 제1항에 있어서,
상기 장착 구역의 외측 경계는 최외측에 있는 복수의 접지 장착 위치들 중의 인접한 접지 장착 위치들 사이에 추가로 형성되는, 인쇄 회로 보드. - 제1항에 있어서,
상기 접지 장착 위치들은 접지 비아들을 포함하고 상기 신호 장착 위치들은 신호 비아들을 포함하는, 인쇄 회로 보드. - 제1항에 있어서,
접지 장착 위치들은 접지 표면 장착 패드들을 포함하고 상기 신호 장착 위치들은 신호 표면 장착 패드들을 포함하는, 인쇄 회로 보드. - 제1항에 있어서,
상기 안티-패드들은 상기 복수의 신호 장착 위치들 중 한 쌍의 상기 신호 장착 위치들 주위에 있는 적어도 하나의 안티-패드를 포함하는, 인쇄 회로 보드. - 제1항에 있어서,
상기 안티-패드들은 상기 복수의 신호 장착 위치들 중의 상기 신호 장착 위치들 각각 주위에 있는 안티-패드를 포함하는, 인쇄 회로 보드. - 인쇄 회로 기판으로서,
커넥터를 장착하기 위한 상부 표면 - 상기 상부 표면은 상기 커넥터에 대한 복수의 신호 장착 위치들, 상기 커넥터에 대한 복수의 접지 장착 위치들, 상기 복수의 신호 장착 위치들 중의 적어도 하나 주위의 적어도 하나의 안티-패드, 및 최외측 신호 장착 위치들 사이에 형성된 적어도 하나의 안티-패드의 외측 경계를 갖는 장착 구역을 가짐 -; 및
상기 장착 구역의 상기 상부 표면을 커버하는 접지 평면 - 상기 접지 평면의 표면적은 상기 장착 구역의 총 표면적의 제1 백분율을 커버하고, 상기 제1 백분율은 상기 안티-패드와 관련된 상기 장착 구역의 총 표면적의 백분율보다 큼 - 을 포함하는, 인쇄 회로 보드. - 제7항에 있어서,
상기 접지 장착 위치들은 접지 비아들을 포함하고 상기 신호 장착 위치들은 신호 비아들을 포함하는, 인쇄 회로 보드. - 제7항에 있어서,
접지 장착 위치들은 접지 표면 장착 패드들을 포함하고 상기 신호 장착 위치들은 신호 표면 장착 패드들을 포함하는, 인쇄 회로 보드. - 제7항에 있어서,
상기 적어도 하나의 안티-패드는 상기 복수의 신호 장착 위치들 중 한 쌍의 상기 신호 장착 위치들 주위에 있는, 인쇄 회로 보드. - 제7항에 있어서,
상기 적어도 하나의 안티-패드는 상기 복수의 신호 장착 위치들 중의 신호 장착 위치들 각각 주위에 있는, 인쇄 회로 보드. - 커넥터로서,
장착 면(mounting face) 및 메이팅 면(mating face)을 형성하도록 구성된 복수의 웨이퍼들을 포함하며, 상기 장착 면은 접지 평면을 갖는 인쇄 회로 보드의 상부 표면 상에 장착하도록 추가로 구성되고 - 상기 접지 평면의 표면적은 상기 장착 면의 장착 구역 반대편에 있는 영역의 총 표면적의 제1 백분율을 커버함 -, 상기 제1 백분율은 상기 커넥터가 상기 인쇄 회로 보드에 장착되는 경우에 인쇄 회로 보드의 안티-패드들과 관련된 상기 장착 구역의 총 표면적의 백분율보다 더 크고, 상기 장착 면은 접지에 전기적으로 결합된 적어도 하나의 전도성 표면을 포함하고, 상기 커넥터는 상기 적어도 하나의 전도성 표면이 상기 접지 평면으로부터 0.3 mm 이내에 있도록 상기 회로 보드 상에 장착하도록 구성되고, 적어도 56 Gbps의 데이터 레이트로 동작하도록 추가로 구성되며,
상기 복수의 웨이퍼들은 시그널링 웨이퍼들을 포함하고, 상기 시그널링 웨이퍼들은 복수의 신호 단자들을 지지하도록 구성되며, 상기 복수의 신호 단자들 각각은 테일 부분(tail portion), 콘택 부분(contact portion), 및 상기 콘택 부분과 상기 테일 부분 사이에서 연장되는 바디 부분(body portion)을 포함하여, (i) 상기 신호 단자들의 상기 콘택 부분들이 상기 메이팅 면에 인접하고, (ii) 상기 신호 단자들의 상기 테일 부분들이 상기 장착 면에 인접하고 상기 장착 면 상에 장착 구역을 형성하는, 커넥터. - 제12항에 있어서,
상기 복수의 웨이퍼들은 접지 웨이퍼들을 포함하는, 커넥터. - 제13항에 있어서,
접지에 전기적으로 결합된 상기 적어도 하나의 전도성 표면은 상기 접지 웨이퍼들의 도금된 에지들을 포함하는, 커넥터. - 제14항에 있어서,
상기 접지 웨이퍼들은 테일 인서트(tail insert)들을 포함하고,
접지에 전기적으로 결합된 상기 적어도 하나의 전도성 표면은 상기 장착 구역을 따라 위치된 상기 테일 인서트들의 부분을 추가로 포함하는, 커넥터. - 제14항에 있어서,
상기 복수의 웨이퍼들은 한 쌍의 접지 웨이퍼들 및 한 쌍의 시그널링 웨이퍼들을 포함하며, 상기 한 쌍의 시그널링 웨이퍼들은 서로 인접하게 위치되고 상기 접지 웨이퍼들은 인접한 상기 시그널링 웨이퍼들의 양측에 위치되는, 커넥터. - 제14항에 있어서,
상기 접지 웨이퍼들은 도금된 플라스틱을 포함하는, 커넥터. - 제17항에 있어서,
상기 접지 웨이퍼들은 테일 인서트들을 포함하는, 커넥터. - 제14항에 있어서,
상기 접지 웨이퍼들을 전기적으로 결합하는 횡방향 접지 블레이드들을 추가로 포함하는, 커넥터. - 제19항에 있어서,
상기 횡방향 접지 블레이드들은 상기 접지 평면에 전기적으로 결합하도록 구성된 테일들을 포함하는, 커넥터. - 제20항에 있어서,
상기 접지 웨이퍼들은 테일 인서트들을 포함하고 상기 횡방향 접지 블레이드들은 상기 테일 인서트들과 상호 맞물리는, 커넥터. - 제19항에 있어서,
상기 횡방향 접지 블레이드들은 비수직 방향으로 상기 접지 웨이퍼들을 가로질러 연장되는, 커넥터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020247006800A KR20240033143A (ko) | 2018-09-25 | 2019-09-25 | 커넥터, 및 표면 접지 평면을 갖는 인쇄 회로 보드 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862736288P | 2018-09-25 | 2018-09-25 | |
| US62/736,288 | 2018-09-25 | ||
| KR1020237021548A KR102594404B1 (ko) | 2018-09-25 | 2019-09-25 | 커넥터, 및 표면 접지 평면을 갖는 인쇄 회로 보드 |
| PCT/US2019/052811 WO2020068887A1 (en) | 2018-09-25 | 2019-09-25 | Connector and printed circuit board with surface ground plane |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020237021548A Division KR102594404B1 (ko) | 2018-09-25 | 2019-09-25 | 커넥터, 및 표면 접지 평면을 갖는 인쇄 회로 보드 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020247006800A Division KR20240033143A (ko) | 2018-09-25 | 2019-09-25 | 커넥터, 및 표면 접지 평면을 갖는 인쇄 회로 보드 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230155588A KR20230155588A (ko) | 2023-11-10 |
| KR102643449B1 true KR102643449B1 (ko) | 2024-03-06 |
Family
ID=69949716
Family Applications (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020237036207A KR102643449B1 (ko) | 2018-09-25 | 2019-09-25 | 커넥터, 및 표면 접지 평면을 갖는 인쇄 회로 보드 |
| KR1020237021548A KR102594404B1 (ko) | 2018-09-25 | 2019-09-25 | 커넥터, 및 표면 접지 평면을 갖는 인쇄 회로 보드 |
| KR1020217012146A KR102549519B1 (ko) | 2018-09-25 | 2019-09-25 | 커넥터, 및 표면 접지 평면을 갖는 인쇄 회로 보드 |
| KR1020247006800A KR20240033143A (ko) | 2018-09-25 | 2019-09-25 | 커넥터, 및 표면 접지 평면을 갖는 인쇄 회로 보드 |
Family Applications After (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020237021548A KR102594404B1 (ko) | 2018-09-25 | 2019-09-25 | 커넥터, 및 표면 접지 평면을 갖는 인쇄 회로 보드 |
| KR1020217012146A KR102549519B1 (ko) | 2018-09-25 | 2019-09-25 | 커넥터, 및 표면 접지 평면을 갖는 인쇄 회로 보드 |
| KR1020247006800A KR20240033143A (ko) | 2018-09-25 | 2019-09-25 | 커넥터, 및 표면 접지 평면을 갖는 인쇄 회로 보드 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20220039250A1 (ko) |
| JP (3) | JP7181388B2 (ko) |
| KR (4) | KR102643449B1 (ko) |
| CN (1) | CN112771732A (ko) |
| WO (1) | WO2020068887A1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019139882A1 (en) | 2018-01-09 | 2019-07-18 | Molex, Llc | High density receptacle |
| US20220039250A1 (en) | 2018-09-25 | 2022-02-03 | Molex, Llc | Connector and printed circuit board with surface ground plane |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007522678A (ja) | 2004-02-13 | 2007-08-09 | モレックス インコーポレーテッド | プリント回路基板用の優先的接地及びビア延出構造 |
| US20080096433A1 (en) | 2006-06-30 | 2008-04-24 | Molex Incorporated | Differential pair electrical connector having crosstalk shield tabs |
| JP2012511810A (ja) | 2009-03-25 | 2012-05-24 | モレックス インコーポレイテド | 高データ速度コネクタシステム |
| US20120193128A1 (en) | 2009-10-16 | 2012-08-02 | Conny Olsen | Printed circuit board |
| JP2014522091A (ja) | 2011-08-08 | 2014-08-28 | モレックス インコーポレイテド | 同調チャネルを伴うコネクタ |
| US20140326495A1 (en) | 2011-08-25 | 2014-11-06 | Amphenol Corporation | High performance printed circuit board |
| JP2016508675A (ja) | 2013-01-29 | 2016-03-22 | エフシーアイ アジア ピーティーイー リミテッド | 差動信号ルーティングを偏倚したプリント回路基板（ｐｃｂ） |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8885357B2 (en) * | 2012-01-06 | 2014-11-11 | Cray Inc. | Printed circuit board with reduced cross-talk |
| JP2013172036A (ja) * | 2012-02-21 | 2013-09-02 | Fujitsu Ltd | 多層配線基板及び電子機器 |
| US9730313B2 (en) * | 2014-11-21 | 2017-08-08 | Amphenol Corporation | Mating backplane for high speed, high density electrical connector |
| US9373915B1 (en) * | 2015-03-04 | 2016-06-21 | Molex, Llc | Ground shield for circuit board terminations |
| US10201074B2 (en) * | 2016-03-08 | 2019-02-05 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
| US20220039250A1 (en) | 2018-09-25 | 2022-02-03 | Molex, Llc | Connector and printed circuit board with surface ground plane |
-
2019
- 2019-09-25 US US17/277,308 patent/US20220039250A1/en active Pending
- 2019-09-25 KR KR1020237036207A patent/KR102643449B1/ko active IP Right Grant
- 2019-09-25 KR KR1020237021548A patent/KR102594404B1/ko active IP Right Grant
- 2019-09-25 KR KR1020217012146A patent/KR102549519B1/ko active IP Right Grant
- 2019-09-25 JP JP2021515153A patent/JP7181388B2/ja active Active
- 2019-09-25 WO PCT/US2019/052811 patent/WO2020068887A1/en active Application Filing
- 2019-09-25 KR KR1020247006800A patent/KR20240033143A/ko not_active Application Discontinuation
- 2019-09-25 CN CN201980063165.4A patent/CN112771732A/zh active Pending
-
2022
- 2022-11-17 JP JP2022183827A patent/JP7416895B2/ja active Active
-
2024
- 2024-01-04 JP JP2024000029A patent/JP2024045162A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007522678A (ja) | 2004-02-13 | 2007-08-09 | モレックス インコーポレーテッド | プリント回路基板用の優先的接地及びビア延出構造 |
| US20080096433A1 (en) | 2006-06-30 | 2008-04-24 | Molex Incorporated | Differential pair electrical connector having crosstalk shield tabs |
| JP2012511810A (ja) | 2009-03-25 | 2012-05-24 | モレックス インコーポレイテド | 高データ速度コネクタシステム |
| US20120193128A1 (en) | 2009-10-16 | 2012-08-02 | Conny Olsen | Printed circuit board |
| JP2014522091A (ja) | 2011-08-08 | 2014-08-28 | モレックス インコーポレイテド | 同調チャネルを伴うコネクタ |
| US20140326495A1 (en) | 2011-08-25 | 2014-11-06 | Amphenol Corporation | High performance printed circuit board |
| JP2016508675A (ja) | 2013-01-29 | 2016-03-22 | エフシーアイ アジア ピーティーイー リミテッド | 差動信号ルーティングを偏倚したプリント回路基板（ｐｃｂ） |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020068887A1 (en) | 2020-04-02 |
| US20220039250A1 (en) | 2022-02-03 |
| KR102594404B1 (ko) | 2023-10-27 |
| CN112771732A (zh) | 2021-05-07 |
| KR20210049948A (ko) | 2021-05-06 |
| JP2023025067A (ja) | 2023-02-21 |
| JP7181388B2 (ja) | 2022-11-30 |
| KR20230155588A (ko) | 2023-11-10 |
| JP2024045162A (ja) | 2024-04-02 |
| KR102549519B1 (ko) | 2023-06-29 |
| JP2022501818A (ja) | 2022-01-06 |
| KR20240033143A (ko) | 2024-03-12 |
| KR20230101938A (ko) | 2023-07-06 |
| JP7416895B2 (ja) | 2024-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6676013B2 (ja) | ケーブルバイパスを備えるコネクタシステム | |
| USRE48230E1 (en) | High speed bypass cable assembly | |
| US7175446B2 (en) | Electrical connector | |
| EP1645012B1 (en) | High speed, high density electrical connector | |
| CA2611150C (en) | Electrical connector | |
| US7699672B2 (en) | Grouped element transmission channel link with pedestal aspects | |
| US6776659B1 (en) | High speed, high density electrical connector | |
| US7585186B2 (en) | Performance enhancing contact module assemblies | |
| US7508681B2 (en) | Printed circuit board for high speed, high density electrical connector with improved cross-talk minimization attenuation and impedance mismatch characteristics | |
| JP7416895B2 (ja) | 表面接地平面を有するコネクタ及びプリント回路基板 | |
| US6780059B1 (en) | High speed, high density electrical connector | |
| KR20100023835A (ko) | 전기적 연결부 및 그 제조 방법 | |
| JP2022108725A (ja) | 電気コネクタおよびコネクタアセンブリ | |
| CN215008789U (zh) | 电连接器和连接器组合 | |
| CN216355126U (zh) | 电连接器和连接器组合 | |
| KR20190000888A (ko) | 접지된 고속 통신 잭 | |
| CN114765329A (zh) | 电连接器、连接器组合和制造电连接器的方法 | |
| CN111602472A (zh) | 用于高速、高密度电连接器的背板封装部 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| E701 | Decision to grant or registration of patent right |