CN111602472A - 用于高速、高密度电连接器的背板封装部 - Google Patents
用于高速、高密度电连接器的背板封装部 Download PDFInfo
- Publication number
- CN111602472A CN111602472A CN201880085756.7A CN201880085756A CN111602472A CN 111602472 A CN111602472 A CN 111602472A CN 201880085756 A CN201880085756 A CN 201880085756A CN 111602472 A CN111602472 A CN 111602472A
- Authority
- CN
- China
- Prior art keywords
- signal
- printed circuit
- circuit board
- conductor
- vias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title description 2
- 239000004020 conductor Substances 0.000 claims abstract description 128
- 238000000034 method Methods 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000005538 encapsulation Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 175
- 230000013011 mating Effects 0.000 description 17
- 239000002344 surface layer Substances 0.000 description 15
- 238000002955 isolation Methods 0.000 description 11
- 235000012431 wafers Nutrition 0.000 description 11
- 125000006850 spacer group Chemical group 0.000 description 10
- 238000007747 plating Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 238000003825 pressing Methods 0.000 description 3
- 230000003014 reinforcing effect Effects 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007648 laser printing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
- H05K1/0225—Single or multiple openings in a shielding, ground or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
Abstract
一种印刷电路板包括多个层,所述多个层包括由介电层间隔开的导电层,该导电层包括信号层,以及形成于该多个层中的通孔图案,每个通孔图案包括从该印刷电路板的第一表面延伸至该信号层的第一和第二信号通孔,该信号层包括分别连接至该第一和第二信号通孔的第一和第二信号迹线,该信号层进一步包括位于该信号迹线和相邻信号承载元件之间的接地导体。
Description
技术领域
本专利申请总体上涉及互连系统,诸如用于互连电子组件的、包括电连接器的那些互连系统。
背景技术
电连接器在许多电子系统中有所使用。一般情况下,将系统制造成诸如印刷电路板(PCB)的单独的电子组件更加容易且具有更高的成本效益,上述单独的电子组件可以利用电连接器联接在一起。一种用于联接若干印刷电路板的已知布置方式是将一块印刷电路板充当背板。其它印刷电路板(称作“子板”或“子卡”)则可以通过该背板进行连接。
一种已知的背板具有可以在其上安装许多连接器的印刷电路板的形式。背板中的导电迹线可以电连接至连接器中的信号导体,使得信号可以在连接器之间输送。子卡也可以具有安装于其上的连接器。安装在子卡上的连接器可以插入到安装于背板上的连接器中。以这种方式,信号可以通过背板在子卡间输送。子卡可以以直角插入到背板中。因此,用于这些应用的连接器可以包括直角弯曲部并且经常称作“直角连接器”。其它已知的连接器包括但并不限于正交中平面连接器和无中平面(midplaneless)直接附接正交连接器。
连接器还可以在其它构造中使用,用于互连印刷电路板,以及用于将诸如线缆的其它类型的设备互连至印刷电路板。有时,一个或多个较小的印刷电路板可以连接至另一个较大的印刷电路板。在这样的构造中,可以将较大的印刷电路板称作“主板”,而可以将与之连接的印刷电路板称作子板。此外,相同大小或相似大小的板有时可以平行排列。在这些应用中使用的连接器通常称作“堆叠连接器”或“夹层连接器”。
无论确切应用如何,电连接器的设计已经适应于电子产业中的反射趋势。电子系统总体上已经变得更小、更快,并且在功能上更加复杂。由于这些变化,电子系统中给定面积中的电路数量以及电路工作的频率在近年来已经显著增长。当前的系统在印刷电路板之间传输更多数据,并且需要在电学上能够以比仅几年前的连接器更快的速度处理更多数据的电连接器。
在高密度、高速度的连接器中,电连接器可以彼此非常接近从而相邻的信号导体之间可能存在电干扰。为了减少干扰并且还为了提供所期望的电属性,通常在相邻的信号导体之间或周围设置屏蔽构件。该屏蔽件可以防止一个导体上承载的信号在另一个导体上生成“串扰”。该屏蔽件还可能影响每个导体的阻抗,其可能进一步影响电属性。
在第4,632,476和4,806,107号美国专利中能够找到屏蔽件的示例,它们示出了在信号触点的列之间使用屏蔽件的连接器设计。这些专利描述了这样的连接器,其中屏蔽件平行于信号触点延伸通过子板连接器和背板连接器两者。悬臂梁用于在屏蔽件和背板连接器之间形成电接触。第5,433,617、5,429,521、5,429,520和5,433,618号美国专利示出了类似的布置方式,但是背板和屏蔽件之间的电连接利用弹簧型触件形成。第6,299,438号美国专利中描述的连接器中使用了具有扭转梁触件的屏蔽件。第2013/0109232号美国公开文献中还示出另外的屏蔽件。
其它连接器仅在子板连接器内具有屏蔽板。在第4,846,727、4,975,084、5,496,183和5,066,236号美国专利中能够找到这样的连接器设计的示例。第5,484,310号美国专利中示出了仅在子板连接器内具有屏蔽件的另一种连接器。第7,985,097号美国专利是屏蔽连接器的另外的示例。
可以使用其它技术来控制连接器的性能。例如,以差分方式传送信号可以减小串扰。在称作“差分对”的一对传导路径上承载差分信号。传导路径之间的电压差表示该信号。一般来说,差分对设计为在成对的传导路径之间具有优先耦合。例如,差分对的两条传导路径可以布置为与连接器中的相邻信号路径相比更接近于彼此地延伸。在成对的传导路径之间不需要屏蔽,但是可以在差分对之间使用屏蔽。电连接器可以针对差分信号以及单端信号进行设计。第6,293,827、6,503,103、6,776,659、7,163,421和7,794,278号美国专利中示出了差分信号电连接器的示例。
在互连系统中,这样的连接器附接至印刷电路板,其中一个印刷电路板可以充当背板,用于在电连接器之间输送信号,并且用于给连接器中可以接地的基准导体提供基准层。典型地,背板形成为由介电片(有时称作“半固化片(prepreg)”)的层叠结构所制成的多层组件。一些或全部介电片可以在一侧或两侧表面上具有导电膜。一些导电膜可以使用光刻或激光打印技术进行图案化,从而形成用于在电路板、电路和/或电路元件之间进行互连的导电迹线。其它导电膜可以基本上保持不变,并且可以充当供应基准电位的接地平面或电源层。该介电片诸如可以通过在压力下将层叠的介电片压制在一起而形成为一体的板结构。
为了形成到导电迹线或接地/电源层的电连接,可以通过印刷电路板钻孔。这些孔(或“通孔”)用金属填充或电镀,使得通孔通过其穿过的一个或多个层或导电迹线而电连接至它们。
为了将连接器附接至印刷电路板,连接器的接触引脚或接触“尾部”可以在使用或不使用焊料的情况下插入至通孔中。该通孔的大小设置为接纳连接器的接触尾部。
如同附接至印刷电路板的连接器的情形,印刷电路板的电气性能至少部分取决于形成在该印刷电路板中的导电迹线、接地平面和通孔的结构。另外,电气性能问题随着信号导体的密度和连接器的工作频率的增加而变得更加敏锐。这样的电气性能问题可以包括但并不局限于密集间隔的信号导体之间的串扰。
发明内容
根据实施例,一种印刷电路板包括多个层,所述多个层包括由介电层间隔开的导电层,该导电层包括信号层;以及形成于该多个层中的通孔图案,每个通孔图案包括从该印刷电路板的第一表面延伸至信号层的第一和第二信号通孔,该信号层包括分别连接至该第一和第二信号通孔的第一和第二信号迹线,该信号层进一步包括位于该信号迹线和相邻信号承载元件之间的接地导体。
在一些实施例中,该接地导体包括该信号层上的导电区域,该导电区域连接至接地端。
在一些实施例中,该接地导体包括该信号层上的多个导电区域,每个导电区域连接至接地端。
在一些实施例中,该接地导体包括位于该信号迹线和相邻信号承载元件之间的导电条带。
在一些实施例中,该通孔图案形成用于安装连接器的连接器封装部并且该接地导体位于该连接器封装部之内。
根据另外的实施例,一种印刷电路板包括多个层,所述多个层包括由介电层间隔开的导电层,该导电层包括至少一个信号层,该信号层包括信号迹线以及位于该信号迹线和相邻信号承载元件之间的接地导体,该接地导体连接至接地端。
附图说明
为了更好地理解所公开的技术,参考通过引用的方式并入本文的附图,其中:
图1是高速、高密度电连接器、背板和子板的分解视图;
图2是形成图1的电连接器的一部分的针座的侧视图;
图3是印刷电路板上对应于图1的电连接器中的两个针座的连接器封装部的局部俯视图;
图4是印刷电路板的局部截面图;
图5A是根据实施例的印刷电路板上的连接器封装部的局部俯视图;
图5B是根据实施例的图5A所示的通孔图案中的一个的放大俯视图;
图6是根据实施例的图5的印刷电路板的局部截面图;
图7是根据实施例的印刷电路板的连接器封装部的通孔图案的放大俯视图;
图8是根据实施例的信号接线层(breakout layer)中的通孔图案的放大俯视图;
图9是根据实施例的印刷电路板上的连接器封装部的部分俯视图,其示出了信号层;
图10是根据实施例的图9所示的信号层的放大俯视图
图11是根据实施例的印刷电路板上的连接器封装部的部分俯视图,其示出了信号层;和
图12是根据实施例的印刷电路板上的连接器封装部的部分俯视图,其示出了信号层。
具体实施方式
发明人已经认识且意识到,尽管为了提高互连系统的性能已经致力于提供改进的电连接器,但是在某些非常高的频率下,通过对印刷电路板的创造性设计可以实现显著的性能改进。根据一些实施例,改进可以通过引入结构来改变印刷电路板在连接器覆盖区中的电属性而实现。本文所示出和描述的结构可以在任意类型的印刷电路板中采用,包括但不限于背板、主板、子板、配合有或者未配合有中平面的正交配合子卡、以及配合至电缆的子卡。
那些结构例如可以包括垂直地延伸通过印刷电路板的已知为通孔的传导结构。在一些实施例中,该结构可以是电镀或填充有通过印刷电路板的一些或所有层的导电材料的黑影通孔(shadow via)。该黑影通孔并不需要接纳连接器的接触尾部,并且相对于信号通孔构造和定位为改善特别是在高频下的性能。在一些实施例中,该黑影通孔减小了连接器封装部中的相邻信号通孔列中的信号通孔之间的串扰。在一些实施例中,该黑影通孔位于差分信号对的信号通孔之间。
参考图1,示出了具有两个连接器的电互连系统100。电互连系统100包括子卡连接器120和背板连接器150。
子卡连接器120设计为与背板连接器150相配合,在背板160和子卡140之间形成电传导路径。虽然未明确示出,但是互连系统100可以互连多个子卡,这些子卡具有与背板160上相似的背板连接相配合的相似的子卡连接器。于是,通过互连系统连接的子组件的数量和类型并非限制性的。
图1示出了使用直角、可分离配合的对接连接器(interface connector)的互连系统。应当意识到的是,在其它实施例中,电互连系统100可以包括其它类型的连接器以及组合,因为本发明可以广泛地应用于许多类型的电连接器中,诸如直角、可分离配合的对接连接器、夹层连接器和芯片插座。
背板连接器150和子连接器120均包含导电元件。子卡连接器120的导电元件耦合至迹线(其中迹线142被编号)、接地平面或者子卡140内的其它导电元件。迹线承载电信号,接地平面为子卡140上的部件提供基准电位。接地平面可以具有处于大地或者关于大地为正或负的电压,因为任何电压电位都可以充当基准电位。
类似地,背板连接器150中的导电元件耦合至迹线(其中迹线162被编号)、接地平面或背板160内的其它导电元件。当子卡连接器120和背板连接器150配合时,这两个连接器中的导电元件完成背板160和子卡140内的导电元件之间的电传导路径。
背板连接器150包括背板护罩158和多个导电元件。背板连接器150的导电元件延伸通过背板护罩158的基底514,具有位于基底514上方和下方的部分。这里,导电元件在基底514上方延伸的部分形成配合接触部,被共同示为配合接触部分154,其适于与子卡连接器120的对应的导电元件相配合。在所图示的实施例中,配合接触部154具有叶片的形式,但是由于所公开的技术在这方面并无限制,因此可以采用其它适当的接触部构造。
导电元件的被共同示为接触尾部156的尾部部分在护罩基底514的下方延伸,并且适于附接至背板160。这里,尾部部分具有压配合的、“针眼”柔性段的形式,其配装在背板160上被共同示为通孔开孔164的通孔开孔内。然而,由于所公开的技术在这方面并无限制,因此其它构造也是适当的,诸如表面安装元件、弹簧触件、可焊性引脚等。
子卡连接器120包括耦合在一起的多个针座1221…1226,其中多个针座1221…1226中的每个具有壳体以及导电元件的列。在所图示的实施例中,每个列具有如下文所讨论的多个信号导体和多个接地导体。可以在每个针座1221…1226内采用接地导体,以最小化信号导体之间的串扰,或者以其它方式控制连接器的电气属性。
在所图示的实施例中,子卡连接器120是直角连接器并且具有横越直角的导电元件。作为结果,该导电元件的相对端从针座1221…1226的垂直边缘延伸。
针座1221…1226的每个导电元件具有能够连接至子卡140的至少一个接触尾部,它们被共同示为接触尾部126。子卡连接器120中的每个导电元件还具有能够连接至背板连接器150中对应的导电元件的配合接触部分,它们被共同示为配合接触部124。每个导电元件还具有在配合接触部分和接触尾部之间的中间部分,其可以由针座壳体所封闭或者嵌入其中。
接触尾部126将子卡连接器120内的导电元件连接至子卡140中诸如迹线142的导电元件。在所图示的实施例中,接触尾部126是压配合的“针眼”接触部,其通过子卡140中的通孔开孔形成电连接。然而,除了通孔开孔和按压配合的接触尾部之外或者作为其替代,可以使用任何适当的附接机构。
在所图示的实施例中,每个配合接触部124具有构造为与背板连接器150的对应的配合接触部154相配合的双梁结构。在适于用作差分电连接器的构造中,充当信号导体的导电元件可以成对分组、由接地导体分隔。然而,实施例可能用于单端使用,其中导电元件在没有隔开信号导体的指定接地导体或者具有每个信号导体之间的接地导体的情况下均匀地间隔排列。
在所图示的实施例中,指定一些导电元件作为形成导体的差分对,并且指定一些导电元件作为接地导体。这些指定涉及互连系统中的导电元件的预期用途,如本领域技术人员对它们所理解的。例如,虽然导电元件的其它用途是可能的,但是差分对可以基于构成该对的导电元件之间的优选耦合来识别。该对的使其适于承载差分信号的电气特性,诸如其阻抗,可以提供识别差分对的可选的或额外的方法。作为另一示例,在具有差分对的连接器中,接地导体可以通过它们相对于差分对的定位来识别。在其它实例中,接地导体可以通过它们的形状或电气特性来识别。例如,接地导体可以相对宽从而提供低的电感,这是提供稳定的基准电势所期望的,但是对于承载高速信号而言却提供了不期望的阻抗。
仅出于示例性的目的,子卡连接器120图示为具有六个针座1221…1226,其中每个针座具有多个信号导体对和相邻的接地导体。如图所示,针座1221…1226中的每个包括导电元件的列。然而,由于针座的数量以及每个针座中的信号导体和接地导体的数量可以如所期望地有所变化,因此所公开的技术在这方面并无限制。
如所示出的,每个针座1221…1226插入到前壳体130中,使得配合接触部124插入到并且固定在前壳体130中的开口中。前壳体130中的开口定位为允许背板连接器150的配合接触部154进入前壳体130中的开口,并且在子卡连接器120与背板连接器150配合时允许与配合接触部124的电连接。
除了用于固定针座1221…1226的前壳体130之外或者作为其替代,子卡连接器120可以包括支撑构件。在图示实施例中,加固件128支撑多个针座1221…1226。在所图示的实施中,加固件128是冲压金属构件。然而,加固件128可以由任何适当材料形成。加固件128可以冲压有狭缝、开孔、槽或者能够接合针座的其它特征部。
图2中示出了针座220的侧视图。针座220可以对应于图1中所示的针座1221、1222、…、1226中的每个。针座220包括壳体260,其具有将接触尾部126和配合接触部124互连的导体。针座220进一步包括绝缘部分240和损耗部分250、以及附接元件242和244。在通过引用并入本文的第7,794,278号美国专利中提供了有关针座220的进一步细节。
参考图3和4描述印刷电路板的示例。图3中示出了背板160的局部俯视图,其示出了用于与背板连接器150的接触尾部相配合的通孔的连接器封装部310。背板160可以实施为如下文所描述的印刷电路板。如所示出的,连接器封装部310包括通孔图案320的列的阵列。每个通孔图案320对应于信号导体的一个差分对和相关联的基准导体。
图3中示出了列322和324。完整的连接器封装部针对连接器120中的每个针座都包括一个列。因此,图1的连接器封装部170包括六个列。然而,列的数量并无限制,其可以对应于配合的连接器中的针座数量。如图3中进一步示出的,相邻的列322和324在列的方向344上偏移了距离d。偏移距离d可以处于信号通孔330和332的中心之间的距离的一半的量级。然而,这并非限制性的。
如所示出的,每个通孔图案320包括形成差分信号对的第一信号通孔330和第二信号通孔332、以及与每对信号通孔330、332相关联的接地通孔340和342。可以理解的是,每个通孔图案320与图1所示且上文所描述的背板连接器150的接触尾部的图案相匹配。特别地,通孔图案320中的每列对应于背板连接器150的接触尾部的列中的一个。可以理解的是,连接器封装部310的参数可以变化,包括通孔图案320的数量和排列以及每个通孔图案320的构造,条件是连接器封装部310与背板连接器150中的接触尾部的图案相匹配。
在形成背板160时,接地平面350诸如通过对层压板上的铜层图案化被部分去除,以形成隔离盘352,形成围绕信号通孔330和332的离地间隙(ground clearance),从而暴露附接层的介电片。去除接地平面的区域可以称作“非导电区域”或“隔离盘”。隔离盘322具有防止接地平面350与信号通孔330和332短路的大小和形状,尽管在相对于接地平面形成信号通孔时会存在一些不精确,并且具有建立由信号通孔330和332形成的信号路径的所期望阻抗的大小和形状。在图3中,隔离盘352的形状为矩形。然而,隔离盘352可以具有任意适当的形状并且可以具有圆角。
图4中示出了根据实施例的背板160的一部分的简化截面图。所示出的部分可以表示连接器封装部中的信号通孔。图4出于图示的目的示出了背板160的层结构以及信号通孔450。可以理解的是,如下文所描述的,实际的背板160包括呈特定图案的多个密集间隔的通孔。背板160可以实施为印刷电路板。
如图4所示,背板160包括多个层。背板160的多个层中的每一层都可以包括导电层和介电片,从而背板160包括交替布置的导电层和介电片。每个导电层可以充当接地平面,可以图案化以形成导电迹线,或者可以包括接地平面和处于不同区域中的导电迹线。在组装期间,可以通过将具有图案化的铜和半固化片的多片层压板堆叠并且随后在加热下将它们压制以熔合所有的片来形成层。图案化铜可以在印刷电路板内产生迹线以及其它导电结构。作为熔合的结果,层在最终的背板中可以在结构上无法分离。然而,尽管如此,可以基于导电结构的位置而在熔合结构中辨识出层。
层可以分配用于不同功能,于是可以具有不同的结构特性。在一些实施例中,层的第一部分(最接近表面的那些)可以具有足以接纳安装至该表面的连接器的接触尾部的直径的通孔。这些层可以称作“附接层”。层的第二部分可以具有较小直径的通孔,这提供了用于信号布线的额外面积。这些层可以称作“布线层”。
在所图示的实施例中,背板160包括附接层460、462等和布线层470、472等。附接层位于背板160的上部中,而布线层则位于附接层的下方。附接层460、462等和布线层470、472等粘合在一起,以形成印刷电路板形式的单体结构。特定背板中的附接层的数量和布线层的数量可以根据应用而变化。
如图4所示,背板160可以包括在结构的层之间的接地平面440,并且可以包括布线层之中或之间的信号迹线442。信号迹线444示出为连接至信号通孔450。
信号通孔450包括在附接层内以及在布线层中的一个或多个内的电镀物452。信号通孔450可以在背板160的下方区域454内进行背钻(backdrill),以去除电镀物。离地间隙456设置在信号通孔450和接地平面440之间。
如图4中进一步示出的,信号通孔450在附接层中具有第一直径480,且在布线层中具有第二直径482。第一直径480大于第二直径482。特别地,第一直径480选择为接纳背板连接器150的接触尾部,并且第二直径482则根据印刷电路板的典型通孔直径进行选择。由于信号通孔480具有相对大的第一直径480,并且由于通孔密集间隔以匹配高密度的背板连接器150,因此在附接层460、462等中保留了极少的面积用于信号布线。在处于附接层的通孔下方的布线层470、472等中,额外的面积可用于信号布线。
在一些实施例中,通孔在附接层和布线层中可以具有相同的直径。例如,连接器的接触元件可以以表面安装的构造附接至背板160的表面上的焊盘。
在一些实施例中,背板160可以包括在其顶表面上的导电表面层490。导电表面层490图案化以在每个信号通孔周围形成隔离盘492或非导电区域。导电表面层490可以连接至一些或全部接地通孔,并且可以为连接器接地提供接触部,诸如压制在印刷电路板和安装到印刷电路板的连接器之间的导电衬垫,或者从连接器或附接至印刷电路板的其它部件延伸的导电指状物。该导电衬垫和/或导电指状物可以在连接器中的和印刷电路板中的接地结构之间提供电流路径,这提高了接地结构的效能并且提升了信号完整性。
参考图5A、5B和6描述印刷电路板的实施例。图5A中示出了背板160的附接层,诸如附接层460,的实施例的局部俯视图。在多个附接层的情况下,背板160的每个附接层可以具有相同构造。图5A示出了连接器封装部510的两个列500和502。每个列500和502都包括通孔图案,其中每个通孔图案对应于差分信号对。因此,列500包括通孔图案520和522,并且列502包括通孔图案524和526。
如图5A中进一步所示,相邻的列500和502可以在列500和502的方向上偏移距离d。偏移距离d可以处于在信号通孔530和532(图5B)的中心之间的距离的一半的量级。然而,这并非限制性的。
在印刷电路板的实施方式中,列500和502中的每个可以包括额外的通孔图案,并且连接器封装部510可以包括额外的通孔图案的列。列中的通孔图案的数量以及连接器封装部中列的数量并非限制性的。通常,连接器封装部510中列的数量可以对应于连接器120(图1)中针座的数量,并且每个列中的通孔图案的数量可以对应于每个针座中的差分信号对的数量。
应当意识到的是,图5A是部分示意性的,其中所有图示结构并非在所有实施例中都可以在印刷电路板顶部的视觉检视中看到。遮挡一些结构的涂层可能置于板上。此外,一些结构可能形成在板表面下方的层上。尽管如此,那些层可以在俯视图中示出,从而可以理解层中的结构的相对位置。例如,信号迹线和接地平面可能无法在板的同一视图中可见,因为它们处于印刷电路板内的不同竖直平面上。然而,由于信号和接地结构的相对定位对于印刷电路板的性能可能是重要的,所以二者可以在所谓的俯视图中示出。
图5B中示出了通孔图案520的放大俯视图。通孔图案520、522、524、526中的每个可以具有相同的构造。在图5A和5B的示例中,附接层460的每个通孔图案520、522、524、526包括形成差分信号对的第一信号通孔530和第二信号通孔532。信号通孔530和532竖直地延伸通过附接层,并且在附接层中可以具有选择以接纳背板连接器150的接触尾端156的直径。在形成板时,诸如通过对层压板上的铜层进行图案化来部分地去除接地平面540,以形成隔离盘542,在接地平面540与信号通孔530和532之间形成离地间隙,从而暴露附接层460的介电片。隔离盘542具有防止接地平面540与信号通孔530和532短路的大小和形状,尽管在相对于接地平面540形成通孔时存在一些不精确,以及具有建立由信号通孔530和532形成的信号路径的所期望阻抗的大小和形状。在图5A和5B的实施例中,隔离盘542的形状为矩形,并且信号通孔530和532在隔离盘522中呈中心定位。然而,隔离盘522可以具有任意适当的形状并且可以具有圆角。
附接层460的每个通孔图案520、522、524、526可以进一步包括与信号通孔530和532相关联的接地通孔550和552。在该示例中,接地通孔550位于通孔图案520的与信号通孔530相邻的一端的附近,并且接地通孔552位于通孔图案520的与信号通孔532相邻的相对端的附近。在图5A和5B的示例中,接地通孔550和552与隔离盘542的相应端部重叠。接地通孔550和552可以定尺寸为接纳背板连接器150的对应的接触尾端156。接地通孔将背板160的一些或全部层的接地平面进行互连。特别地,接地通孔可以延伸通过背板160的所有层并且可以电镀有导电材料。
附接层460的每个通孔图案520、522、524、526进一步包括位于差分信号对的第一信号通孔530和第二信号通孔532之间的黑影通孔560和562。黑影通孔560和562并不接纳背板连接器150的接触尾部,并且可以具有小于信号通孔和接地通孔的直径。黑影通孔560和562可以延伸通过背板160的层,并且可以电镀或填充有导电材料以形成导电黑影通孔。
如上文所指示的,黑影通孔560和562位于信号通孔530和532之间。如图5B所示,黑影通孔560和562位于与沿列500、502的方向穿过信号通孔530、532的第二线572垂直的第一线570上。第一线570可以位于信号通孔530和532之间的中途,从而黑影通孔560和562与信号通孔530和532等距间隔开。此外,黑影通孔560和562可以与隔离盘542的边缘至少部分地重叠,因此在信号通孔530和532之间有效地电短路隔离盘542的相对侧,并且将隔离盘542划分为分别围绕信号通孔530和532的两个分开的隔离盘分部。
黑影通孔560和562分别包括焊盘564和566。在一些实施例中,黑影通孔560和562的焊盘彼此物理接触且电接触,而在其它实施例中,黑影通孔560和562的焊盘则分隔开,并且彼此不接触。
在图5A的示例中,通孔图案520、522、524和526中的每个包括位于每个差分信号对的信号通孔之间的两个黑影通孔。在另外的实施例中,每个通孔图案可以包括位于信号通孔之间的单个黑影通孔或者多于两个黑影通孔。此外,黑影通孔可以实施为一个或多个圆形黑影通孔、或者一个或多个狭缝形黑影通孔。
图5A和5B所示的连接器封装部510可以进一步包括在每列中的相邻通孔图案之间的额外的黑影通孔。如图5B所示,黑影通孔580和582位于通孔图案520和522之间,并且更为具体地位于通孔图案520的接地通孔552和通孔图案522的接地通孔550之间。额外的黑影通孔也可以位于其它通孔图案之间。额外的黑影通孔580和582并不接纳背板连接器150的接触尾部,并且可以具有小于信号通孔和接地通孔的直径。额外的黑影通孔580和582例如可以具有与位于差分信号对的信号通孔之间的黑影通孔560和562相同的直径。额外的黑影通孔580和582可以延伸通过背板160的层,并且可以电镀或填充有导电材料。
在图5A和5B的示例中,额外的黑影通孔580和582可以位于垂直于第二线572的第三线584上,并且位于相邻通孔图案的接地通孔552和552之间的中途。额外的黑影通孔580和582可以与相邻通孔图案的接地通孔550和552等距间隔开。另外,额外的黑影通孔580和582位于每个通孔图案的隔离盘542之外。
在图5A和5B的示例中,两个额外的黑影通孔位于连接器封装部510的每个列500、502中的相邻通孔图案之间。在另外的实施例中,该连接器封装部可以包括位于相邻通孔图案的接地通孔之间的单个额外的黑影通孔、或者多于两个额外的黑影通孔。此外,额外的黑影通孔可以实施为一个或多个圆形黑影通孔、或者一个或多个狭缝形黑影通孔。
图6中示出了根据实施例的背板160的一部分的简化截面图。所示出的部分可以表示连接器封装部510中的通孔图案520。图6出于图示的目的示出了背板160在通孔图案520中的层结构。可以理解的是,实际的背板包括如本文所描述的多个通孔图案。背板160可以实施为印刷电路板。
如图6所示,背板160包括多个层。背板160的多个层中的每层可以包括导电层和介电片,从而背板160包括交替布置的导电层和介电片。每个导电层可以充当接地平面,可以图案化以形成导电迹线,或者可以包括接地平面和处于不同区域中的导电迹线。在组装期间,可以通过将具有图案化的铜和半固化片的多片层压板堆叠并且随后在加热下将它们压制以熔合所有的片来形成层。图案化铜可以在印刷电路板内产生迹线以及其它导电结构。作为熔合的结果,层在最终的背板中可以在结构上无法分离。然而,尽管如此,可以基于导电结构的位置而在熔合结构中辨识出层。
层可以分配用于不同功能,于是可以具有不同的结构特性。在一些实施例中,层的第一部分(最接近表面的那些)可以具有足以接纳安装至该表面的连接器的接触尾部的直径的通孔。这些层可以称作“附接层”。层的第二部分可以具有较小直径的通孔,这提供了用于信号布线的额外面积。这些层可以称作“布线层”。
在所图示的实施例中,背板160包括附接层660、662等和布线层670、672等。附接层位于背板160的上部中,而布线层则位于附接层的下方。附接层660、662等和布线层670、672等粘合在一起,以形成印刷电路板形式的单体结构。特定背板中的附接层的数量和布线层的数量可以根据应用而变化。
如图6所示,背板160可以包括在结构的层之间的接地平面640,并且可以包括布线层之中或之间的信号迹线642。可以理解的是,接地平面640不接触信号通孔530和532,并且可以通过提供隔离盘542(图5B)与信号通孔分隔开。信号迹线644示为连接至信号通孔530,并且信号迹线646示为连接至信号通孔532。
信号通孔530和532包括在附接层以及一个或多个布线层中的电镀物。信号通孔530和532可以在背板160的下部区域454进行背钻,以去除电镀物。
如图6中进一步示出的,信号通孔530和532可以在附接层中具有第一直径且在布线层中具有第二直径,其中该第一直径大于该第二直径。特别地,该第一直径选择为接纳背板连接器150的接触尾部,并且该第二直径则根据印刷电路板的典型通孔直径进行选择。
在一个非限制示例中,附接层中的信号通孔530和532的第一直径为15.7密耳,并且布线层中的第二直径为11密耳。这些直径是主钻孔直径。主钻孔直径是开孔在印刷电路电镀工艺之前的尺寸。信号通孔530和532的中心到中心的间距可以处于55密耳(1.2mm)至79密耳(2.0mm)的范围内,并且通孔图案的列之间的中心到中心的间距可以处于71密耳(1.8mm)至98密耳(2.5mm)的范围内。在该示例中,黑影通孔560、562具有13.8密耳的主钻孔直径,并且与信号通孔530和532等距间隔开。接地通孔550和552可以具有15.7密耳的主钻孔直径,并且额外的黑影通孔580、582可以具有13.8密耳的主钻孔直径。信号通孔530和532可以具有14至22密耳范围内的主钻孔直径,并且黑影通孔560和532可以具有8至14密耳范围内的主钻孔直径。信号通孔的直径可以比黑影通孔大3至6密耳。信号通孔定尺寸为接纳连接器的接触尾部,而黑影通孔则根据印刷电路板的典型通孔直径来定尺寸。可以理解的是,这些尺寸并非限制性的,并且可以采用其它尺寸。
参考图7和8对印刷电路板的另外实施例进行描述。图7中示出了通孔图案720的放大俯视图。通孔图案720在印刷电路板的处于信号接线层上方的所有层中可以是相同的。图8示出了通孔图案820的放大俯视图。通孔图案820可以在信号接线层中使用,并且示出了信号接线层下方的层中的隔离盘构造。
除了隔离盘的构造之外,图7的通孔图案720可以具有与图5B的通孔图案520相同的构造。特别地,通孔图案720包括围绕信号通孔530的第一隔离盘740和围绕信号通孔532的第二隔离盘740。隔离盘740和742中的每个是印刷电路板的相应层中的、接地平面540诸如通过对图案化层压板上的铜层被去除的区域,以在接地平面540与信号通孔530和532之间形成离地间隙。隔离盘740和742具有防止接地平面540与信号通孔530和532短路的大小和形状,尽管在相对于接地平面540形成通孔时存在一些不精确,并且具有建立信号通孔530和532所形成的信号路径的所期望阻抗的大小和形状。
在图7的实施例中,隔离盘740和742的形状为矩形,并且信号通孔530和532在相应的隔离盘740和742中差不多呈中心定位。然而,隔离盘740和742可以具有任何适当的形状并且可以具有圆角。如图7所示,接地通孔550位于隔离盘740的一个边缘上,并且黑影通孔560和562位于隔离盘740的相对的边缘上。类似地,接地通孔552位于隔离盘742的一个边缘上,并且黑影通孔560和562位于隔离盘742的相对的边缘上。
图7的实施例提供了两个不同的隔离盘740和742,信号通孔530和532中的每个有一个,其不依赖于黑影通孔560和562的构造。相比之下,图5B的实施例提供了围绕信号通孔530和532的单个隔离盘542。在图5B的实施例中,根据黑影通孔560和562的大小和位置,黑影通孔560和562可以形成跨隔离盘542的导电桥。然而,在图5B的实施例中黑影通孔560和562不必须形成跨隔离盘542的桥。
在图8的实施例中,示出了充当信号通孔530和532的信号接线层的布线层。图8的通孔图案820可以位于图7的通孔图案720下方的布线层中。如所示出的,信号迹线850连接至信号通孔530,并且信号迹线852连接至信号通孔532。信号迹线850和852中的每个具有遍及其大部分长度的第一宽度以及接近相应的信号通孔530和532处的第二宽度,其中第二宽度大于第一宽度。接近信号通孔530和532处的较宽部分设置为控制接近于到信号通孔530和532的过渡区的区域中的阻抗。
通孔图案820进一步包括围绕信号通孔530的第一隔离盘860和围绕信号通孔532的第二隔离盘862。除了隔离盘860包括接地平面突出部864并且隔离盘862包括接地平面突出部866之外,隔离盘860和862可以分别对应于图7的隔离盘740和742。突出部864和866中的每个都是接地平面840的朝向信号通孔突出到相应隔离盘中并且位于相应信号迹线850和852之下的区域。如所示出的,突出部864和866中的每个可以弯曲成对应于相应信号通孔530和532的曲率。突出部864和866位于靠近、但不物理或电接触信号通孔530和532的位置处。与信号迹线在隔离盘的已经去除接地平面840的实质性区域上方穿过的情况相比,突出部864和866在信号迹线850和852与信号通孔530和532之间提供了更为受控的阻抗连接。特别地,信号迹线与接地平面840间隔开的传输线(transmission line)几乎延伸至信号通孔530和532。
如上文所描述的,图5A、5B、7和8所示出以及上文描述的印刷电路板可以包括位于信号通孔530和532之间的黑影通孔560和562,并且可以包括位于相邻通孔图案之间的额外的黑影通孔580和582。黑影通孔560、562、580和582可以是电镀或填充有导电材料的导电黑影通孔。
该印刷电路板还可以包括其顶表面上的接地平面540,其在本文是指导电表面膜540。导电表面膜540可以电连接至接地端。导电表面膜540可以形成于印刷电路板最上方的介电层上,并且可以图案化以形成诸如隔离盘542的隔离盘。除了在由图案化工艺去除的诸如隔离盘的区域中之外,导电表面膜540覆盖印刷电路板的整个表面。特别地,导电表面膜540围绕每个通孔图案并且围绕该印刷电路板的每个隔离盘。
在一些实施例中,每个通孔图案的导电黑影通孔可以电连接至导电表面膜540。例如,如图5B所示,黑影通孔560和562与隔离盘542的边缘重叠,并且因此与导电表面膜540形成电接触。特别地,黑影通孔560和562可以分别包括电连接至导电表面膜540的焊盘564和566。如图5B中进一步示出的,额外的黑影通孔580和582电连接至导电表面膜540。通过紧靠信号通孔530和532提供接地黑影通孔,本文所公开的连接器封装部表现出有所改进的性能。
接地通孔也电连接至导电表面膜。如图5B所示,接地通孔550和552与隔离盘542的边缘重叠并且电连接至导电表面膜540。
图1所示并且在上文描述的背板连接器150可以包括用于连接器接地端的电触件,诸如导电衬垫、导电指状物或其它导电元件。连接器接地端可以在连接器安装在印刷电路板上之后与导电表面膜540形成电接触,由此在连接器的接地端和印刷电路板的接地端之间建立电连续性。该导电衬垫、导电指状物或其它导电元件可以与导电表面膜540物理且电接触,但是并不附接至导电表面膜540,从而两个元件是可分离的。该构造与连接器的接触尾部形成对比,该接触尾部可以插入到并焊接至印刷电路板的相应信号通孔和接地通孔。导电衬垫可以压在印刷电路板和安装到该印刷电路板的连接器之间。导电指状物可以从附接至印刷电路板的连接器或其它组件延伸。导电衬垫和/或导电指状物可以在连接器和印刷电路板中的接地结构之间提供电流路径,这提高了接地结构的效能并且提升了信号完整性。
可以理解的是,导电黑影通孔和导电表面膜之间的电连接并限定至5A、5B、7和8中所示的通孔图案。导电黑影通孔可以电连接至具有导电表面膜并且采用导电黑影通孔的任何通孔图案中的导电表面膜。
在印刷电路板包括诸如导电表面层490或导电表面膜540的导电表面层、该导电表面层由将连接器或其它部件内的接地结构连接至印刷电路板内的接地端的导电结构所接触的实施例中,黑影通孔可以定位为对通过导电表面层的电流进行整形。导电黑影通孔可以置于构件的导电表面层上的连接至连接器的接地结构的接触点附近。例如,如果导电衬垫或导电指状物形成了这样的连接,则黑影通孔可以优选地定位在导电表面层上的衬垫或导电指状物的接触点附近。黑影通孔的这种定位限制了从该接触点到将电流耦合到印刷电路板的内部接地层之中的通孔的主传导路径的长度。
将接地导体中的电流限制在平行于板表面的方向,该方向垂直于信号电流的方向,可以改善信号完整性。在一些实施例中,黑影通孔可以定位为使得通过表面层去往将导电表面层耦合至内部接地层的最近的黑影通孔的传导路径的长度可以小于印刷电路板的厚度。在一些实施例中,通过表面层的传导路径可以小于板的厚度的50%、40%、30%、20%或10%。
在一些实施例中,黑影通孔可以定位为提供通过表面层的传导路径,其小于用于安装至板的连接器或其它部件与该板的导电迹线连接至信号通孔的内部层之间的用于信号的传导路径的平均长度。在一些实施例中,黑影通孔可以定位为使得通过表面层的传导路径可以小于信号路径的平均长度的50%、40%、30%、20%或10%。
在一些实施例中,黑影通孔可以定位为提供通过表面层的小于5mm的传导路径。在一些实施例中,黑影通孔可以定位为使得通过表面层的传导路径可以小于4mm、3mm、2mm或1mm。
已经发现图5A、5B、7和8中所示并且在上文所描述的类型的连接器封装部与图3所示的连接器封装部相比提供了有所改进的性能。特别地,图5A、5B、7和8的连接器封装部在偏移的相邻列500和502中的信号通孔之间表现出有所减小的串扰。串扰减小的适用范围扩及非常高的工作频率,诸如18-30GHz。所公开的连接器封装部还表现出有所改进的差模和共模性能。
所公开的技术在其应用中并非限制到构造细节以及以下描述中所给出或附图中所图示的部件的结构和布置方式的细节。所公开的技术支持其它实施例并且能够以各种方式来实践或实施。而且,本文所使用的用语和术语是出于描述的目的而并不应当认为是限制性的。本文对“包括”、“包含”、“具有”、“含有”或“涉及”及其变型词的使用意在涵盖在其后列出的项及其等同物、以及额外的项。
因此,在已经描述了本发明的至少一个说明性实施例的情况下,本领域技术人员将容易想到各种改变、变型和改进。
例如,可以将层描述为上层,或者在其它层的“上方”或“下方”。应当意识到,这些术语是为了便于说明,而并非对层的取向进行限制。在所示的实施例中,“上部”是指朝向印刷电路板的、部件所附接的表面的方向。在一些实施例中,部件可以附接到印刷电路板的两侧,进而上部和下部可以取决于当前所考虑的通孔。这样的改变、变型和改进旨在成为本公开的一部分,并且旨在落在本发明的精神和范围之内。
另外,描述了连接器内的信号导体的每列都可以包括信号导体对,其中每对之间具有一个或多个接地导体。在一些实施例中,信号导体和接地导体可以布置为使得每对信号导体处于两个接地导体之间并且与之相邻。这样的连接器可以具有如下封装部,其具有信号通孔530、532的对,且每对信号通孔之间有一个或多个接地通孔,并且在一些实施例中,每对信号通孔530、532处于两个接地通孔550、552之间并且与之相邻。然而,应当意识到的是,在一些实施例中,连接器的接地导体以及印刷电路板的对应的接地通孔550、552可以从列中省略。无论接地导体或接地通孔的构造如何,然而也可以在每对的信号通孔之间设置一个或多个黑影通孔。
另外的实施例涉及到背板160的信号层。上文描述的布线层包括具有用于将信号从信号通孔输送至其它电子部件的导电信号迹线的信号层。如下文描述的,信号层可以包括额外的导电结构,其连接至接地端并且位于信号导体之间,从而隔离信号导体并且减少信号导体之间的串扰。该额外的导电结构可以通过对与信号迹线相同的信号层上的导电膜或导电层进行图案化而形成。信号层上的额外的导电结构位于连接器封装部的区域之内并且可以具有如下文所描述的不同构造。
参考示出信号层920的图9和10,描述了印刷电路板的另外实施例。信号层920是形成于介电层(图9和10中未示出)上的导电层。信号层920例如可以是信号接线层。
如图9和10所示,信号层920包括连接器封装部940的列930和932。列930和932中的每一个包括通孔图案,其中每个通孔图案对应于差分信号对。列930包括通孔图案950和952,并且列932包括通孔图案954和956。如图9所示,通孔图案950包括信号通孔960和962;通孔图案952包括信号通孔964和966;通孔图案954包括信号通孔970和972;并且通孔图案956包括信号通孔974和976。信号通孔可以定尺寸为接纳连接器150的对应的接触尾端。如图9中进一步所示,信号层920包括分别连接至通孔图案950的信号通孔960和962的信号迹线980和982,以及分别连接至通孔图案954的信号通孔970和972的信号迹线984和986。
每个通孔图案950、952、954和956进一步包括接地通孔和黑影通孔。例如,通孔图案956包括接地通孔990和992以及黑影通孔994和996。接地通孔990和992可以定尺寸为接纳连接器150的对应的接触尾端156。接地通孔将背板160和一些或所有层的接地平面进行互连。黑影通孔994和996并不接纳连接器150的接触尾端,并且与信号通孔和接地通孔相比可以具有更小的直径。黑影通孔994和996可以延伸通过背板160的层,并且可以电镀或填充导电材料以形成导电黑影通孔。
信号层920进一步包括通过对下面的介电层上的导电层——作为示例,诸如铜层——进行图案化而形成的接地导体1020。接地导体1020可以覆盖连接器封装部940内的除了信号通孔和信号迹线所占据的区域之外的一些或全部区域,接地导体1020与任何信号通孔和信号迹线之间具有适当间距。因此,如图9所示,接地导体1020围绕通孔图案950的信号通孔960和962,围绕通孔图案952的信号通孔964和966,围绕通孔图案954的信号通孔970和972,并且围绕通孔图案956的信号通孔974和976。此外,接地导体1020被去除以形成非导电条带1022从而允许信号迹线980和982的通过,并且被去除以形成非导电条带1024从而允许信号迹线984和986的通过。接地导体1020电连接至接地端。
接地导体1020包括信号迹线982与信号通孔964和966之间的导电条带1030,信号迹线984与信号通孔964和966之间的导电条带1032,以及信号迹线986与信号通孔974和976之间的导电条带1034。连接至接地端的导电条带1030、1032和1034提供了信号迹线和相应的信号通孔之间的隔离,由此减少了串扰。此外,通孔图案950和952的信号通孔之间的导电区域1040提供了隔离并减少了串扰,并且通孔图案954和956的信号通孔之间的导电区域1042提供了隔离并减少了串扰。
参考示出信号层1120的图11,描述印刷电路板的另外实施例。信号层1120是形成于介电层(图11中未示出)上的导电层。信号层1120例如可以是信号接线层。
如图11所示,信号层1120包括连接器封装部1140的列1130和1132。列1130包括通孔图案1150,并且列1132包括通孔图案1152。通孔图案1150包括信号通孔1160和1162,并且通孔图案1152包括信号通孔1164和1166。
每个通孔图案1150和1152进一步包括接地通孔和黑影通孔。例如,通孔图案1150包括接地通孔1170和1172以及黑影通孔1174、1176、1178、1180、1182和1184。如图11中进一步所示,信号层1120包括在通孔图案1150上方通过的信号迹线1186和1188,以及在通孔图案1150和1152之间通过的信号迹线1190和1192。信号迹线1186、1188、1190和1192连接至连接器封装部1140中的其它通孔图案(未示出)。
信号层1120进一步包括作为通孔图案1150的一部分的接地导体1194以及作为通孔图案1152的一部分的接地导体1196。接地导体1194围绕通孔图案1150的信号通孔1160和1162并且经由黑影通孔1174、1176、1178、1180、1182和1184电连接至接地端。类似地,接地导体1196围绕通孔图案1152的信号通孔1164和1166并且经由通孔图案1152的黑影通孔电连接至接地端。将理解的是,接地导体1194和1196可以具有任何大小和形状并且可以在任何方便的点连接至接地端。
如能够在图11中看到的,接地导体1194包括信号迹线1188与信号通孔1160和1162之间的导电条带1200,以及信号迹线1190与信号通孔1160和1162之间的导电条带1202。此外,接地导体1196包括信号迹线1192与信号通孔1164和1166之间的导电条带1204。连接至接地端的导电条带1200、1202和1204提供了信号迹线和相应的信号通孔之间的隔离,由此减少了串扰。
参考示出信号层1220的图12,描述印刷电路板的另外实施例。信号层1220是形成于介电层(图12中未示出)上的导电层。信号层1220例如可以是信号接线层。
如图12所示,信号层1220包括连接器封装部1240的列1230和1232。列1230包括通孔图案1250,并且列1232包括通孔图案1252。通孔图案1250包括信号通孔1260和1262,并且通孔图案1252包括信号通孔1264和1266。每个通孔图案进一步包括如上文讨论的接地通孔和黑影通孔。如图12中进一步所示,信号层1220包括在通孔图案1250和1252之间通过的信号迹线1270和1272,以及在通孔图案1252下方通过的信号迹线1274和1276。信号迹线1270、1272、1274和1276连接至连接器封装部1240中的其它通孔图案(未示出)。
信号层1220进一步包括与列1230相关联的第一接地导体1280以及与列1232相关联的第二接地导体1282,接地导体1280可以覆盖列1230的除了信号通孔和信号迹线所占据的区域之外的一些或全部区域,接地导体1280与任何信号通孔和信号迹线之间具有适当间距。类似地,,接地导体1282可以覆盖列1232的除了信号通孔和信号迹线所占据的区域之外的一些或全部区域,接地导体1282与任何信号通孔和信号迹线之间具有适当间距。如图12所示,接地导体1280围绕通孔图案1250的信号通孔1260和1262,并且接地导体1282围绕通孔图案1252的信号通孔1264和1266。因此,根据信号层的该构造,信号层1240可以包括多个接地导体。接地导体1280和1282电连接至接地端。信号迹线1270和1272在接地导体1280和接地导体1282之间通过。
接地导体1280包括信号迹线1270与信号通孔1260和1262之间的导电条带1290。接地导体1282包括信号迹线1272与信号通孔1264和1266之间的导电条带1292,并且包括信号迹线1274与信号通孔1264和1266之间的导电条带1294。连接至接地端的导电条带1290、1292和1294提供了信号迹线和相应的信号通孔之间的隔离,由此减少了串扰
如本文所描述的,提供了印刷电路板的信号层,其具有位于信号导体之间的一个或多个接地导体,以将信号导体隔离并且减少信号导体之间的串扰。该接地导体电连接至接地端。该接地导体形成为信号层的图案化层并且可以具有任何适当的大小和形状。例如,该接地导体可以形成为连接器封装部内的一个或多个区域,或者可以形成为条带或任意形状的区域,以实现所期望的隔离并且减少串扰。
仅作为示例,接地导体可以形成为与信号迹线相同的信号层上的铜膜。在一些实施例中,差分对的信号迹线为5密耳宽的线条并且间隔5密耳。在一些实施例中,该接地导体可以与信号迹线和信号通孔间距至少5密耳。
于是,前述描述仅是示例性的而并非限制性的。本发明仅由所附权利要求及其等同方式所限定。
Claims (23)
1.一种印刷电路板,包括:
多个层,所述多个层包括由介电层间隔开的导电层,所述导电层包括信号层;和
形成于所述多个层中的通孔图案,每个通孔图案包括从所述印刷电路板的第一表面延伸至所述信号层的第一和第二信号通孔,所述信号层包括分别连接至所述第一和第二信号通孔的第一和第二信号迹线,所述信号层进一步包括位于所述信号迹线和相邻信号承载元件之间的接地导体。
2.如权利要求1所述的印刷电路板,其中所述接地导体包括所述信号层上的导电区域,所述导电区域连接至接地端。
3.如权利要求1所述的印刷电路板,其中所述接地导体包括所述信号层上的多个导电区域,每个导电区域连接至接地端。
4.如权利要求1所述的印刷电路板,其中所述接地导体包括位于所述信号迹线和相邻信号承载元件之间的导电条带。
5.如权利要求1所述的印刷电路板,其中所述通孔图案形成用于安装连接器的连接器封装部并且其中所述接地导体位于所述连接器封装部内。
6.如权利要求1所述的印刷电路板,其中所述接地导体位于所述通孔图案之一与所述信号迹线之间并且连接至接地端。
7.一种印刷电路板,包括:
多个层,所述多个层包括由介电层间隔开的导电层,所述导电层包括至少一个信号层;和
形成于所述印刷电路板的连接器封装部内所述多个层中的通孔图案,所述通孔图案包括第一通孔图案和第二通孔图案,
其中所述信号层包括位于所述第一通孔图案和所述第二通孔图案之间并且构造用于连接至基准电压的导体。
8.如权利要求7所述的印刷电路板,其中所述通孔图案包括通孔图案的第一和第二列,并且其中所述导体位于所述通孔图案的第一和第二列之间。
9.如权利要求7所述的印刷电路板,其中所述导体包括位于所述第一通孔图案和所述第二通孔图案之间的导电条带。
10.如权利要求7所述的印刷电路板,其中所述导体围绕所述第一和第二通孔图案。
11.如权利要求7所述的印刷电路板,其中所述导体包括构造用于连接至所述基准电压的多个导体。
12.如权利要求7所述的印刷电路板,其中所述接地导体包括构造用于连接至接地端的铜导体。
13.如权利要求7所述的印刷电路板,其中所述信号层包括所述第一通孔图案和所述第二通孔图案之间的至少一个信号迹线,并且其中所述导体位于所述至少一个信号迹线和所述第一通孔图案之间。
14.一种印刷电路板,包括:
多个层,所述多个层包括由介电层间隔开的导电层,所述导电层包括至少一个信号层;和
形成于所述印刷电路板的连接器封装部内所述多个层中的通孔图案,其中所述通孔图案包括通孔图案的第一列和通孔图案的第二列,
其中所述信号层包括所述通孔图案的第一列和所述通孔图案的第二列之间的至少一个信号迹线,位于所述通孔图案的第一列和所述至少一个信号迹线之间的第一导体,以及位于所述通孔图案的第二列和所述至少一个信号迹线之间的第二导体,其中所述第一导体和所述第二导体构造用于连接至基准电压。
15.如权利要求14所述的印刷电路板,其中所述第一导体和所述第二导体均包括位于所述通孔图案的第一列和所述通孔图案的第二列之间的导电条带。
16.如权利要求14所述的印刷电路板,其中所述第一导体和所述第二导体均包括围绕所述通孔图案的第一列和所述通孔图案的第二列的通孔图案的导电条带。
17.如权利要求14所述的印刷电路板,其中所述第一导体和所述第二导体均包括构造用于连接至接地端的铜导体。
18.如权利要求14所述的印刷电路板,其中所述至少一个信号迹线包括形成差分信号对的第一和第二信号迹线。
19.一种用于制造印刷电路板的方法,包括:
形成多个层,所述多个层包括由介电层间隔开的导电层,所述导电层包括至少一个信号层;
在所述印刷电路板的连接器封装部内所述多个层中形成通孔图案,所述通孔图案包括第一通孔图案和第二通孔图案,
其中形成所述信号层包括对所述信号层进行图案化以包括位于所述第一通孔图案和所述第二通孔图案之间并且构造用于连接至基准电压的导体。
20.如权利要求19所述的用于制造印刷电路板的方法,其中所述通孔图案包括通孔图案的第一和第二列,并且其中形成所述信号层包括在所述通孔图案的第一和第二列之间形成所述导体。
21.如权利要求19所述的用于制造印刷电路板的方法,其中形成所述导体包括形成构造用于连接至所述基准电压的多个导体。
22.如权利要求19所述的用于制造印刷电路板的方法,其中所述信号层包括所述第一通孔图案和所述第二通孔图案之间的至少一个信号迹线,并且其中所述导体形成于所述至少一个信号迹线和所述第一通孔图案之间。
23.如权利要求19所述的用于制造印刷电路板的方法,其中形成所述信号层包括对所述信号层进行图案化以包括所述第一通孔图案和所述第二通孔图案之间的至少一个信号迹线,位于所述第一通孔图案和所述至少一个信号迹线之间的第一导体,以及位于所述第二通孔图案和所述至少一个信号迹线之间的第二导体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/807,444 US10201074B2 (en) | 2016-03-08 | 2017-11-08 | Backplane footprint for high speed, high density electrical connectors |
US15/807,444 | 2017-11-08 | ||
PCT/US2018/059757 WO2019094549A1 (en) | 2017-11-08 | 2018-11-08 | Backplane footprint for high speed, high density electrical connectors |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111602472A true CN111602472A (zh) | 2020-08-28 |
CN111602472B CN111602472B (zh) | 2024-02-06 |
Family
ID=66438088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880085756.7A Active CN111602472B (zh) | 2017-11-08 | 2018-11-08 | 用于高速、高密度电连接器的背板占板区 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP3707971A4 (zh) |
CN (1) | CN111602472B (zh) |
WO (1) | WO2019094549A1 (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4806107A (en) * | 1987-10-16 | 1989-02-21 | American Telephone And Telegraph Company, At&T Bell Laboratories | High frequency connector |
US20010015288A1 (en) * | 1998-10-29 | 2001-08-23 | Agilent Technologies | Microcircuit shielded, controlled impedance "gatling gun" via |
US20040115968A1 (en) * | 2002-12-17 | 2004-06-17 | Cohen Thomas S. | Connector and printed circuit board for reducing cross-talk |
US20050247482A1 (en) * | 2004-05-10 | 2005-11-10 | Fujitsu Limited | Wiring base board, method of producing thereof, and electronic device |
CN101673885A (zh) * | 2004-11-29 | 2010-03-17 | Fci公司 | 改进的匹配阻抗表面贴装技术基底面 |
CN102265708A (zh) * | 2009-03-25 | 2011-11-30 | 莫列斯公司 | 高数据率连接器系统 |
US20130175077A1 (en) * | 2012-01-06 | 2013-07-11 | Hyunjun Kim | Printed circuit board with reduced cross-talk |
CN103260348A (zh) * | 2013-04-01 | 2013-08-21 | 广州兴森快捷电路科技有限公司 | 高速pcb板以及差分过孔阻抗控制方法 |
US20160150633A1 (en) * | 2014-11-21 | 2016-05-26 | Amphenol Corporation | Mating backplane for high speed, high density electrical connector |
US20170265296A1 (en) * | 2016-03-08 | 2017-09-14 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE523511C2 (sv) | 2001-11-26 | 2004-04-27 | Tetra Laval Holdings & Finance | Förfarande och anordning för sterilisering av ett förpackningsmaterial med hjälp av ett steriliseringsmedel i flytande form |
WO2008124101A2 (en) | 2007-04-04 | 2008-10-16 | Amphenol Corporation | Electrical connector lead frame |
US9545003B2 (en) * | 2012-12-28 | 2017-01-10 | Fci Americas Technology Llc | Connector footprints in printed circuit board (PCB) |
JP6190345B2 (ja) * | 2014-09-22 | 2017-08-30 | 株式会社フジクラ | プリント配線板 |
US9930772B2 (en) * | 2015-12-30 | 2018-03-27 | Te Connectivity Corporation | Printed circuit and circuit board assembly configured for quad signaling |
-
2018
- 2018-11-08 EP EP18875264.6A patent/EP3707971A4/en active Pending
- 2018-11-08 WO PCT/US2018/059757 patent/WO2019094549A1/en unknown
- 2018-11-08 CN CN201880085756.7A patent/CN111602472B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4806107A (en) * | 1987-10-16 | 1989-02-21 | American Telephone And Telegraph Company, At&T Bell Laboratories | High frequency connector |
US20010015288A1 (en) * | 1998-10-29 | 2001-08-23 | Agilent Technologies | Microcircuit shielded, controlled impedance "gatling gun" via |
US20040115968A1 (en) * | 2002-12-17 | 2004-06-17 | Cohen Thomas S. | Connector and printed circuit board for reducing cross-talk |
US20050247482A1 (en) * | 2004-05-10 | 2005-11-10 | Fujitsu Limited | Wiring base board, method of producing thereof, and electronic device |
CN101673885A (zh) * | 2004-11-29 | 2010-03-17 | Fci公司 | 改进的匹配阻抗表面贴装技术基底面 |
CN102265708A (zh) * | 2009-03-25 | 2011-11-30 | 莫列斯公司 | 高数据率连接器系统 |
US20130175077A1 (en) * | 2012-01-06 | 2013-07-11 | Hyunjun Kim | Printed circuit board with reduced cross-talk |
CN103260348A (zh) * | 2013-04-01 | 2013-08-21 | 广州兴森快捷电路科技有限公司 | 高速pcb板以及差分过孔阻抗控制方法 |
US20160150633A1 (en) * | 2014-11-21 | 2016-05-26 | Amphenol Corporation | Mating backplane for high speed, high density electrical connector |
US20170265296A1 (en) * | 2016-03-08 | 2017-09-14 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
Also Published As
Publication number | Publication date |
---|---|
CN111602472B (zh) | 2024-02-06 |
WO2019094549A1 (en) | 2019-05-16 |
EP3707971A4 (en) | 2021-07-28 |
EP3707971A1 (en) | 2020-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109076700B (zh) | 用于高速、高密度电连接器的背板占板区 | |
US11765813B2 (en) | Backplane footprint for high speed, high density electrical connectors | |
US11742620B2 (en) | High-frequency electrical connector | |
CN107408786B (zh) | 用于高速、高密度电连接器的配套背板 | |
US8241067B2 (en) | Surface mount footprint in-line capacitance | |
US11758656B2 (en) | Backplane footprint for high speed, high density electrical connectors | |
US20040115968A1 (en) | Connector and printed circuit board for reducing cross-talk | |
CN111602472B (zh) | 用于高速、高密度电连接器的背板占板区 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |