JP2016508675A - 差動信号ルーティングを偏倚したプリント回路基板(pcb) - Google Patents

差動信号ルーティングを偏倚したプリント回路基板(pcb) Download PDF

Info

Publication number
JP2016508675A
JP2016508675A JP2015556078A JP2015556078A JP2016508675A JP 2016508675 A JP2016508675 A JP 2016508675A JP 2015556078 A JP2015556078 A JP 2015556078A JP 2015556078 A JP2015556078 A JP 2015556078A JP 2016508675 A JP2016508675 A JP 2016508675A
Authority
JP
Japan
Prior art keywords
linear array
along
electrically conductive
ground
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015556078A
Other languages
English (en)
Other versions
JP6556633B2 (ja
Inventor
ミニチ、スティーブン・イー.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amphenol FCI Asia Pte Ltd
Original Assignee
Amphenol FCI Asia Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amphenol FCI Asia Pte Ltd filed Critical Amphenol FCI Asia Pte Ltd
Publication of JP2016508675A publication Critical patent/JP2016508675A/ja
Application granted granted Critical
Publication of JP6556633B2 publication Critical patent/JP6556633B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09BEDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
    • G09B23/00Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes
    • G09B23/06Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics
    • G09B23/18Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics for electricity or magnetism
    • G09B23/183Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics for electricity or magnetism for circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/646Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00 specially adapted for high-frequency, e.g. structures providing an impedance match or phase match
    • H01R13/6461Means for preventing cross-talk
    • H01R13/6471Means for preventing cross-talk by special arrangement of ground and signal conductors, e.g. GSGS [Ground-Signal-Ground-Signal]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09618Via fence, i.e. one-dimensional array of vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Business, Economics & Management (AREA)
  • Theoretical Computer Science (AREA)
  • Educational Administration (AREA)
  • Educational Technology (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing & Machinery (AREA)
  • Entrepreneurship & Innovation (AREA)

Abstract

ここに開示された様々な実施例に従って、プリント回路基板のような改善された電気コネクタフットプリントは、例えば、第1方向に沿って延びる少なくとも第1アンチパッドを有する第1リニアアレイと、第1方向に沿って延び、さらに、第1方向に垂直である第2方向に沿う第1リニアアレイから一定間隔で配置される第1電気信号トレースと、第1方向と平行に延びる直線に沿って配置され、第2方向に沿って第1電気信号トレースから一定間隔で配置される少なくとも1つの電気伝導性の接地バイアを有する接地分離バイアのグループと、さらには、第2方向に沿う接地分離バイアのグループから一定間隔で配置される第1方向に沿って延びる少なくとも第2アンチパッドを有する第2リニアアレイと、の1つまたはそれ以上を有して、記述される。【選択図】図1

Description

この発明は、差動信号ルーティングを偏倚したPCBに関する。
[0001] 従来のプリント回路基板(PCB)は、プリント回路基板の厚さに沿って交互に配置された電気絶縁層、および、電気伝導性層を有する。電気伝導性層の1つのものは、典型的に信号層として構成され、さらに、電気伝導性層の他のものは、典型的に接地層として構成される。信号層は、それぞれ、電気絶縁性材料によって支持され、かつ、取囲まれる電気信号トレースを有することができ、さらに、接地層は、電気絶縁性材料によって支持され、かつ取囲まれる1つまたはそれ以上の電気伝導性領域を有することができる。接地層が、隣接する信号層の間に配置されるので、接地層は、1つの信号層の電気信号トレースと隣接する信号層の電気信号トレースとの間をシールドすることを提供する。従来のプリント回路基板は、それぞれ、信号バイアおよび接地バイアを有する少なくとも第1および第2リニアアレイを有することができる。接地バイアは、信号層の少なくとも1つを介して延び、かつ、少なくとも1つの接地層のそれぞれの1つの電気伝導性領域との電気伝達(in electrical communication with)に置かれる。信号バイアは、プリント回路基板に沿う電気信号をルーティングする電気差動信号トレースのそれぞれの第1および第2組との電気伝達に置かれる第1および第2差動信号対の内に配置することができる。第1リニアアレイは、第1差動信号対の信号バイアを有し、さらに、第2リニアアレイは、第2差動信号対の信号バイアを有する。第1および第2リニアアレイのそれぞれは、それぞれの少なくとも1つの接地バイアを有することができる。電気信号トレースは、第1および第2リニアアレイ間に位置し、かつ、リニアアレイに平行に方向付けされる。電気差動信号トレースは、第1および第2リニアアレイ間に位置され、かつ、等距離で延びる中心線に関して対称的であるように位置する。ある装置においては、従来のプリント回路基板は、さらに、それぞれの第1および第2リニアアレイと電気信号トレースとの間に配置される接地バイアの第1および第2アレイを有する。
[0002] 一実施例に従って、プリント回路基板は、第1方向に沿って延びる少なくとも1つの電気信号トレースを有することができる。プリント回路基板は、さらに、第1方向に垂直である第2方向に沿う第1電気信号トレースの下に配置される電気伝導性接地層を有することができ、電気伝導性接地層は、第2方向に垂直である平面に沿って延びる。プリント回路基板は、さらに、少なくとも1つの電気伝導性信号バイアおよび少なくとも1つの電気伝導性接地バイアを有する第1リニアアレイを有することができ、この第1リニアアレイは、第1方向に沿って方向付けられる。プリント回路基板は、さらに、少なくとも1つの電気伝導性信号バイアおよび少なくとも1つの電気伝導性接地バイアを有する第2リニアアレイを有 することができ、この第2リニアアレイは、第1方向に沿って方向付けられる。第2リニアアレイは、第1および第2方向のそれぞれに関して垂直である第3方向に沿って第1リニアアレイから一定間隔で配置され、かつ、連続することができる。少なくとも1つの電気信号トレースは、第3方向に関して第1および第2リニアアレイの間に配置することができる。プリント回路基板は、さらに、第1方向に沿って方向付けられる接地分離バイアの少なくとも1つのグループを有することができ、接地分離バイアの少なくとも1つのグループは、第2方向に関して第1電気信号トレースと第2リニアアレイとの間に配置される。
[0003] 先行の要約は、付属の図面とともに読まれるときに、この出願の実施例の以下の詳細な記述と同様に、一層よく理解されよう。この開示を例証する目的のために、図面において例証される実施例が示される。しかしながら、この出願が示された正確な配置および手段に限定されないことは理解されるに違いない。図面において:
[0004] 図1は、一実施例に従って構築されたプリント回路基板の一部の平面図である; [0005] 図2は、2−2線に沿って得られ図1において例証されたプリント回路基板の部分の側断面図である; [0006] 図3は、図1と同様であるが、他の実施例に従って構築されたプリント回路基板の一部の平面図である。
[0007] この開示は、この開示の一部を形成する付属の図および実施例に関して採られた以下の詳細な記述の言及によってより容易に理解することができる。この発明が、ここに記述され、およびまたは、図示された特定の装置、方法、応用、条件、またはパラメータに限定されないこと、さらに、ここに使用された用語が、例としてのみ特定の実施例について記述するためであり、請求された発明を限定するようには意図されないことは、理解されるべきである。また、付属の請求項を含む明細書において使用されるように、単数形式「1つの」および「その」は、複数を含み、さらに、特定の数値への言及は、もしその状況が明白に他の方法で書取らせなければ、少なくともその特定の値を含む。用語「複数」は、ここに使用されるように、1つ以上を意味する。一連の値が表現される場合、他の実施例は、1つの特定の値から、およびまたは、他の特定の値までを含む。同様に、値が、先行詞「約」の使用によって、近似として表現される場合は、特定の値が、他の実施例を形成することは、理解されるべきである。全ての範囲は、包括的であり、組合せ可能である。
[0008]個別の実施例の状況において明瞭さのためにここに記述されるこの発明のある特徴が、また、単一の実施例における組合せにおいて提供されることができることは、認識されるべきである。反対に、単一の実施例の状況において簡潔さのために記述されるこの発明の様々な特徴が、また、個別に、または任意のサブコンビネーションにおいて提供されることができる。さらに、範囲において述べられた値への言及は、その範囲内の値の、それぞれの、または、全ての値を含んでいる。もし、格別に注記されなければ、図の間の共通の参照番号は、同様の特徴を参照することを理解すべきである。
[0009] 一般に、図1−2を参照して、プリント回路基板(PCB)100は、電気コネクタにマウントされる補完的な電気コネクタの電気接点との電気伝達に置かれるように構成されるドータカード、または代りに構築される回路基板として構築することができる。例えば、プリント回路基板100は、ガラス充填、または、グラス含浸エポキシのような誘電性、または電気絶縁性材料と、電気絶縁材料によって支持される電気信号マウント位置と、電気絶縁性材料によって支持される電気信号接地マウント配置とを有することができる。信号マウント位置は、補完的な電気コネクタの電気信号接点のマウント部との電気伝達に置かれるように構成され、さらに、接地マウント位置は、補完的な電気コネクタの電気接地接点のマウント部との電気伝達に置かれるように構成される。例えば、信号マウント部は、それぞれの電気的にめっきした孔を画定する信号バイアSとして構成することができ、さらに、接地マウント部は、それぞれの電気的にめっきした孔を画定する接地バイアGとして構成することができる。信号バイアSは、補完的な電気コネクタの電気信号接点のプレス嵌め尾部および接地バイアGを受けるように構成され、さらに、補完的な電気コネクタの電気接地接点のプレス嵌め尾部後部を受けるように構成される。信号マウント部および接地マウント部は、代りに、接点パッドにマウントされた表面である補完的な電気コネクタの信号接点および接地接点のそれぞれのマウント部と接触して置かれるように構成される接点パッドとして構成することができることは、認識されるべきである。信号マウント部は、プリント回路基板100に沿って電気信号をルーティングするように構成されるそれぞれの信号トレース108との電気伝達にある。
[0010] 今度は、図1および2を参照して、プリント回路基板100は、一般に長手方向L、および長手方向Lに垂直である横方向Aに沿って平面であることができる。プリント回路基板100は、長手方向Lに沿って延びる長手方向、および横方向Aに沿って延びる幅を有する。長さは、幅と等しいか、幅を超えるか、または、幅未満であることができる。プリント回路基板100は、さらに、長手方向Lおよび横方向Aのそれぞれに垂直である横断方向Tに沿って延びる厚さを有する。長手方向Lは、第1方向と呼ぶことができる。横断方向Tは、第2方向と呼ぶことができる。横方向Aは、第3方向と呼ぶことができる。
[0011] プリント回路基板100は、複数の電気伝導性層102のような少なくとも1つの電気伝導性層102を有することができる。電気伝導性層102は、第1電気伝導性層102aおよび第2電気伝導性層102bを有することができる。伝導性層102の連続するものは、伝導性層102の連続するものの間に追加の電気伝導性層が配置されないような横断方向Tに沿って相互の上、または相互の下に配置することができる。一実施例においては、第1および第2伝導性層102aおよび102bは連続する電気伝導性層であることができる。したがって、第2電気伝導性層102bは、横断方向Tに沿った第1電気伝導性層102aの下に配置することができる。したがって、第1電気伝導性層102aは、上部の電気伝導性層と呼ぶことができ、さらに、第2電気伝導性層102bは、下部の電気伝導性層と呼ぶことができる。第1および第2電気伝導性層102aおよび102bのそれぞれは、長手方向Lおよび横方向Aによって画定されるそれぞれの平面に沿ってほぼ平担であることができる。
[0012] プリント回路基板100は、さらに、代りに、横断方向Tに沿って電気伝導性層102で配置される複数の誘電性または電気絶縁性層106のような少なくとも1つの誘電性、または電気絶縁性層106を有することができる。したがって、電気絶縁性層106は、相互から連続する伝導性層102の2つの直ちに隣接するものを電気的に分離するように構成される。誘電体層106は、それを介して電気の流れを防止する、ガラス充填の、または、ガラス含浸エポキシのような任意の適切な電気絶縁性材料で構成することができる。電気絶縁性層106は、第1電気絶縁性層106aおよび第2電気絶縁性層106bを有することができる。第1および第2電気絶縁性層106aおよび106bは、横断方向Tに沿って連続して配置することができる。電気絶縁性層106の連続するものは、追加の電気絶縁性層が、絶縁性層106の連続するものの間に配置されないように、横断方向Tに沿って、相互に上に、または下に配置することができる。一実施例において、第1および第2絶縁性層106aおよび106bは、連続する絶縁層であることができる。したがって、第2電気絶縁性層106bは、横断方向Tに沿って第1電気絶縁性層106aの下に配置することができる。第1電気絶縁性層106aは、上部の電気絶縁性層と呼ぶことができ、さらに、第2電気絶縁性層106bは、下部の電気絶縁性層と呼ぶことができる。第1および第2電気絶縁性層106aおよび106bのそれぞれは、長手方向Lおよび横方向Aによって画定されるそれぞれの平面に沿ってほぼ平担であることができる。
[0013] 電気伝導性層102および電気絶縁性層106は、代りに、横断方向Tに沿って相互に関して配置することができる。第1電気絶縁性層106aは、第1電気伝導性層102aと第2電気伝導性層102bとの間に配置することができる。第2電気伝導性層102bは、第1電気絶縁性層106aと第2電気絶縁性層106bとの間に配置することができる。
[0014] 図1は、プリント回路基板100の一部の平面図を例証し、それによって第2電気伝導性層102bは、明瞭さのための第1電気伝導性層102aによって見ることができる。さらに、明瞭さのために、第1および第2電気絶縁性層106aおよび106bは、透明であるように描かれる。追加の伝導性層102、およびまたは電気絶縁性層が、望まれるような横断方向Tに沿って電気伝導性層102の上に、またはその層の下にあることができることは、理解されるべきである。
[0015] 電気伝導性層102は、複数の電気信号層のような少なくとも1つの電気信号層を有することができる。例えば、第1および第2電気伝導性層102aおよび102bのうちの一方は、電気信号層として構成することができ、さらに、第1および第2電気伝導性層102aおよび102bの他方は、電気接地層として構成することができる。例証された実施例に従って、第1電気伝導性層102aは、電気信号層として構成され、さらに、第2電気伝導性層102bは、電気接地層として構成される。したがって、電気信号層102aは、プリント回路基板100に沿う電気データ信号を送信するように構成される。接地層102bは、横断方向Tに垂直である平面に沿って延びることができる。
[0016] 図1−2が、プリント回路基板100の一例の配置を描く一方で、伝導性層102および誘電性層106が、横断方向Tに沿って様々な順序で配置することができることは、認識されるべきである。したがって、この場での開示は、図1−2において示される構成に限定されるように、解釈されるべきでない。例えば、1つまたはそれ以上の電気伝導性層102であって、それは電気信号層、接地層、または、その両方、単独、または1つまたはそれ以上の電気絶縁性層106との組合せで構成することができ、図1−2において例証されたプリント回路基板100の部分の上に、またはその部分の下に位置することができる。したがって、付加的な電気絶縁性層106は、第1電気伝導性層102aの上に配置することができる。さらに、プリント回路基板100は、第2電気絶縁性層106bを欠くことができる。電気伝導性層102の1つまたはそれ以上は、代りに、または、加えてプリント回路基板100に沿って電力を送るように構成される電力層として構成することができる。例えば、プリント回路基板は、補完的な電気コネクタからプリント回路基板100との電気伝達にある他の電気器具にプリント回路基板100に沿う電力を送るように構成される1つまたはそれ以上の電力層を有することができる。
[0017] 第1電気信号層102aは、誘電性、または電気絶縁性材料105、および少なくとも1つの、電気絶縁性材料105によって埋め込まれるか、そうでなければ支持される電気伝導性トレース108を有することができる。例えば、第1電気信号層102aは、電気絶縁性材料105によって支持される複数の電気伝導トレース108を有することができる。電気伝導トレース108のそれぞれは、電気伝導性信号トレース、または電気信号トレースとして構成することができる。例えば、第1電気信号層102aは、電気伝導トレースの電気差動信号対を画定するように相互に組合せる第1および第2電気伝導性トレース108aおよび108bを有することができる。電気伝導トレース108は、銅のような、望まれるような任意の適切な電気伝導性材料を有することができる。第1および第2電気トレース108aおよび108bのそれぞれは、長手方向Lに延びることができる。第1および第2電気トレース108aおよび108bは、電気信号層102aにおけるそれぞれのルーティンチャンネル内に配置することができる。
[0018] 第1および第2電気伝導性トレ−ス108aおよび108bは、さらに、対応する第1中心線C1に関して中心に置くことができる。第1中心線C1は、第1中心線と呼ぶことができる。第1中心線C1は、長手方向Lに沿って延びることができる。第1および第2電気伝導性トレ−ス108aおよび108bは、第1中心線C1と平行に方向付けることができる。さらに、第1および第2電気伝導性トレ−ス108aおよび108bは、横方向Aに関して中心線C1に関して中心に置くことができる。すなわち、中心線C1は、第1電気信号層102aの第2方向に関して第1および第2電気伝導性トレース108aと108bとの間に中心に配置することができる。したがって、第1中心線C1は、横方向Aに沿って第1および第2電気伝導性トレース108aおよび108bから等距離に間隔を置くことができる。
[0019] プリント回路基板100は、さらに、電気伝導性接地バイアであると理解することができる複数の接地バイアG、および、電気伝導性信号バイアであると理解することができる複数の信号バイアSを有することができる。接地バイアGおよび信号バイアSの選択したものは、それぞれの、少なくとも1つのリニアアレイ110内に配置することができる。少なくとも1つのリニアアレイ100は、第1リニアアレイ110a、および横方向Aに沿う第1リニアアレイ110aから一定間隔で配置される第2リニアアレイ110bを有することができ、それは、第1中心線C1が、横方向Aに沿って第1および第2リニアアレイ110aおよび110bの間に配置されるようなものである。例えば、第1中心線C1は、第1リニアアレイ110aおよび第2リニアアレイ110bの間に等距離で間隔を置くことができる。第1および第2リニアアレイ110aおよび110bのそれぞれは、接地バイアGの少なくとも1つ、および信号バイアSの少なくとも1つを有することができる。例えば、プリント回路基板100は、第1リニアアレイ110aおよび第2リニアアレイ110bを有することができる。
[0020] 複数の接地バイアGは、第1接地バイア112aおよび第2接地バイア112bを有することができる。第1リニアアレイ110aは、第1接地バイア112aおよび第2接地バイアを有することができる。第1リニアアレイは、さらに、長手方向Lに沿って第1接地バイア112aと整列する第2接地バイア112bを有することができる。したがって、第1リニアアレイ110aが、1対の接地バイア112a-bを有することができることが言える。第1および第2接地バイア112aおよび112bのそれぞれは、それぞれに、プリント回路基板100を通って横断方向Tに沿って少なくとも部分的に延びるそれぞれの孔117を画定することができる。例えば、孔117は、電気伝導性層102および電気絶縁性層106の2つまたはそれ以上の内に延びることができる。孔117は、それぞれ、金属のような電気伝導性表面120によって、完全にめっきすることを含んで、少なくとも部分的にめっきすることができ、それは、第1および第2接地バイア112aおよび112bのそれぞれが、めっきされたスルーホールと呼ぶことができるようなものである。代りに、または、付加して、各孔117は、金属のような電気伝導性材料で部分的に充填することができる。したがって、第1および第2接地バイア112aおよび112bのそれぞれは、電気伝導性バイアと呼ぶことができる。さらに、各孔117は、プリント回路基板100にマウントされる補完的な電気コネクタの電気接地接点の複数のマウント部のそれぞれの1つを受けるように構成される寸法および形状を有することができる。接地層102bは、第1および第2接地バイア112aおよび112bのそれぞれとの電気伝達にある、銅のような、任意の適切な電気伝導性材料119によって画定することができる電気伝導性領域を有することができる。
[0021] 複数の信号バイアSは、第1信号バイア114aおよび第2信号バイア114bを有することができる。第1リニアアレイ110aは、さらに、第1信号バイア114aを有することができる。第1リニアアレイ110aは、さらに、長手方向Lに沿って第1信号バイア114aと整列する第2信号バイア114bを有することができる。したがって、第1および第2信号バイア114a-bを有することができると言うことができる。第1信号バイア114aおよび第2信号バイア114bのそれぞれは、長手方向Lに沿って、それぞれに、第1および第2接地バイア 112aおよび112bの間に配置することができる。さらに、第1および第2信号バイア114aおよび114bのそれぞれは、長手方向Lに沿って、第1および第2接地バイア112aおよび112bと整列することができる。例えば、第1リニアアレイ110aの対の信号バイア114a−bは、第1および第2接地バイア112aおよび112bの間に等距離で間隔を置くことができる。第1リニアアレイ110aは、長手方向Lに沿って延びるそれぞれの第1アレイ中心線C2に関する横方向Aに関して中心に置くことができる。したがって、第1アレイ中心線C2は、第1および第2電気伝導性トレース108aおよび108bに平行に延びることができる。
[0022] 第1および第2信号バイア114a-bは、組合せにおいて、プリント回路基板100にマウントされる補完的な電気コネクタの差動信号対の電気信号接点の対応するマウント部を受けるように構成される信号バイアの差動信号対を画定することができる。代りに、第1および第2信号バイア114aおよび114bは、それぞれ、非平衡終端(single ended)であることができる。第1および第2電気伝導性バイア114aおよび114bのそれぞれは、プリント回路基板100を通って横断方向に沿ってそれぞれに少なくとも部分的に延びるそれぞれの孔118を画定することができる。例えば、孔118は、電気伝導性層102および電気絶縁性層106の2つまたはそれ以上内に延びることができる。各孔118は、導電表面120によって、完全にめっきすることを含んで、少なくとも部分的にめっきすることができ、それは、第1および第2信号バイア114aおよび114bのそれぞれが、メッキスルーホールと呼ぶことができるようなものである。代りに、または、加えて、各孔118は、部分的に伝導性金属で充填することができる。したがって、第1および第2信号バイア114aおよび114bのそれぞれは、電気伝導性バイアと呼ぶことができる。さらに、各孔118は、プリント回路基板100にマウントされる補完的な電気コネクタの電気信号接点の複数のマウント部のそれぞれの1つを受けるように構成される寸法および形状を有することができる。第1信バイア114aは、第1電気伝導性トレ−ス108aとの電気伝達にあることができる。同様に、第2信号バイア114bは、第2電気伝導性トレ−ス108との電気伝達にあることができる。例えば、第1電気伝導性層102aは、第1信号バイア114aおよび第1電気伝導性トレース108aの間に電気的に接続される第1補助電気伝導性トレースを有することができる。同様に、第1電気伝導性層102aは、第2信号バイア114bおよび第2電気伝導性トレース108b間に電気的に接続される第2補助電気伝導性トレースを有することができる。例えば、第1補助電気伝導性トレースは、第1信号バイア114aのメッキスルーホールの電気伝導性表面と接触することができる。同様に、第2補助電気伝導性トレースは、第2信号バイア114bのメッキスルーホールの電気伝導性表面と接触することができる。
[0023] 一実施例によれば、第1および第2接地バイア112a-b、および第1リニアアレイ110aの第1および第2信号バイア114a-bのそれぞれは、少なくとも部分的に第1アレイ中心線C2と整列することができる。例えば、接地バイアGおよび第1リニアアレイ110aの信号バイアSのそれぞれは、完全に第1アレイ中心線C2と整列することができる。接地バイアGおよび第1リニアアレイ110aの信号バイアSが、第1アレイ中心線C2と部分的に整列する場合、第1アレイ中心線C2は、接地バイアGおよび第1リニアアレイ110aの信号バイアSのそれぞれを通過する。接地バイアGおよび第1リニアアレイ110aの信号バイアSが、第1アレイ中心線C2と完全に整列する場合、第1アレイ中心線C2は、接地バイアGおよび第1リニアアレイ110aの信号バイアSのそれぞれを中心に通過する。
[0024] さらに、第1リニアアレイ110aは、縦列方向と呼ぶことができる長手方向Lに沿って望まれるようなバイアの任意の繰返すパターン138を画定することができる。例えば、繰返すパターンは、G−S−Sパターン、G−S−S−Gパターン、G−S−Gパターン、S−G−Sパターン、S−S−G、G−Sパターン、または、望まれるような任意の適切な代りのパターンであることができる。より詳細に下に記述されるように、各バイア114は、また、上記リニアアレイパターン138の一部と考えることができるアンチパッド116によって取囲まれるように理解することができる。
[0025] 複数の接地バイアGは、第3接地バイア112dおよび第4接地バイア112cを有することができる。第2リニアアレイ110bは、第3接地バイア112cを有することができる。第2リニアアレイ110bは、さらに、長手方向Lに沿って第3接地バイア112cと整列する第4接地バイア112dを有することができる。したがって、第2リニアアレイ110bが、1対の接地バイア112c-dを有することができると言うことができる。第3および第4接地バイア112cおよび112dのそれぞれは、プリント回路基板100を通って少なくとも部分的に横断方向Tに沿って延びるそれぞれの孔117を画定することができる。例えば、孔117は、電気伝導性層102および電気絶縁性層104の2つまたはそれ以上の内に延びることができる。各孔117は、導電性表面120によって、完全にめっきすることを含んで、少なくとも部分的にめっきすることができ、それは、第3および第4接地バイア112cおよび112dのそれぞれが、メッキスルーホールと呼ぶことができるようなものである。代りに、または、付加して、各孔117は、伝導性金属で部分的に満たすことができる。したがって、第3および第4接地バイア112cのそれぞれは、電気伝導性バイアと呼ぶことができる。さらに、各孔117は、プリント回路基板100にマウントされる補完的な電気コネクタの電気接地接点の複数のマウント部のそれぞれの1つを受けるように構成される寸法およびサイズを有することができる。接地層102bの電気伝導性材料119は、第3および第4接地バイア112cおよび112dとの電気伝達にあることができる。例えば、電気伝導性材料119は、第3および第4接地バイア112および112dのそれぞれのメッキスルーホールのそれぞれの電気伝導表面と接触することができる。第1および第2接地バイア112aおよび112bとの電気伝達にある接地層102bの電気伝導性材料119は、さらに、電気的に第3および第4接地バイア112および112dとの電気伝達にある接地層102bの電気伝導性体材料119との電気伝達にあるか、または、第3および第4接地バイア112cおよび112dとの電気伝達にある接地層102bの電気伝導性材料119から電気的に分離することができる。
[0026] 複数の信号バイアSは、第3信号バイア114dおよび第4信号バイア114cを有することができる。第2リニアアレイ110bは、さらに、第3信号バイア114cを有することができる。第2リニアアレイ110bは、さらに、長手方向Lに沿って第3信号バイア114c整列する第4信号バイア114dを有することができる。したがって、第2リニアアレイ110bが、1対の信号バイア114c-dを有することができることは、言うことができる。第3信号バイア114cおよび第4信号バイア114dのそれぞれは、長手方向Lに沿って、それぞれに、第3および第4接地バイア112cおよび112dの間に配置することができる。さらに、それぞれ、第3および第4バイア信号114cおよび114dは、長手方向Lに沿って、第3および第4接地バイア112aおよび112bと整列することができる。例えば、第2リニアアレイ110bの第3および第4信号バイア114cおよび114dは、第3および第4接地バイア112cおよび112dの間に等距離で間隔を置くことができる。第2リニアアレイ110bは、長手方向Lに沿って延びるそれぞれの第2アレイ中心線C3に関する横方向Aに関して中央に置くことができる。したがって、第2アレイ中心線C3は、第1および第2電気伝導性トレース108aおよび108bにそれぞれ平行に延びることができる。
[0027] 第3および第4信号バイア114cおよび114dは、プリント回路基板100にマウントされる補完的な電気コネクタの差動信号対の電気信号接点の対応するマウント部を受けるように構成される信号バイアの差動信号対を画定するように組合せることができる。代りに、第3および第4信号バイア114cおよび114dは、それぞれ、非平衡終端であることができる。114cによって電気伝導性の 第3および第4電気伝導性バイア114cおよび114dは、それぞれ、プリント回路基板100を通って少なくとも部分的に横断方向に沿って延びるそれぞれの孔118を画定することができる。例えば、孔118は、電気伝導性層102および電気絶縁性層104の2つまたはそれ以上の内に延びることができる。各孔118は、導電表面120によって、完全にめっきすることを含んで、少なくとも部分的にめっきすることができ、それは、第3および第4信号バイア114cおよび114dのそれぞれが、メッキスルーホールと呼ぶことができるようなものである。代りに、または、付加的に、各孔118は、部分的に伝導性金属で充填することができる。したがって、第3および第4バイア信号114cおよび114dは、電気伝導性バイアと呼ぶことができる。さらに、各孔118は、プリント回路基板100にマウントされる補完的な電気コネクタの電気信号接点の複数のマウント部のそれぞれの1つを受けるように構成される寸法および形状を有することができる。第3信号バイア114cは、電気信号層102aの対応する第3電気トレースとの電気伝達にあることができ、さらに、第4信号バイア114dは、電気信号層102aの対応する第4電気トレースとの電気伝達にあることができる。第3および第4電気トレースは、第1および第2電気トレースに関して上に記述されたように構成することができる。
[0028] 一実施例によれば、第3および第4接地バイア112c-dと第2リニアアレイ110bの第3および第4信号バイア114c-dとのそれぞれは、少なくとも部分的に第2アレイ中心線C3と整列することができる。例えば、接地バイアGおよび第2リニアアレイ110bの信号バイアSのそれぞれは、第2アレイ中心線C3と完全に整列することができる。接地バイアGおよび第2リニアアレイ110bの信号バイアSが、第2アレイ中心線C3と部分的に整列する場合、第2アレイ中心線C3は、接地バイアGおよび第2リニアアレイ110bの信号バイアSのそれぞれを通過する。接地バイアGおよび第2リニアアレイ110bの信号バイアSが、第2アレイ中心線C3と完全に整列する場合、第2アレイ中心線C3は、接地バイアGおよび第2リニアアレイ110bの信号バイアSのそれぞれを中心として通過する。
[0029] さらに、第2リニアアレイ110aは、長手方向に沿って望まれるようなバイアの任意の繰返すパターン138を画定することができる。例えば、繰返すパターンは、G−S−Sパターン、G−S−S−Gパターン、G−S−Gパターン、S−G−Sパターン、S−S−G、G−Sパターン、または望まれるような任意の適切な代りのパターンであることができる。より詳細に下に記述されるように、各信号バイア114は、また、上記リニアアレイパターン138の一部と考えることができるアンチパッド116によって取囲まれるように理解することができる。
[0030] さらに、第1および第2リニアアレイ110a-bは、リニアアレイ110に連続することができる。連続するリニアアレイ110は、横列方向と呼ぶことができる横方向Aに沿う与えられたリニアアレイ110のそばで次のリニアアレイであるべきであると理解することができる。連続するリニアアレイ110は、第1距離D1だけ離れて間隔を置くことができる。距離D1は、リニアアレイピッチと呼ぶことができる。プリント回路基板100用のリニアアレイピッチD1は、第2電子装置の対応するカードピッチと一致するように選択することができる。典型的な実施例では、カードピッチおよび第1距離D1は、2.8mmであることができる。
[0031] さらに、図1−3において描かれるように、1対のトレ−ス108は、連続するリニアアレイ110間に位置することができる。対のトレ−ス108は、望まれるような差動対を画定することができる。各信号バイア114は、トレ−ス108のうちの一方と電気伝達にあり、さらに、電気トレースの他方からの電気伝達に関して絶縁されることができる。代りに、単一トレ−ス108は、連続するリニアアレイ110間に位置することができる。
[0032] それらが種々様々の形状を仮定することができることは認識されるべきであるが、接地バイアGおよび信号バイアSは、例証されるように、ほぼ円形であることができる。それぞれ、円形接地バイア112および信号バイア114の各孔118は、横断方向に垂直であり、かつ、横方向Aおよび長手方向Lによって画定される平面に延びる直径を有し、さらに、それぞれに、信号および接地バイアSおよびGの領域を画定することができる。したがって、各信号および接地バイアSおよびGは、それぞれの領域の成果(product)として画定されるそれぞれのボリュームおよび横断方向Tに沿うそれらのそれぞれの厚さを有することができる。
[0033] 図1および2についての継続的な参照によって、プリント回路基板100は、さらに、信号バイアSのそれぞれのものからそれぞれの接地層102bを電気的に分離する複数のアンチパッド116を有することができる。例えば、接地層102bは、信号バイアSのそれぞれのものから接地層102bの電気伝導性材料119を電気的に分離するアンチパッド116を画定することができる。この点に関しては、アンチパッド116のそれぞれは、接地層102bの電気伝導性材料119において配置されるそれぞれのボイド128によって画定することができることは認識されるべきである。ボイド128は、空気、または、任意の適切な代りの誘電性、または、電気絶縁性材料を有することができる。結果として、アンチパッド116は、接地層102bの電気伝導性材料が物理的接触に置かれるか、または、そうでなければ、信号バイアSのそれぞれのものの電気伝導性表面との電気伝達に置かれるのを防ぐことができる。各アンチパッド116は、それぞれ、ボイド128を取囲むそれぞれの伝導性接地層102bの伝導性材料119に囲まれることができる。アンチパッド116のそれぞれは、様々な方法で形成することができる。例えば、アンチパッド116は、接地層102bのようなそれぞれの伝導性層を第1成形加工によって、そして、その後、それぞれのボイド128を作成するために、接地層102bの区分を削除することによって、作成することができる。除去するステップは、接地層102b内にエッチングするか、または、接地層102b内に穿孔するステップを有することができる。
[0034] 各アンチパッド116は、横断方向Tに垂直である平面に沿って延びる領域を有することができる。例えば、直角平面は、横方向Aおよび長手方向Lに沿って延びることができる。各アンチパッド116の最大領域は、アンチパッドを取囲むそれぞれの接地層102bの伝導性材料におけるボイド128によって画定することができる。アンチパッド116のそれぞれは、また、それぞれの領域の成果、および横断方向Tにおけるそれぞれの接地層102bの厚さによって画定することができるボリュームを有することができる。
[0035] 複数のアンチパッド116の第1アンチパッド116aは、第1アレイ中心線C2と少なくとも部分的に整列することができる。さらに、第1アンチパッドは、第1アレイ中心線C2と完全に整列することができる。この点に関しては、第1リニアアレイ110aが、第1アンチパッドを有することができることは、認識されるべきである。さらに、第1および第2信号バイア114aおよび114bのそれぞれは、第1アンチパッド116aと整列することができ、それは、接地層102bから第1アンチパッド116aが、第1および第2信号バイア114aおよび114bのそれぞれを電気的に分離するようなものである。したがって、第1アンチパッド116aは、効果的に第1および第2信号バイア114aおよび114bのそれぞれに接続することができると言うことができる。第1アンチパッド116aは、横断方向Tに垂直である方向に関して第1および第2バイア114aおよび114bと整列する必要はないが、第1アンチパッド116aは、それにもかかわらず第1および第2バイア114aおよび114b(例えば、横断方向Tに沿う図に関しての)を取囲むと言われる外部周囲を画定することができる。同様に、複数のアンチパッド116の第2アンチパッド116bは、少なくとも部分的に第2アレイ中心線C3と整列することができる。さらに、第2アンチパッド116bは、第2アレイ中心線C3と完全に整列することができる。この点に関しては、第2リニアアレイ110bが、第2アンチパッド116bを有することができることは認識されるべきである。さらに、第3および第4信号バイア114cおよび114dのそれぞれは、第2アンチパッド116bと整列することができ、それは、接地層102bから第2アンチパッド116bが、第3および第4信号バイア114cおよび114dのそれぞれを電気的に分離するようなものである。したがって、第2アンチパッド116bは、効果的に第3および第4信号バイア114cおよび114dのそれぞれに接続されると言うことができる。第2アンチパッド116bは、横断方向Tに垂直である方向に関して第3および第4バイア114cおよび114dと整列する必要はないが、第2アンチパッド116bは、それにもかかわらず外部周囲を画定することができ、第3および第4バイア114cおよび114d(例えば、横断方向Tに沿う図に関して)を囲むと言われる外部周囲を画定することができる。
[0036] この点に関しては、アンチパッド116が、例えば、図1に例証されるような卵形のような様々な形状を画定することができることは認識されるべきである。代りに、図3において例証されるように、アンチパッドが、代りに、正方形、長方形、または、代りに、望まれるような任意の適切な代りの形状であることができることは認識されるべきであるが、アンチパッド116は、代りに円形を画定することができる。さらに、図3において例証されるように、第1および第2信号バイア114aおよび114bのそれぞれは、例えば、長手方向Lに沿って相互から一定間隔で配置されるアンチパッド116のそれぞれのものと整列することができる。したがって、第1および第2信号バイア114aおよび114bの少なくとも一方が、アンチパッドと整列することができることは言うことができる。第1および第2信号バイア114aおよび114bは、図1において例証されるアンチパッド116の共通の1つと整列することができるか、または、第1および第2信号バイア114aおよび114bは、図3において例証される相互から一定間隔で配置されるアンチパッド116のそれぞれの個別のものと整列することができる。したがって、第1および第2信号バイア114aおよび114bの少なくとも一方は、アンチパッド(例えば横断方向Tに沿って図に関して)の外部周囲によって取囲むことができることは言うことができる。第1および第2信号バイア114aおよび114bのそれぞれは、図1に例証されるようにアンチパッド116の単一の、共通のものの周囲によって取囲むことができ、または、第1および第2信号バイア114aおよび114bは、図3において例証されるように、相互から一定間隔で配置されるアンチパッド116の個別のもののそれぞれの周囲によって取囲むことができる。
[0037] 同様に、図3において例証されるように、第3および第4信号バイア114cおよび114dのそれぞれは、相互から、例えば、長手方向Lに沿って一定間隔で配置されるアンチパッド116のそれぞれのものと整列することができる。したがって、第3および第4信号バイア114cおよび114dの少なくとも1つは、(例えば、横断方向Tに沿って図に関して)アンチパッドと整列することができるということができる。第3および第4信号バイア114cおよび114dは、図1において例証されたようなアンチパッド116の共通のものと整列することができ、または、第3および第4信号バイア114cおよび114dは、図3において例証されるように相互から一定間隔で配置されるアンチパッド116のそれぞれの個別のものと整列することができる。したがって、第3および第4信号バイア114cおよび114dは、(例えば、横断方向Tに沿って図に関して)アンチパッド116の外周囲によって取囲まれることができることは、言うことができる。第3および第4信号バイア114cおよび114dのそれぞれは、図1において例証されたようなアンチパッド116の単一の共通のものの外周によって取囲むことができ、または、第3および第4信号バイア114cおよび114dは、図3において例証されるように相互から一定間隔で配置されるアンチパッド116の個別のもののそれぞれの周囲によって取囲まれることができる。
[0038] プリント回路基板100、および、特に、接地層102bは、さらに、 「G」によって表示される、少なくとも1つの接地分離バイアのうちの少なくとも1つのグループ136を有することができる。例えば、プリント回路基板100は、複数の接地分離バイアGのような少なくとも1つの接地分離バイアGの第1グループ136aを有することができる。プリント回路基板100は、さらに、複数の接地分離バイアGのような少なくとも1つの接地分離バイアGの第2グループ136bを有することができる。接地分離バイアGのそれぞれは、電気伝導性の接地分離バイアGとして構成することができる。例えば、電気伝導性の接地分離バイアGのそれぞれは、少なくとも伝導性層102aおよび102bの1つまたはそれ以上の中に、または、それを通って、または、少なくとも電気絶縁性層106aおよび106bの1つまたはそれ以上の中に、または、それを通って、横断方向Tに沿って延びるそれぞれの孔134を画定することができる。
[0039] 孔134のそれぞれは、導電性表面120で、完全にめっきすることを含んで、少なくとも部分的にめっきすることができ、それは、孔134のそれぞれは、メッキスルーホールと呼ぶことができるようなものである。代りに、または、付加して、各孔117は、部分的に伝導性金属で充填することができる。したがって、接地分離バイアGのそれぞれは、電気伝導性バイアと呼ぶことができる。さらに、接地分離バイアGのそれぞれは、受けることができないか、プリント回路基板100にマウントされる補完的な電気コネクタの電気接地接点のマウント部を受けることができないか、または、受けるようには意図されない寸法および形状を画定することができる。代りに、または、付加して、接地分離バイアGは、電気信号接点のマウント部が信号バイアSのそれぞれのものによって受けられるような方法で、プリント回路基板にマウントされる補完的な電気コネクタの電気的接点(接地および信号接点を含んで)のマウント部との整列外であるように位置することができ、さらに、電気接地接点のマウント部は、接地バイアGのそれぞれのものによって受けられる。したがって、接地分離バイアGのそれぞれの孔134は、直径のような、接地バイア112の孔117より小さい長手、および横方向によって画定された平面に沿う横断面の寸法であることができる。さらに、接地分離バイアGのそれぞれの孔134は、(接地バイア112の孔118より小さい直径のような長手および横方向によって画定された平面に沿う横断面の寸法であることができる。しかしながら、孔134の横断面の寸法は、望まれるように、例えば、接地バイア112または信号バイア114の一方または両方と等しいことがあることは、認識されるべきである。接地分離バイアGは、プリント回路基板100にマウントされる補完的な電気コネクタの電気接点のマウント部を受けるようには意図されないので、接地分離バイアGは、また、未使用の接地バイア、または単に未使用の接地と呼ぶことができる。
[0040] 一実施例に従って、接地分離バイアGの第1グループ136aは、接地分離バイアGのうちの3つを有することができる。第1グループ136aの接地分離バイアGは、第1グループ136がほぼ直線的であるように配置することができる。例えば、接地分離バイアGの第1グループ136aは、信号バイア114a、114bに平行で、長手方向Lに延びることができる。したがって、接地分離バイアGの第1グループ136aは、電気トレース108a-bと平行であることができる。したがって、第1グループ136aは、長手方向に延びる第1グループ中心線C4に関して中心に置くことができる。例えば、第1グループ136aの接地分離バイアGのそれぞれは、接地分離バイアを通過する中心線C4と少なくとも部分的に整列することができる。例えば、第1グループ136aの接地分離バイアGのそれぞれは、接地分離バイアGの中心を通過する第1グループ中心線C4と完全に整列することができる。
[0041] 一実施例に従って、接地分離バイアGの第2グループ136bは、接地分離バイアGの3つを有することができる。第2グループ136bの接地分離バイアGは、第2グループ136bがほぼ直線的であるように配置することができる。例えば、接地分離バイアGの第2グループ136bは、信号バイア114C114dに平行に、長手方向Lに延長することができる。したがって、接地分離バイアGの第2グループ136bは、電気トレース108a-bと平行であることができる。したがって、第2グループ136bは、長手方向Lに延びる第2グループ中心線C5に関して中心に置くことができる。例えば、第2グループ136bの接地分離バイアGのそれぞれは、接地分離バイアGを通過する第2グループ中心線C5と少なくとも部分的に整列することができる。例えば、第2グループ136bの接地分離バイアGのそれぞれは、接地分離バイアGの中心を通過する第2グループ中心線C5と完全に整列することができる。
[0042] したがって、一実施例に従って、接地分離バイアGの1つまたはそれ以上のグループ136は、1つまたはそれ以上の中心線C4およびC5の一方または両方に沿って配置することができる。代りに、または、付加して、プリント回路基板100は、それぞれのグループ中心線に沿って配置された接地分離バイアGの1つまたはそれ以上の追加のグループ136を有することができる。上に記述されたように、接地分離バイアGは、電気信号接点のマウント部が信号バイアSのそれぞれのものによって受けられ、さらに、電気接地接点のマウント部は、接地バイアGのそれぞれのものによって受けられるような方法で、プリント回路基板にマウントされる補完的な電気コネクタの電気接点(接地および信号接点を有して)のマウント部と整列外(out of alignment)であるように位置することができる。例えば、接地分離バイアGの第1グループ136aの第1グループ中心線C4は、横方向Aに沿う第1リニアアレイ110aの第1アレイ中心線C2に隣接して位置し、さらに、補完的コネクタのカードピッチ未満か、またはより大きな距離だけ第1アレイ中心線C2から一定間隔で配置することができる。したがって、第1グループ中心線C4は、補完的コネクタのカードピッチの整数倍(integer multiple)でない距離だけ横方向Aに沿う第1アレイ中心線C2から一定間隔で配置することができる。同様に、接地分離バイアGの第2グループ136bの第2グループ中心線C5は、横方向Aに沿う第1リニアアレイ110aの第2アレイ中心線C3に隣接して位置し、補完的コネクタのカードピッチ未満か、またはより大きな距離だけ第2アレイ中心線C3から一定間隔で配置することができる。したがって、第2グループ中心線C5は、補完的コネクタのカードピッチの整数倍でない距離だけ横方向Aに沿う第2アレイ中心線C3から一定間隔で配置することができる。
[0043] 一実施例によれば、それぞれのグループ中心線に沿って整列した接地分離バイアGの少なくとも1つのグループ136は、少なくとも1つの電気トレース108と組合って、電気トレース108の差動対を有して、横方向Aに関して第1および第2リニアアレイ110aおよび110bの連続するものの間に位置することができる。別に説明すれば、第1および第2リニアアレイ110aおよび110bの連続するものは、横方向Aに沿ってトレース108の差動対を有して、接地分離バイア136の少なくとも1つのグループ、および、少なくとも1つの電気信号トレースによって分離することができる。さらに他の方法で述べれば、それぞれ、1つまたはそれ以上の接地バイア112および1つまたはそれ以上の信号バイア114を有する第1および第2リニアアレイ110aおよび100bの連続するものは、例えば、繰返すリニアアレイパターン138に配置されるそれぞれのアンチパッドを有して、それぞれのグループ中心線に沿って整列する接地分離バイアGの少なくとも1つのグループ136、および、横方向Aに沿う電気トレース108の差動対のような少なくとも1つの電気トレース108によって分離することができる。
[0044] したがって、第1リニアアレイ110aから第2リニアアレイ110bに向かって横方向Aに方向付けられる直線の基準線に沿って移動する場合、その基準線は、順に、第1リニアアレイ110aと;
電気トレース108のような差動対の少なくとも1つの電気トレース108と;
さらには接地分離バイアGのグループ136および第2リニアアレイ110bと交差することができる。
このパターンは、横方向Aに沿って、例えば第2リニアアレイ110bから第1リニアアレイ110aに向かって、繰返すことができる。したがって、第2リニアアレイ110bから第1リニアアレイ110aまで横方向Aに方向付けされる直線の基準線に沿って移動する場合、基準線は、順に、第2リニアアレイ110bと、接地分離バイアGのグループ136と、トレース108の差動対および第1リニアアレイ110aのような少なくとも1つの電気トレース108と交差することができる。このパターンは、横方向Aに沿って繰返すことができる。プリント回路基板100は、リニアアレイ110の1つおよび少なくとも1つの電気トレース108の間に位置する領域140を画定することができる。例えば、領域140は、第1リニアアレイ110aと、横方向Aに沿う信号トレース108の差動対のような少なくとも1つの電気トレース108との間に位置することができる。領域140は、接地分離バイアGを欠くことができる。代りに、プリント回路基板100は、領域140内に1つまたはそれ以上の接地分離バイアGを有することができる。領域140は、第1リニアアレイ110aと少なくとも1つの電気トレース108との間の横方向Aに沿う横方向寸法に沿って延びることができ、さらに、横方向寸法および長手方向寸法によって画定される長方形領域を画定するように、長手方向における長手方向寸法に沿ってさらに延びることができる。違うように述べると、領域140は、接地分離バイアGを欠くことができるか、または、少なくとも1つの接地分離バイアGを有するができる横方向Aに沿って第1リニアアレイ110aおよび差動信号トレース108のアンチパッド116a間に延びる領域を画定することができる。同様に、プリント回路基板100は、さらに、それぞれのグループ中心線およびリニアアレイ110のうちの1つに沿って配置される、接地分離バイアGの1つまたはそれ以上のグループ136間に位置する領域142を有するように理解することができる。例えば、領域142は、接地分離バイアGの第2グループ136bと横方向Aに沿う第2リニアアレイ100bとの間に配置することができる。領域142は、長手方向Lに沿う寸法によって画定することができる領域、および接地分離バイアGの第2グループ136bと第2リニアアレイ100bとの間の横方向に沿った横方向寸法を画定することができる。違うように述べると、領域142は、第2リニアアレイ110bのアンチパッドと、横方向Aに沿う接地分離バイアGの第2グループ136bとの間に延びる領域を画定することができる。領域142は、電気信号トレースを欠くことができる。
[0045] 一実施例において、第1中心線C1は、第1アレイ中心線C2から横方向に沿う第2距離D2、一定間隔で配置することができる。接地分離バイアGの第2グループ136bの第2グループ中心線C5は、横方向Aに沿う第3距離D3だけ第1中心線C1から一定間隔で配置することができる。第2リニアアレイ110bの第2アレイ中心線C3は、横方向に沿う第4距離D4だけ接地分離バイアGの第2グループ136bの第2グループ中心線C5から一定間隔で配置することができる。第2距離D2は、第3距離D3より大きくなることができる。さらに、第4距離D4は、第3距離D3より大きくなることができる。さらに、なお、第2距離D2は、第4距離D4と等しいか、または異なっていることができる。
[0046] 一つの実施例に従って、プリント回路基板は、第1アレイ中心線C2と第2アレイ中心線C3との間に中途に位置する第6中心線C6を画定することができる。第6中心線C6は、長手方向Lに延びる。第6中心線C6は、横方向に沿って第1中心線C1に関して偏倚することができる。したがって、第2距離D2は、中心線C1が中心線C6と整列しないように第1距離D1の半分を超えて、または、その半分未満であることができる。違うように述べれば、第4距離D4と第6中心線C6は、第1および第2グループ中心線C2およびC3の両方から第1距離D1の2分の1と等しい距離に位置することができる。第1中心線C1が中心線C6と整列しない場合、電気トレース108は、第6中心線C6に関して非対称的にルーティンされると言うことができる。なお、他の方法で述べると、第1中心線C1が、第6中心線C6と整列しない場合、電気トレースは、第1および第2リニアアレイ110aおよび110bと第1および第2アレイ中心線C2およびC3との一方または両方に関して非対称的にルーティンすると言うことができる。
[0047] さらに、接地分離バイアGの各グループ136は、少なくとも部分的にまたは完全に横方向Aに沿ってそれぞれのリニアアレイパターン138と整列することができる。例えば、それぞれの接地分離バイアGのそれぞれの中心を通って横方向Aに延びるそれぞれの線が、それぞれのリニアアレイパターン138によって延びる場合、接地分離バイアGのグループ136は完全にリニアアレイパターン138と整列することができる。例えば、図1において例証されるように、横方向Aに沿って接地分離バイアGのそれぞれを介して中心に延びる直線が、リニアアレイパターン138でそれぞれの第1グループ中心線C2と交差するので、接地分離バイアGの第1グループ136aは、完全にG−S−S−Gパターン138の第1リニアアレイ110aと整列する。第1グループ136aの接地分離バイアGの少なくとも選択した1つは、長手方向に関して第1リニアアレイ110aの第1および第2信号バイア114Aおよび114b間に配置することができる。接地分離バイアGの選択した1つは、長手方向Lに関して第1グループ136aの接地分離バイアGの中間の1つになることができる。第1グループ136aの少なくとも1対の接地分離バイアGは、第1および第2信号バイア114aおよび114bが長手方向Lに関して第1グループ136aの接地分離バイアGの対の間に配置されるように位置することができる。第1グループ136aの接地分離バイアGの対は、長手方向Lに関して第1グループ136aの接地分離バイアGの最外側のものであることができる。
[0048] 同様に、横方向Aに沿う接地分離バイアGのそれぞれによって中心に延びる直線が、リニアアレイパターン138でそれぞれの第2グループ中心線C3と交差するので、接地分離バイアGの第2グループ136bは、完全にG−S−S−Gパターン138の第2リニアアレイ110bと整列する。第2グループ136bの接地分離バイアGの選択した少なくとも1つは、長手方向に関して第2リニアアレイ110bの第3および第4バイア信号114cおよび114d間に配置することができる。接地分離バイアGの選択した1つは、長手方向Lに関して第2グループ136bの接地分離バイアGの中間の1つであることができる。第2グループ136bの少なくとも1対の接地分離バイアGは、第3および第4信号バイア114cおよび114dに長手方向Lに関して第2グループ136bの接地分離バイアGの対の間に配置されるように位置することができる。第2グループ136bの接地分離バイアGの対は、長手方向Lに関して第2グループ136bの接地分離バイアGの最外側のものであることができる。
[0049] さらに、第1グループ136aの接地分離バイアGの最外側のもののうちの1つは、第2グループ136bの接地分離バイアGの最外側のもののうちの1つと整列することができ、一方、第1および第2グループ136aおよび136bのそれぞれの接地バイアGの対向する最外側のものは、横方向Aに沿う第1および第2グループ136aおよび136bの他方のバイアのすべてとの整列外である。例えば、第1および第2グループ136aと136bのそれぞれの接地分離バイアGの対向する最外側のものは、長手方向Lに関する第1および第2グループ136aおよび136bの他方のすべての接地分離バイアから偏倚される。グループ136のそれぞれの接地分離バイアGは、長手方向Lに沿って相互から均等に間隔を置くことができる。代りに、グループ136のそれぞれの接地分離バイアGは、長手方向Aにそって様々に相互に間隔を置くことができるが、リニアアレイ100のそれぞれの1つまたは、リニアアレイパターン138と効果的に関係することができる。
[0050] さらに、第1リニアアレイ110aから個別のリニアアレイ138は、第2リニアアレイ110bからの個別のリニアアレイパターン138と、完全に、または部分的に整列することができる。例えば、横方向Aに延びるそれぞれの直線は、それぞれの接地バイア112、および、リニアアレイ110aおよび110bのそれぞれのうちのリニアアレイパターン138における信号バイア114の中心を通って延びることができる。例証された実施例において、第1リニアアレイ110aのリニアアレイパターン138は、第2リニアアレイ110bの第2リニアアレイパターン138と部分的に整列する。第1リニアアレイ110aのリニアアレイパターン138のそれぞれの接地バイア112および信号バイア114の中心を通って横方向Aに延びる直線のすべて未満が、第2リニアアレイ110bのリニアアレイパターン138のそれぞれの接地バイア112および信号バイア114の中心を通って延びる場合、部分的な整列が、生じることができる。
[0051] 理論によって拘束されることなしに、上に記述されたように位置する接地分離バイアGのグループ136が、横方向Aに沿って、相互から一定間隔で配置される差動信号対間のクロストークを防止するファラデーシールドを画定することは、確信される。さらに、単一の線に沿う接地分離バイアGの1つまたはそれ以上のグループ136の位置取りは、第2グループ中心線C5に沿う接地分離の第2グループ136bが、先行技術に関してリニアアレイ110間のより大きい領域を提供する間にクロストークを軽減するのに充分であることができる。増加した領域は、電気トレースがゼロスキュールーティングを達成するそれぞれのパスに沿って延びることを可能にする。接地分離バイアGは、接地バイア112と(より小さいことの代わりに)同一サイズ、およびまたは、接地分離バイアGは、その分離バイアGをあまりにも信号トレース108に近く置いていることにより引き起こされることがあるインピーダンス不連続を最小化するように信号トレース108からさらに遠ざけて間隔を置くことができる。接地分離バイアは、また、PCB生産性を改善するように、アンチパッドからさらに間隔を置くことができる。
[0052]一実施例に従って、1つの方法は、プリント回路基板におけるクロストークを縮小するために提供することができる。その方法は、1)第1電気信号トレースを第1方向に沿ってルーティングすること、2)電気伝導性層が第2方向に垂直である平面に沿って延び、第1方向に垂直である第2方向に沿う第1電気信号トレースより下に電気伝導性層を配置すること、3)第1リニアアレイにおける第1方向に沿って、少なくとも1つの電気伝導性接地バイアから、少なくとも1つの電気伝導性信号バイア、間隔を置くこと、4)第1方向および第2方向に垂直である第3方向に沿う第1リニアアレイから一定間隔で配置される第2リニアアレイにおける第1方向に沿って、少なくとも1つの電気伝導性信号バイア、および、少なくとも1つの電気伝導性接地バイア、間隔を置くこと、であって、それは、第1リニアアレイアレイおよび第2リニアアレイが、第3方向に沿って連続するリニアアレイであり、さらに、第1電気信号トレースが、第2方向に関して第1および第2リニアアレイ間に配置されるようなものであり、そして5)第1方向に沿って配置される接地分離バイアのグループを配置することであって、接地分離バイアのグループは、第1電気信号トレースおよび第2電気信号トレース間に配置されていることである。
[0053] 他の実施例において、プリント回路基板におけるクロストークを縮小する方法は、図1A−2Bに関して記述されたようなプリント回路基板100のようなプリント回路基板の使用を提供するか、または教示するステップを有することができる。この方法は、さらに、(1)補完的な電気コネクタの電気信号接点のマウント部は、電気伝導性信号バイアのうちの1つ内に挿入される、(2)補完的な電気コネクタの接地接点マウント部は、電気伝導性接地バイアのうちの1つに内に挿入される、そして、(3)補完的な電気コネクタの電気接点のマウント部は、接地分離バイアのいずれとも整列しないようなプリント回路基板に補完的な電気部品をマウントするステップを第三者に対して教示することを有することができる。したがって、接地分離バイアは、補完的な電気コネクタによって未使用のままである。この方法は、さらに、第三者にプリント回路基板を販売するステップを有することができる。
[0054] 上に記述されたように、プリント回路基板100は、図1または図3おいて記述されるように構築することができる。代りに、図1は、プリント回路基板100の第1区分100aを例証することができ、さらに、図3aは、横断方向Tに沿う第1区分100aの下に位置するプリント回路基板100の第2区分100bを例証することができる。第1および第2区分100aおよび100bは、相互に関して連続的に配置することができ、それは、プリント回路基板100が、横断方向Tに沿って第1および第2区分100aおよび100bの間に配置される追加の層を欠くようなものである。したがって、第2区分100bの第1電気伝導性層102aは、第1区分100aの第2絶縁の層106bに直ちに隣接して配置することができる。第1区分100aの第2絶縁層106bは、第1区分100aの第2電気伝導性層102bと第2区分100bの第1電気伝導性層102aとの間に配置することができる。代りに、プリント回路基板100は、横断方向Tに沿う第1および第2層100aおよび100bの間に配置された1つまたはそれ以上の追加層を有することができる。
[0055] したがって、第1区分100aの第1電気伝導性層102aは、上部の電気伝導性層と呼ぶことができ、第1区分100aの第2電気伝導性層102bおよび第2区分100bの第1電気伝導性層102aは、中間の電気伝導性層と呼ぶことができ、さらに、第2区分100bの第2電気伝導性層102bは、低部の電気伝導性層と呼ぶことができる。区分100bの第1および第2リニアアレイ110aおよび110bは、プリント回路基板100の第3および第4リニアアレイと呼ぶことができる。第1および第2区分100aおよび100bの第1中心線C1は、横断方向Tに沿って相互に整列することができ、それは、横断方向Tおよび長手方向Lによって画定された平面が、第1および第2区分100aおよび100bの第1中心線C1のそれぞれを通過するようなものである。代りに、第1および第2区分100aおよび100bの第1中心線C1のそれぞれのすべてまでの部分は、横方向Aに沿って第1および第2区分100aおよび100bの第1中心線C1の他方から偏倚することができる。
[0056] 例証された実施例に関連して記述された実施例は、例証によって示され、さらに、したがってこの発明は、開示された実施例に限定されるようには意図されていない。さらに、上に記述した各実施例の構造および特徴は、もし他の方法で示されなかったならば、ここに記述された他の実施例に適用することができる。したがって、この発明は、例えば付属の請求項によって述べられるように、この発明の精神および範囲内に包含されるすべての修正および代りの構成を包含するように意図される。

Claims (15)

  1. 第1方向に沿って延びる少なくとも1つの電気信号トレースと;
    第1方向に垂直である第2方向に沿って第1電気信号トレースの下に配置される電気伝導性の接地層であって、この電気伝導性の接地層は、第2方向に直角である平面に沿って延びるものと;
    少なくとも1つの電気伝導性の信号バイアおよび少なくとも1つの電気伝導性の接地バイアを有する第1リニアアレイであって、この第1リニアアレイは、第1方向に沿って方向付けされるものと;
    少なくとも1つの電気伝導性の信号バイア、および、少なくとも1つの電気伝導性の接地バイアを有する第2リニアアレイであって、この第2リニアアレイは、第1方向に沿って方向付けられ、この第2リニアアレイは、第1および第2方向のそれぞれに関して垂直である第3方向に沿う第1リニアアレイに一定間隔で配置されて連続し、少なくとも1つの電気信号トレースは、第3方向に関して第1および第2リニアアレイ間に配置されるものであり、さらに、第1方向に沿って方向付けられる接地分離バイアの少なくとも1つのグループであって、その接地分離バイアの少なくとも1つのグループは、第2方向に関して第1電気信号トレースおよび第2リニアアレイの間に配置されるものを有するプリント回路基板。
  2. 少なくとも1つの電気信号トレースは、第1電気信号トレースであり、印刷回路基板は、さらに、第1電気信号トレースと平行な第1方向に沿って延びる第2電気信号トレースを有し、その第1電気信号トレースおよび電気信号トレースは、電気信号トレースの差動対を画定するように組合うものである請求項1記載のプリント回路基板。
  3. 電気信号トレースの差動対は、電気伝導性の接地層から一定間隔で配置される平面に配置される請求項2記載のプリント回路基板。
  4. 第1リニアアレイは、第3方向に沿って第1距離、第2リニアアレイから間隔を置かれ、この第1距離は、プリント回路基板のリニアアレイピッチを画定する請求項1記載のプリント回路基板。
  5. 少なくとも1つの電気信号トレースは、第3方向に沿って第1リニアアレイから第2距離、間隔を置かれ、少なくとも1つの電気信号トレースは、一定間隔で配置される、第3方向に沿って接地分離バイアの少なくとも1つのグループから第3距離、間隔を置かれ、接地分離バイアの少なくとも1つのグループは、第3方向に沿って第2リニアアレイから第4距離、間隔を置かれ、さらに、第2および第4距離のそれぞれは、第3距離より大きい請求項4記載のプリント回路基板。
  6. 第2距離は、第4距離と等しい請求項5記載のプリント回路基板。
  7. 第1距離は、第4距離より大きい請求項5記載のプリント回路基板。
  8. 接地分離バイアは、プリント回路基板内にマウントされる補完的な電気コネクタの電気的接点のすべてのマウント部と整列外である請求項5記載のプリント回路基板。
  9. 電気伝導性の接地バイアは、第3方向に沿って第1リニアアレイから第4距離、間隔を置かれ、かつ、第4距離は、補完的コネクタのカードピッチ未満である請求項8記載のプリント回路基板。
  10. 接地バイアを欠く第1領域であって、この第1領域は、第1リニアアレイと第3方向に沿って少なくとも1つの電気信号トレースとの間に配置されるものと;
    さらに、電気信号トレースを欠く第2領域であって、この第2領域は、この第2リニアアレイと第3方向に沿って接地分離バイアの少なくとも1つのグループとの間で画定される請求項1記載のプリント回路基板。
  11. 少なくとも1つの信号トレースは、第1リニアアレイと第2リニアアレイとの間に等距離で間隔を置かれる中心線であって、この中心線は、第1方向に沿って延びるものに関して非対称的に配置されることを特徴とする請求項1記載のプリント回路基板。
  12. 第1リニアアレイは、電気伝導性の信号バイアの差動対を有し、さらに、第2リニアアレイは、電気伝導性の信号バイアの差動対を有する請求項1記載のプリント回路基板。
  13. 少なくとも1つの電気信号トレースは、第1リニアアレイの信号バイアの差動信号対のそれぞれのものに電気的に接続される電気信号トレースの差動対を有する請求項12のプリント回路基板。
  14. 第1方向に沿って第1電気信号トレースをルーティングすること;
    第1方向に垂直である第2方向に沿って第1電気信号トレースの下の電気伝導性層であって、この電気伝導性層は、第2方向に直角である平面に沿って延びるものを配置すること;
    第1リニアアレイにおける第1方向に沿って少なくとも1つの電気伝導性の接地バイアから少なくとも1つの電気伝導性の信号バイアと間隔を置くこと;
    少なくとも1つの電気伝導性の信号バイアと、第1方向および第2方向に垂直である第3方向に沿う第1リニアアレイから一定間隔で配置される第2リニアアレイの第1方向に沿う少なくとも1つの電気伝導性の接地バイアとを間隔を置くことであって、それは、第1リニアアレイおよび第2リニアアレイが、第3方向に沿って連続するリニアアレイであり、さらに、第1電気信号トレースは、第2方向に関して第1および第2リニアアレイの間に配置されるようなものであること;
    さらに、第1方向に沿って配置された接地分離バイアのグループを置くことであって、この接地分離バイアのグループは、第1電気信号トレースと第2リニアアレイとの間に配置されるものであること、
    とのステップを有するプリント回路基板におけるクロストークを縮小する方法。
  15. 第三者にプリント基板の使用を提供するか、または、教示することであって、このプリント回路基板は、以下を有する:
    第1方向に沿って延びる第1電気信号トレースと;
    第1方向に垂直である第2方向に沿って第1電気信号トレースの下に配置される電気伝導性層であって、その電気伝導性層は、第2方向に直角である平面に沿って延びるものと;
    第1方向に沿って方向付けられる第1リニアアレイであって、その第1リニアアレイは、少なくとも1つの電気伝導性の信号バイアおよび少なくとも1つの電気伝導性の接地バイアを有するものと;
    第1方向に沿って方向付けられる第2リニアアレイであって、この第2リニアアレイは、少なくとも1つの電気伝導性の信号バイアおよび少なくとも1つの電気伝導性の接地バイアを有するものであって、第3方向に沿って第1リニアアレイから一定間隔で配置され、第2方向に関して第1と第2リニアアレイ間で配置されている第1電気信号トレース)に沿った連続するリニアアレイである第1リニアアレイおよび第2リニアアレイ;
    また、接地分離バイアのグループであって、この接地分離バイアのグループの接地分離バイアは、第1方向に沿って配置され、この接地分離バイアのグループは、第1電気信号トレースと第2リニアアレイとの間に配置されており、(1)補完的な電気コネクタの電気信号接点のマウント部は、電気伝導性の信号バイアのうちの1つに挿入され、(2)補完的な電気コネクタの接地接点のマウント部は、電気伝導性の接地バイアのうちの1つに挿入され、さらに、(3)補完的な電気コネクタの電気接点のマウント部は、任意の接地分離バイアとも整列しないように、プリント回路基板に補完的な電気コネクタをマウントするステップを第三者に対し教示すること、;
    さらに、第三者にプリント回路基板を販売すること、
    のステップを有する方法であるプリント回路基板におけるクロストークを縮小する方法。
JP2015556078A 2013-01-29 2014-01-28 差動信号ルーティングを偏倚したプリント回路基板(pcb) Active JP6556633B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361758255P 2013-01-29 2013-01-29
US61/758,255 2013-01-29
US14/164,320 2014-01-27
US14/164,320 US9544992B2 (en) 2013-01-29 2014-01-27 PCB having offset differential signal routing
PCT/US2014/013284 WO2014120640A1 (en) 2013-01-29 2014-01-28 Pcb having offset differential signal routing

Publications (2)

Publication Number Publication Date
JP2016508675A true JP2016508675A (ja) 2016-03-22
JP6556633B2 JP6556633B2 (ja) 2019-08-07

Family

ID=51221714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015556078A Active JP6556633B2 (ja) 2013-01-29 2014-01-28 差動信号ルーティングを偏倚したプリント回路基板(pcb)

Country Status (5)

Country Link
US (1) US9544992B2 (ja)
EP (1) EP2952074B1 (ja)
JP (1) JP6556633B2 (ja)
CN (2) CN104969669B (ja)
WO (1) WO2014120640A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210049948A (ko) * 2018-09-25 2021-05-06 몰렉스 엘엘씨 커넥터, 및 표면 접지 평면을 갖는 인쇄 회로 보드

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104202905A (zh) * 2014-09-28 2014-12-10 浪潮(北京)电子信息产业有限公司 一种pcb及其布线方法
CN112888152A (zh) * 2014-11-21 2021-06-01 安费诺公司 用于高速、高密度电连接器的配套背板
US9769926B2 (en) * 2015-04-23 2017-09-19 Dell Products L.P. Breakout via system
US10038281B2 (en) * 2015-08-13 2018-07-31 Intel Corporation Pinfield crosstalk mitigation
US9958931B2 (en) * 2016-02-22 2018-05-01 The Joan and Irwin Jacobs Technion-Cornell Institute Techniques for self-tuning of computing systems
WO2017155997A1 (en) 2016-03-08 2017-09-14 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
US10201074B2 (en) 2016-03-08 2019-02-05 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
CN105704913B (zh) * 2016-04-22 2018-09-04 浪潮电子信息产业股份有限公司 一种via部署方法和装置
CN106132114A (zh) * 2016-06-28 2016-11-16 广东欧珀移动通信有限公司 Pcb板及其制造方法和具有其的移动终端
CN106304664A (zh) * 2016-08-25 2017-01-04 悦虎电路(苏州)有限公司 一种hdi线路板的盲孔布线方法
CN108076580B (zh) * 2016-11-15 2021-01-22 中兴通讯股份有限公司 一种隔离信号过孔间串扰的方法及装置
US20180276176A1 (en) * 2017-03-23 2018-09-27 Intel Corporation Peripheral component interconnect express (pcie) compliant through-hole and press-fit connector
CN107155258B (zh) * 2017-04-25 2019-05-10 安徽宏鑫电子科技有限公司 一种不对称过孔印制电路板
CN109246926A (zh) * 2017-07-10 2019-01-18 中兴通讯股份有限公司 一种pcb布设方法及装置
US10394996B2 (en) 2017-08-02 2019-08-27 International Business Machines Corporation Via array placement on a printed circuit board outline
CN107734828B (zh) * 2017-09-14 2019-12-17 苏州浪潮智能科技有限公司 一种pcb板差分信号线布线结构及布线方法
CN109586107B (zh) * 2017-09-29 2020-09-18 中航光电科技股份有限公司 一种连接器及其信号传输结构
CN109600906A (zh) * 2017-09-30 2019-04-09 中航光电科技股份有限公司 一种连接器及信号传输单元
KR102475701B1 (ko) 2017-12-15 2022-12-09 삼성전자주식회사 차동 비아 구조물, 이를 구비하는 회로기판 및 이의 제조방법
US10477672B2 (en) * 2018-01-29 2019-11-12 Hewlett Packard Enterprise Development Lp Single ended vias with shared voids
US11178751B2 (en) * 2018-03-16 2021-11-16 Dell Products L.P. Printed circuit board having vias arranged for high speed serial differential pair data links
US10299370B1 (en) 2018-03-21 2019-05-21 Dell Products L.P. Differential trace pair system
WO2019204686A1 (en) 2018-04-19 2019-10-24 The Research Foundation For The State University Of New York Solderless circuit connector
US11057995B2 (en) 2018-06-11 2021-07-06 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
US10522949B1 (en) * 2018-08-08 2019-12-31 Qualcomm Incorporated Optimized pin pattern for high speed input/output
CN110829069B (zh) * 2018-11-01 2023-07-18 富士康(昆山)电脑接插件有限公司 连接器及其组合
CN109451659A (zh) * 2018-12-18 2019-03-08 广东浪潮大数据研究有限公司 一种pcb板
CN111367727B (zh) * 2018-12-25 2023-11-17 中兴通讯股份有限公司 连接器结构,时延差的计算方法及装置
US10971450B2 (en) * 2019-01-17 2021-04-06 Avago Technologies International Sales Pte. Limited Hexagonally arranged connection patterns for high-density device packaging
WO2020236794A1 (en) 2019-05-20 2020-11-26 Amphenol Corporation High density, high speed electrical connector
CN110324962B (zh) * 2019-07-18 2020-09-18 广州兴森快捷电路科技有限公司 降低pcb差分线插入损耗的方法
CN115298912A (zh) 2020-01-27 2022-11-04 安费诺有限公司 具有高速安装接口的电连接器
CN115315855A (zh) 2020-01-27 2022-11-08 安费诺有限公司 具有高速安装接口的电连接器
JP7391184B2 (ja) * 2020-03-25 2023-12-04 京セラ株式会社 配線基板
CN112420648B (zh) * 2020-10-29 2022-08-16 深圳市紫光同创电子有限公司 焊球排布单元及封装芯片
CN114430608A (zh) * 2020-10-29 2022-05-03 华为技术有限公司 一种印制电路板及背板架构系统、通信设备
US11406006B2 (en) * 2020-12-15 2022-08-02 Qualcomm Incorporated Electromagnetic (EM) field rotation for interconnection between chip and circuit board
CN114361827A (zh) * 2020-12-21 2022-04-15 中航光电科技股份有限公司 一种连接器印制板封装结构
CN113192928B (zh) * 2021-04-25 2023-02-03 复旦大学 硅通孔阵列
CN113630955A (zh) * 2021-06-30 2021-11-09 苏州浪潮智能科技有限公司 一种优化连接器串扰的pcb板、实现方法
CN113573472B (zh) * 2021-09-23 2022-02-01 中兴通讯股份有限公司 印制电路板及信号传输系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142307A (ja) * 2005-11-22 2007-06-07 Hitachi Ltd 高速差動信号用多層基板、通信装置およびデータ記憶装置
JP2009059873A (ja) * 2007-08-31 2009-03-19 Nec Corp プリント配線基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6394822B1 (en) 1998-11-24 2002-05-28 Teradyne, Inc. Electrical connector
US6384341B1 (en) * 2001-04-30 2002-05-07 Tyco Electronics Corporation Differential connector footprint for a multi-layer circuit board
US20050201065A1 (en) * 2004-02-13 2005-09-15 Regnier Kent E. Preferential ground and via exit structures for printed circuit boards
US7239526B1 (en) 2004-03-02 2007-07-03 Xilinx, Inc. Printed circuit board and method of reducing crosstalk in a printed circuit board
US8251745B2 (en) 2007-11-07 2012-08-28 Fci Americas Technology Llc Electrical connector system with orthogonal contact tails
US7819697B2 (en) 2008-12-05 2010-10-26 Tyco Electronics Corporation Electrical connector system
CN103428990B (zh) 2009-03-25 2016-06-01 莫列斯公司 高数据率连接器系统
JP5119225B2 (ja) 2009-09-11 2013-01-16 株式会社日立製作所 半導体実装基板および半導体装置
US8080738B2 (en) 2009-10-01 2011-12-20 Tyco Electronics Corporation Printed circuit having ground vias between signal vias
WO2011046479A1 (en) 2009-10-16 2011-04-21 Telefonaktiebolaget L M Ericsson (Publ) Printed circuit board
US8273994B2 (en) 2009-12-28 2012-09-25 Juniper Networks, Inc. BGA footprint pattern for increasing number of routing channels per PCB layer
CN102291931B (zh) 2011-03-23 2013-12-18 威盛电子股份有限公司 差动对信号传输结构、线路板及电子模块
WO2012138519A2 (en) 2011-04-04 2012-10-11 Fci Electrical connector
JP5919873B2 (ja) * 2012-02-21 2016-05-18 富士通株式会社 多層配線基板及び電子機器
US8715006B2 (en) * 2012-06-11 2014-05-06 Tyco Electronics Corporation Circuit board having plated thru-holes and ground columns

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142307A (ja) * 2005-11-22 2007-06-07 Hitachi Ltd 高速差動信号用多層基板、通信装置およびデータ記憶装置
JP2009059873A (ja) * 2007-08-31 2009-03-19 Nec Corp プリント配線基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210049948A (ko) * 2018-09-25 2021-05-06 몰렉스 엘엘씨 커넥터, 및 표면 접지 평면을 갖는 인쇄 회로 보드
KR102549519B1 (ko) * 2018-09-25 2023-06-29 몰렉스 엘엘씨 커넥터, 및 표면 접지 평면을 갖는 인쇄 회로 보드
KR20230101938A (ko) * 2018-09-25 2023-07-06 몰렉스 엘엘씨 커넥터, 및 표면 접지 평면을 갖는 인쇄 회로 보드
KR102594404B1 (ko) 2018-09-25 2023-10-27 몰렉스 엘엘씨 커넥터, 및 표면 접지 평면을 갖는 인쇄 회로 보드
KR20230155588A (ko) * 2018-09-25 2023-11-10 몰렉스 엘엘씨 커넥터, 및 표면 접지 평면을 갖는 인쇄 회로 보드
KR102643449B1 (ko) 2018-09-25 2024-03-06 몰렉스 엘엘씨 커넥터, 및 표면 접지 평면을 갖는 인쇄 회로 보드

Also Published As

Publication number Publication date
US20140209370A1 (en) 2014-07-31
JP6556633B2 (ja) 2019-08-07
CN109327955B (zh) 2021-10-29
CN109327955A (zh) 2019-02-12
CN104969669A (zh) 2015-10-07
EP2952074B1 (en) 2020-05-20
EP2952074A4 (en) 2016-11-23
EP2952074A1 (en) 2015-12-09
WO2014120640A1 (en) 2014-08-07
CN104969669B (zh) 2018-11-16
US9544992B2 (en) 2017-01-10

Similar Documents

Publication Publication Date Title
JP6556633B2 (ja) 差動信号ルーティングを偏倚したプリント回路基板(pcb)
US9545004B2 (en) Printed circuit board having orthogonal signal routing
JP6267153B2 (ja) 多層回路部材とそのためのアセンブリ
KR100904143B1 (ko) 고속 전기 커넥터용 인쇄 회로 기판
US8885357B2 (en) Printed circuit board with reduced cross-talk
EP2218144B1 (en) Electrical connector system with orthogonal contact tails
TWI549385B (zh) 電氣連接器之電路板
CN101673887B (zh) 改进的匹配阻抗表面贴装技术基底面
US20060232301A1 (en) Matched-impedance surface-mount technology footprints
TWI429343B (zh) 電路板
US20170196079A1 (en) Printed circuit and circuit board assembly configured for quad signaling
KR101944379B1 (ko) 차폐를 제공하는 플러그 커넥터
JP2013080628A (ja) 配線板、コネクタおよび電子装置
US10368433B2 (en) Multi-layer circuit member with reference planes and ground layer surrounding and separating conductive signal pads
WO2013036862A2 (en) Via structure for transmitting differential signals
US7329818B2 (en) Transmission circuit board
KR20040087876A (ko) 다층 신호라우팅 디바이스에서 층수를 줄이는 기술
TW202350030A (zh) 電路板連接器佔位面積結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180123

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190710

R150 Certificate of patent or registration of utility model

Ref document number: 6556633

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250