CN105704913B - 一种via部署方法和装置 - Google Patents

一种via部署方法和装置 Download PDF

Info

Publication number
CN105704913B
CN105704913B CN201610256548.1A CN201610256548A CN105704913B CN 105704913 B CN105704913 B CN 105704913B CN 201610256548 A CN201610256548 A CN 201610256548A CN 105704913 B CN105704913 B CN 105704913B
Authority
CN
China
Prior art keywords
pairs
pcb
signal
line
centres
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610256548.1A
Other languages
English (en)
Other versions
CN105704913A (zh
Inventor
李梅
孙龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Electronic Information Industry Co Ltd
Original Assignee
Inspur Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Electronic Information Industry Co Ltd filed Critical Inspur Electronic Information Industry Co Ltd
Priority to CN201610256548.1A priority Critical patent/CN105704913B/zh
Publication of CN105704913A publication Critical patent/CN105704913A/zh
Application granted granted Critical
Publication of CN105704913B publication Critical patent/CN105704913B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供了一种VIA部署方法和装置，应用于差分信号传输，该方法包括：确定芯片对应的第一VIA对在PCB上的位置；根据第一VIA对在PCB上的位置，确定与第一VIA对中两个VIA的中心连线及中心连线的平行线相垂直的直线；在直线上，确定两个点；根据两个点，构建第二VIA对，并确定第二VIA对与第一VIA对相邻。本发明实施例提供的方案降低了相邻线路间信号串扰。

Description

一种VIA部署方法和装置
技术领域
本发明涉及电子技术领域，特别涉及一种VIA部署方法和装置。
背景技术
随着电子产品小型化趋势，PCB板尺寸越来越小，发送端和接收端往往位于PCB板的不同层，那么，为了实现发送端与接收端之间的信号传输，需要通过通孔(VIA)进行换层走线，当各个VIA距离较近时，相邻VIA对之间的线路中的信号会互相串扰，目前主要通过增加相邻VIA对之间的距离来避免信号串扰，但是，相邻VIA对间距离的增大，势必占用更多的PCB空间，而对于越来越小尺寸的PCB板来说，并不能提供足够的空间来满足相邻VIA对间距离，造成通过相邻VIA对的相邻线路间信号串扰比较严重。
发明内容
本发明实施例提供了一种VIA部署方法和装置，降低了相邻线路间信号串扰。
一种VIA部署方法，应用于差分信号传输，包括：
确定芯片对应的第一VIA对在PCB上的位置；
根据所述第一VIA对在PCB上的位置，确定与所述第一VIA对中两个VIA的中心连线及所述中心连线的平行线相垂直的直线；
在所述直线上，确定两个点；
根据所述两个点，构建第二VIA对，并确定所述第二VIA对与所述第一VIA对相邻。
优选地，上述方法进一步包括：确定芯片位置，并在距离所述芯片位置0mil至500mil区域，确定VIA区域；
所述确定芯片对应的第一VIA对在PCB上的位置，包括：在所述VIA区域确定第一VIA对位置。
优选地，上述方法进一步包括：通过所述VIA对的两根信号线上传输的差分信号振幅相等，相位相反，所述VIA对，包括：第一VIA对和第二VIA对中任意一个或两个；
所述直线，包括：所述第一VIA对中两个VIA的中心连线的垂直平分线；
所述在所述直线上，确定两个点，包括：在所述垂直平分线上确定两个点。
优选地，上述方法进一步包括：
通过所述第一VIA对的两根信号线上传输的差分信号，对通过所述第二VIA对的两根信号线中任意一根信号线的串扰，为强度相等、方向相反的两个串扰向量的叠加；
所述强度相等、方向相反的两个串扰向量的叠加为零。
优选地，上述方法进一步包括：
设置每一个VIA对中两个VIA之间距离相等；
确定信号线直径，并根据下述公式，确定每一个VIA对中两个VIA之间距离；
L≥4d
其中，所述L表征每一个VIA对中两个VIA之间距离，所述d表征信号线直径。
优选地，所述PCB，包括：1.6mm以上厚度的PCB。
优选地，所述PCB，包括：包含固化片的PCB，其中，n表征PCB层数。
一种VIA部署装置，应用于差分信号传输，包括：
确定单元，用于确定芯片对应的第一VIA对在PCB上的位置；根据所述第一VIA对在PCB上的位置，确定与所述第一VIA对中两个VIA的中心连线及所述中心连线的平行线相垂直的直线，并将所述直线发送给构建单元；
构建单元，用于接收所述确定单元发送的直接，在所述直线上，确定两个点；根据所述两个点，构建第二VIA对，并确定所述第二VIA对与所述第一VIA对相邻。
优选地，所述确定单元，进一步用于确定芯片位置，并在距离所述芯片位置0mil至500mil区域，确定VIA区域，在所述VIA区域确定第一VIA对位置。
优选地，所述直线，包括：所述第一VIA对中两个VIA的中心连线的垂直平分线；
所述构建单元，进一步用于构建通过所述VIA对的两根信号线上传输的差分信号振幅相等，相位相反，所述VIA对，包括：第一VIA对和第二VIA对中任意一个或两个；在所述垂直平分线上确定两个点。
优选地，所述构建单元，进一步用于设置每一个VIA对中两个VIA之间距离相等；确定信号线直径，并根据下述公式，确定每一个VIA对中两个VIA之间距离；
L≥4d
其中，所述L表征每一个VIA对中两个VIA之间距离，所述d表征信号线直径。
优选地，上述装置用于为1.6mm以上厚度的PCB部署VIA。
优选地，上述装置用于为包含固化片的PCB部署VIA，其中，n表征PCB层数。
本发明实施例提供了一种VIA部署方法和装置，应用于差分信号传输，通过确定芯片对应的第一VIA对在PCB上的位置；根据第一VIA对在PCB上的位置，确定与第一VIA对中两个VIA的中心连线及中心连线的平行线相垂直的直线；对于差分信号来说，在垂直的直线上任意一点的位置，第一VIA对中两根信号线各自产生的串扰信号方向相反，而这方向相反的串扰信号叠加相互抵消，将大大降低对垂直的直线上任意一点的位置的串扰，因此，在与第一VIA对中两个VIA的中心连线及中心连线的平行线的垂直直线上，确定两个点；根据两个点，构建第二VIA对，并确定第二VIA对与第一VIA对相邻，从而有效地降低了相邻线路间信号串扰。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例提供的一种VIA部署方法的流程图；
图2是本发明另一个实施例提供的一种VIA部署方法的流程图；
图3是本发明一个实施例提供的八层PCB的示意图；
图4是本发明一个实施例提供的相邻VIA对间相对位置的示意图；
图4-1是本发明一个实施例提供的第二VIA对相对于第一VIA对的位置示意图；
图4-2是本发明一个实施例提供的第二VIA对相对于第一VIA对的位置示意图；
图5是本发明VIA进行模拟仿真，模拟仿真结果图
图5-1是现有的常用部署VIA方式进行模拟仿真的结果示意图；
图5-2本发明实施例提供的方式部署VIA进行模拟仿真的结果示意图；
图6是本发明一个实施例提供的VIA部署装置所在架构的结构示意图；
图7是本发明一个实施例提供的VIA部署装置的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供了一种VIA部署方法，应用于差分信号传输，该方法可以包括以下步骤：
步骤101：确定芯片对应的第一VIA对在PCB上的位置；
步骤102：根据第一VIA对在PCB上的位置，确定与第一VIA对中两个VIA的中心连线及中心连线的平行线相垂直的直线；
步骤103：在直线上，确定两个点；
步骤104：根据两个点，构建第二VIA对，并确定第二VIA对与第一VIA对相邻。
在图1所示的实施例中，通过确定芯片对应的第一VIA对在PCB上的位置；根据第一VIA对在PCB上的位置，确定与第一VIA对中两个VIA的中心连线及中心连线的平行线相垂直的直线；对于差分信号来说，在垂直的直线上任意一点的位置，第一VIA对中两根信号线各自产生的串扰信号方向相反，而这方向相反的串扰信号叠加相互抵消，将大大降低对垂直的直线上任意一点的位置的串扰，因此，在与第一VIA对中两个VIA的中心连线及中心连线的平行线的垂直直线上，确定两个点；根据两个点，构建第二VIA对，并确定第二VIA对与第一VIA对相邻，从而有效地降低了相邻线路间信号串扰。
在本发明一个实施例中，受PCB空间大小的限制，为了避免芯片PIN脚到VIA的距离过长，该方法进一步包括：确定芯片位置，并在距离芯片位置0mil至500mil区域，确定VIA区域；步骤101的具体实施方式，包括：在VIA区域确定第一VIA对位置。
在本发明一个实施例中，为了降低差分信号传输过程中的串扰，上述方法进一步包括：通过VIA对的两根信号线上传输的差分信号振幅相等，相位相反，VIA对，包括：第一VIA对和第二VIA对中任意一个或两个；直线，包括：第一VIA对中两个VIA的中心连线的垂直平分线；步骤103的具体实施方式，包括：在垂直平分线上确定两个点。
在本发明一个实施例中，为了消除相邻VIA对之间的串扰，上述方法进一步包括：通过第一VIA对的两根信号线上传输的差分信号，对通过第二VIA对的两根信号线中任意一根信号线的串扰，为强度相等、方向相反的两个串扰向量的叠加；强度相等、方向相反的两个串扰向量的叠加为零。
在本发明一个实施例中，为了避免VIA对中两个VIA之间的串扰，上述方法进一步包括：设置每一个VIA对中两个VIA之间距离相等；确定信号线直径，并根据下述公式，确定每一个VIA对中两个VIA之间距离；
L≥4d
其中，L表征每一个VIA对中两个VIA之间距离，所述d表征信号线直径。
在本发明一个实施例中，PCB，包括：1.6mm以上厚度的PCB。
在本发明一个实施例中，PCB，包括：包含固化片的PCB，其中，n表征PCB层数。
为使本发明的目的、技术方案和优点更加清楚，下面以8层PCB传输差分信号为例，展开说明，8层PCB的VIA部署方法，如图2所示，该方法可以包括以下步骤：
步骤201：在8层PCB上，确定芯片位置；
本发明实施例提供的8层PCB的结构如图3所示，该PCB厚度大于1.6mm，该8层PCB的胶含量为层固化片。该步骤确定芯片的位置可以在图3所示的PCB中的4层信号层中的任意一层，芯片还可以设置在信号层的正面也可以设置在信号层的背面，其所在信号层的位置将影响后续走线部署，从而影响VIA的部署。
步骤202：在距离芯片位置0mil至500mil区域内，确定VIA区域；
考虑到PCB的空间限制以及线路部署，VIA距离芯片的距离不应太远，在本发明实施例中，确定距离芯片位置0mil至500mil区域内划分出一个区域为VIA区域，在VIA区域，专门设置VIA。
步骤203：设置每一个VIA对中两个VIA之间距离相等；
步骤204：确定信号线直径，并根据信号线直径，确定每一个VIA对中两个VIA之间距离；
在该步骤中，可以根据下述公式，确定每一个VIA对中两个VIA之间距离；
L≥4d
其中，L表征每一个VIA对中两个VIA之间距离，d表征信号线直径。
步骤205：在VIA区域确定芯片对应的第一VIA对的位置；
该步骤的第一VIA对的位置将直接影响其它的VIA对的位置，可以通过选定一个边缘处对其它VIA对的位置影响较小的VIA对作为第一VIA对。
步骤206：根据第一VIA对的位置和VIA对中两个VIA之间距离，构建第一VIA对；
步骤207：根据第一VIA对在PCB上的位置，确定与第一VIA对中两个VIA的中心连线的垂直平分线；
步骤208：在垂直平分线上，确定两个点；
步骤209：分别以两个点为中心，构建两个VIA，该两个VIA组成第二VIA对，并确定第二VIA对与第一VIA对相邻；
步骤207至步骤209的具体实施过程，如图4-1和图4-2所示，第一VIA对为Pair1，查找到Pair1的两个VIA(VIA1和VIA2)各自的中点A和B，其中点连线为线段AB，该线段AB的垂直平分线为直线L，在直线L上确定两点为C和D，该两点C和D间距离为两个VIA之间距离，而第一VIA对与第二VIA对之间的距离可以根据PCB空间大小灵活设置，通过上述步骤形成的第二VIA对相对于第一VIA对的位置可以有两种，一种为图4-1所示的第二VIA对中的两个VIA(VIA3和VIA4)位于第一VIA对的同一侧，另一种为图4-2所示的第二VIA对中的两个VIA(VIA3和VIA4)位于第一VIA对的两侧。通过这种VIA部署方式，第一VIA对对第二VIA对的串扰如步骤210和步骤211所述为0；而第二VIA对中VIA3和VIA4对第一VIA对中VIA1和VIA2的串扰是相等的，都不是0，但是，差分信号的特性为接收端获取的信号为两个信号的差值，那么，第一VIA对对应的接收端获取的串扰信号为：VIA3和VIA4对VIA1的串扰信号与VIA3和VIA4对VIA2的串扰信号的差值，也就是其中的差模部分，而VIA3和VIA4对第一VIA对中VIA1和VIA2的串扰是相等的，这样也就自然将串扰抵消掉，使得第一VIA对对应的接收端接收到的第二VIA对的串扰为0。
步骤210：当通过第一VIA对的两根信号线上传输的差分信号振幅相等，相位相反时，差分信号，对通过第二VIA对的两根信号线中任意一根信号线的串扰，为强度相等、方向相反的两个串扰向量的叠加；
通过上述过程设置的各个VIA对中的两根信号线传输的往往为差分信号，该差分信号振幅相等、相位相反。那么，其对相邻的VIA对中信号的串扰是两个强度相等、方向相反的串扰向量的叠加。
步骤211：强度相等、方向相反的两个串扰向量的叠加为零。
即第一VIA对对第二VIA对的串扰为零。
利用相同的源端输入参数，分别对现有的常用部署VIA方式和本发明实施例提供的方式部署VIA进行模拟仿真，模拟仿真结果如图5-1和图5-2所示，其中，图5-1为现有的常用部署VIA方式进行模拟仿真的结果，图5-2为本发明实施例提供的方式部署VIA进行模拟仿真的结果，对比图5-1和图5-2可以发现，源端传输的信号经过本发明部署的VIA后，在接收端的眼图明显张开，说明本发明部署的VIA能够明显的改善信号质量。
如图6、图7所示，本发明实施例提供了一种VIA部署装置。装置实施例可以通过软件实现，也可以通过硬件或者软硬件结合的方式实现。从硬件层面而言，如图6所示，为本发明实施例提供的VIA部署装置所在设备的一种硬件结构图，除了图6所示的处理器、内存、网络接口、以及非易失性存储器之外，实施例中装置所在的设备通常还可以包括其他硬件，如负责处理报文的转发芯片等等。以软件实现为例，如图7所示，作为一个逻辑意义上的装置，是通过其所在设备的CPU将非易失性存储器中对应的计算机程序指令读取到内存中运行形成的。本实施例提供的VIA部署装置，应用于差分信号传输，包括：
确定单元701，用于确定芯片对应的第一VIA对在PCB上的位置；根据第一VIA对在PCB上的位置，确定与第一VIA对中两个VIA的中心连线及中心连线的平行线相垂直的直线，并将直线发送给构建单元702；
构建单元702，用于接收确定单元701发送的直接，在直线上，确定两个点；根据两个点，构建第二VIA对，并确定第二VIA对与第一VIA对相邻。
在本发明另一个实施例中，确定单元701，进一步用于确定芯片位置，并在距离芯片位置0mil至500mil区域，确定VIA区域，在VIA区域确定第一VIA对位置。
在本发明另一个实施例中，直线，包括：第一VIA对中两个VIA的中心连线的垂直平分线；
构建单元702，进一步用于构建通过VIA对的两根信号线上传输的差分信号振幅相等，相位相反，VIA对，包括：第一VIA对和第二VIA对中任意一个或两个；在垂直平分线上确定两个点。
在本发明另一个实施例中，构建单元702，进一步用于设置每一个VIA对中两个VIA之间距离相等；确定信号线直径，并根据下述公式，确定每一个VIA对中两个VIA之间距离；
L≥4d
其中，L表征每一个VIA对中两个VIA之间距离，d表征信号线直径。
在本发明又一实施例中，上述装置为1.6mm以上厚度的PCB部署VIA。
在本发明又一实施例中，用于为包含固化片的PCB部署VIA，其中，n表征PCB层数。
上述装置内的各单元之间的信息交互、执行过程等内容，由于与本发明方法实施例基于同一构思，具体内容可参见本发明方法实施例中的叙述，此处不再赘述。
根据上述方案，本发明的各实施例，至少具有如下有益效果：
1.通过确定芯片对应的第一VIA对在PCB上的位置；根据第一VIA对在PCB上的位置，确定与第一VIA对中两个VIA的中心连线及中心连线的平行线相垂直的直线；对于差分信号来说，在垂直的直线上任意一点的位置，第一VIA对中两根信号线各自产生的串扰信号方向相反，而这方向相反的串扰信号叠加相互抵消，将大大降低对垂直的直线上任意一点的位置的串扰，因此，在与第一VIA对中两个VIA的中心连线及中心连线的平行线的垂直直线上，确定两个点；根据两个点，构建第二VIA对，并确定第二VIA对与第一VIA对相邻，从而有效地降低了相邻线路间信号串扰。
2.确定与第一VIA对中两个VIA的中心连线的垂直平分线；对于差分信号来说，在垂直平分线上任意一点的位置，第一VIA对中两根信号线各自产生的串扰信号不仅方向相反，而且强度相等，这方向相反、强度相等的串扰信号叠加相互抵消，使得垂直平分线上的串扰信号为0；因此，在与第一VIA对中两个VIA的中心连线的垂直平分线上，确定两个点；根据两个点，构建第二VIA对，并确定第二VIA对与第一VIA对相邻，有效的消除了VIA对之间的串扰。
3.由于本发明通过部署VIA能够有效的降低信号间串扰，而串扰会对信号完整性和信号质量造成一定的影响，那么，信号间串扰的降低，一定程度上保障了信号完整性，并改善了信号质量。
4.由于串扰能够降低信号强度，而信号强度的降低将会导致误码率的升高，而本发明通过部署VIA能够有效的降低信号间串扰，甚至消除了信号间串扰，那么VIA中信号强度将不会被串扰造成明显的影响，从而能够降低误码率，提高PCB的稳定性。
需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个······”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储在计算机可读取的存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。
最后需要说明的是：以上所述仅为本发明的较佳实施例，仅用于说明本发明的技术方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (4)

1.一种VIA部署方法，其特征在于，应用于差分信号传输，包括：
确定芯片对应的第一VIA对在PCB上的位置；
根据所述第一VIA对在PCB上的位置，确定与所述第一VIA对中两个VIA的中心连线及所述中心连线的平行线相垂直的直线；
在所述直线上，确定两个点；
根据所述两个点，构建第二VIA对，并确定所述第二VIA对与所述第一VIA对相邻；
进一步包括：确定芯片位置，并在距离所述芯片位置0mil至500mil区域，确定VIA区域；
所述确定芯片对应的第一VIA对在PCB上的位置，包括：在所述VIA区域确定第一VIA对位置；
进一步包括：通过所述VIA对的两根信号线上传输的差分信号振幅相等，相位相反，所述VIA对，包括：第一VIA对和第二VIA对中任意一个或两个；
所述直线，包括：所述第一VIA对中两个VIA的中心连线的垂直平分线；
在所述直线上，确定两个点，包括：在所述垂直平分线上确定两个点；
通过所述第一VIA对的两根信号线上传输的差分信号，对通过所述第二VIA对的两根信号线中任意一根信号线的串扰，为强度相等、方向相反的两个串扰向量的叠加；
所述强度相等、方向相反的两个串扰向量的叠加为零；
进一步包括：
设置每一个VIA对中两个VIA之间距离相等；
确定信号线直径，并根据下述公式，确定每一个VIA对中两个VIA之间距离；
L≥4d
其中，所述L表征每一个VIA对中两个VIA之间距离，所述d表征信号线直径。
2.根据权利要求1所述的方法，其特征在于，
所述PCB，包括：1.6mm以上厚度的PCB。
3.一种VIA部署装置，其特征在于，应用于差分信号传输，包括：
确定单元，用于确定芯片对应的第一VIA对在PCB上的位置；根据所述第一VIA对在PCB上的位置，确定与所述第一VIA对中两个VIA的中心连线及所述中心连线的平行线相垂直的直线，并将所述直线发送给构建单元；
构建单元，用于接收所述确定单元发送的直线，在所述直线上，确定两个点；根据所述两个点，构建第二VIA对，并确定所述第二VIA对与所述第一VIA对相邻；
所述确定单元，进一步用于确定芯片位置，并在距离所述芯片位置0mil至500mil区域，确定VIA区域，在所述VIA区域确定第一VIA对位置；
所述直线，包括：所述第一VIA对中两个VIA的中心连线的垂直平分线；
所述构建单元，进一步用于构建通过所述VIA对的两根信号线上传输的差分信号振幅相等，相位相反，所述VIA对，包括：第一VIA对和第二VIA对中任意一个或两个；在所述垂直平分线上确定两个点；
所述构建单元，进一步用于设置每一个VIA对中两个VIA之间距离相等；确定信号线直径，并根据下述公式，确定每一个VIA对中两个VIA之间距离；
L≥4d
其中，所述L表征每一个VIA对中两个VIA之间距离，所述d表征信号线直径。
4.根据权利要求3所述的装置，其特征在于，
用于为1.6mm以上厚度的PCB部署VIA。
CN201610256548.1A 2016-04-22 2016-04-22 一种via部署方法和装置 Active CN105704913B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610256548.1A CN105704913B (zh) 2016-04-22 2016-04-22 一种via部署方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610256548.1A CN105704913B (zh) 2016-04-22 2016-04-22 一种via部署方法和装置

Publications (2)

Publication Number Publication Date
CN105704913A CN105704913A (zh) 2016-06-22
CN105704913B true CN105704913B (zh) 2018-09-04

Family

ID=56217392

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610256548.1A Active CN105704913B (zh) 2016-04-22 2016-04-22 一种via部署方法和装置

Country Status (1)

Country Link
CN (1) CN105704913B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103929877A (zh) * 2013-01-15 2014-07-16 富士通株式会社 印刷电路板和印刷电路板的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9544992B2 (en) * 2013-01-29 2017-01-10 Fci Americas Technology Llc PCB having offset differential signal routing

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103929877A (zh) * 2013-01-15 2014-07-16 富士通株式会社 印刷电路板和印刷电路板的制造方法

Also Published As

Publication number Publication date
CN105704913A (zh) 2016-06-22

Similar Documents

Publication Publication Date Title
KR101294687B1 (ko) 이종 듀얼 인-라인 메모리 모듈과의 인터페이스를 위한 장치, 시스템 및 방법
US7880094B2 (en) Differential signal layout printed circuit board
US20130254730A1 (en) Layout system and method of creating differential pair on printed circuit board
CN102364478B (zh) 一种高速信号通道过孔的仿真方法、装置及系统
US8560296B2 (en) Printed circuit board via model design for high frequency performance
CN106535470B (zh) 一种基于sma接口的pcb布线方法、线宽确定装置及pcb
WO2020087874A1 (zh) 回流焊的仿真优化方法、系统、计算机存储介质及设备
JP2014138015A (ja) プリント基板及びプリント基板の製造方法
US20110083888A1 (en) Noise Coupling Reduction and Impedance Discontinuity Control in High-Speed Ceramic Modules
CN106455307A (zh) 一种绕线设计方法及pcb
WO2011067053A1 (en) High-speed ceramic modules with hybrid referencing scheme
US6829749B2 (en) Design support apparatus for circuit including directional coupler, design support tool, method of designing circuit, and circuit board
CN106604550A (zh) 一种线路阻抗调节方法和系统
WO2020073857A1 (zh) 过孔反焊盘形状的确定方法及印刷电路板
CN105704913B (zh) 一种via部署方法和装置
CN106557625A (zh) 一种提高信号完整性的端接设计方法
CN105975698A (zh) 一种差分过孔的布置方法及pcb
CN106507583A (zh) 一种信号传输线路、方法及系统
CN105873362A (zh) 一种换层走线方法、装置和集成电路系统
US20100269080A1 (en) Computer-aided design system and method for simulating pcb specifications
CN109977602B (zh) 一种铜皮的挖空方法以及设备
CN114928944B (zh) Pcb板焊盘结构设计方法、装置、计算机设备及可读介质
JP6636968B2 (ja) プリント基板の測定点設定システム、測定点設定方法及び測定点設定プログラム
CN112069767B (zh) 一种传输线布线长度预估方法、装置、设备和介质
US7671273B2 (en) Method and apparatus for facilitating signal transmission using differential transmission lines

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant