CN113192928B - 硅通孔阵列 - Google Patents

硅通孔阵列 Download PDF

Info

Publication number
CN113192928B
CN113192928B CN202110450323.0A CN202110450323A CN113192928B CN 113192928 B CN113192928 B CN 113192928B CN 202110450323 A CN202110450323 A CN 202110450323A CN 113192928 B CN113192928 B CN 113192928B
Authority
CN
China
Prior art keywords
silicon
signal
silicon vias
vias
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110450323.0A
Other languages
English (en)
Other versions
CN113192928A (zh
Inventor
张卫
刘子玉
蒋涵
陈琳
孙清清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN202110450323.0A priority Critical patent/CN113192928B/zh
Publication of CN113192928A publication Critical patent/CN113192928A/zh
Application granted granted Critical
Publication of CN113192928B publication Critical patent/CN113192928B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开涉及一种硅通孔阵列，属于半导体器件领域，能够抑制信号的耦合，提高信号的完整性。一种硅通孔阵列，该硅通孔阵列包括信号硅通孔和屏蔽接地硅通孔，其中，所述信号硅通孔和所述屏蔽接地硅通孔交错排布成正N边形，N≥5。

Description

硅通孔阵列
技术领域
本公开涉及半导体器件领域，具体地，涉及一种硅通孔阵列。
背景技术
随着三维集成的发展，信号通过硅通孔(Through Silicon Via，TSV)阵列进行传播，在有限的硅面积上往往会放置上千个TSV。随着信号频率的增加，信号的耦合会愈发严重，严重影响了信号的完整性。目前，降低TSV信号耦合的方法通常是在信号TSV旁放置屏蔽接地TSV，利用屏蔽接地TSV的优势来降低信号耦合。然而，如何更有效地抑制信号的耦合、提高信号的完整性，是亟待解决的技术问题。
发明内容
本公开的目的是提供一种硅通孔阵列，能够抑制信号的耦合，提高信号的完整性。
根据本公开的第一实施例，提供一种硅通孔阵列，该硅通孔阵列包括信号硅通孔和屏蔽接地硅通孔，其中，所述信号硅通孔和所述屏蔽接地硅通孔交错排布成正N边形，N≥5。
可选地，所述信号硅通孔为差分信号硅通孔，而且所述屏蔽接地TSV被布置在两对所述差分信号硅通孔之间。
可选地，一对所述差分信号硅通孔的中心距比一对单端信号硅通孔的中心距小。
可选地，所述一对单端信号硅通孔的中心距为至少40微米。
可选地，一对所述差分信号硅通孔的中心距为一对单端信号硅通孔的中心距的一半。
可选地，所述信号硅通孔和所述屏蔽接地硅通孔的深度为至少30微米。
可选地，所述N为8。
通过采用上述技术方案，由于信号硅通孔和屏蔽接地硅通孔交错排布，而且采用了正N边形排布(N≥5)，因此能够有效地增加信号硅通孔之间的距离(也即，对于周围环绕的信号硅通孔来说，其之间的距离相较于传统的网格排布而言会更大)，而信号距离是影响耦合干扰的重要因素，信号距离越大，TSV耦合越小，因此能够有效地抑制信号的耦合，提高信号的完整性。
本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1是根据本公开一种实施例的硅通孔阵列的示意图。
图2示出了根据本公开实施例的交错排布的示意图。
图3示出了根据现有技术的并列排布的示意图。
图4是根据本公开一种实施例的硅通孔阵列的又一示意图。
图5示出了根据现有技术的网格差分交错排布的示意图。
具体实施方式
以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
图1是根据本公开一种实施例的硅通孔阵列的示意图。如图1所示，该硅通孔阵列包括信号硅通孔S和屏蔽接地硅通孔G，其中，信号硅通孔和屏蔽接地硅通孔交错排布成正N边形，N≥5，例如可以为正八边形。
图1中示意性地示出了6个信号硅通孔S1-S6，但是本领域技术人员应当理解的是，图1仅是示意，不构成对本公开的限制。图2示出了根据本公开实施例的交错排布的示意图，以及图3示出了根据现有技术的并列排布的示意图。
通过采用上述技术方案，由于信号硅通孔和屏蔽接地硅通孔交错排布，而且采用了正N边形排布(N≥5)，因此能够有效地增加信号硅通孔之间的距离(也即，对于周围环绕的信号硅通孔来说，其之间的距离相较于传统的网格排布而言会更大)，而信号距离是影响耦合干扰的重要因素，信号距离越大，TSV耦合越小，因此能够有效地抑制信号的耦合，提高信号的完整性。
图4是根据本公开一种实施例的硅通孔阵列的又一示意图。如图4所示，信号硅通孔为差分信号硅通孔，而且屏蔽接地TSV被布置在两对差分信号硅通孔之间。差分信号与传统的单端信号传输不同，差分信号会同时传输两个振幅相同、相位相反的信号，而且差分信号对外部电磁干扰是高度免疫的。一个干扰源几乎相同程度地影响差分信号对的每一端。既然电压差异决定信号值，因此将使得能够忽视在一对差分信号TSV上出现的任何同样的干扰。除了对干扰不太灵敏外，差分信号还比单端信号生成的电磁干扰还要少。因此，通过使信号硅通孔为差分信号硅通孔，也即，通过用一对差分信号TSV代替单端信号TSV，降低了两个相邻信号TSV之间的耦合作用，有效抑制了信号耦合，提高了信号的完整性。
图5示出了根据现有技术的网格差分交错排布的示意图。将图4与图5进行比较可知，在保证相同差分信号TSV对数以及中心距相同的前提下，根据本公开实施例的正八边形排布相较于根据现有技术的网格排布而言，使用的屏蔽接地TSV个数从8个减小到了4个，有效地减小了屏蔽接地TSV的个数，大大减小了单个TSV的有效面积，具有明显的面积优势，极大地提高了芯片上的面积利用率，提高了单层芯片的利用率。
在一些实施例中，一对差分信号硅通孔的中心距比一对单端信号硅通孔的中心距(如图3中的L所示)小。例如，一对差分信号硅通孔的中心距为一对单端信号硅通孔的中心距的一半。这使得即使因使用差分信号硅通孔而增加了硅通孔的数量，但是信号硅通孔最终所占用的硅片面积是不变的，有效提高了芯片上的面积利用率。
在一些实施例中，一对单端信号硅通孔的中心距为至少40微米，例如为50微米。信号硅通孔和屏蔽接地硅通孔的深度为至少30微米，例如为50微米。
在一些实施例中，确保单个硅通孔的参数与中心距一致，也即每个硅通孔的深度、直径相同，每两个相邻硅通孔的中心距相同，通过如此配置，以增加硅通孔阵列的紧凑性。
以上结合附图详细描述了本公开的优选实施方式，但是，本公开并不限于上述实施方式中的具体细节，在本公开的技术构思范围内，可以对本公开的技术方案进行多种简单变型，这些简单变型均属于本公开的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本公开对各种可能的组合方式不再另行说明。
此外，本公开的各种不同的实施方式之间也可以进行任意组合，只要其不违背本公开的思想，其同样应当视为本公开所公开的内容。

Claims (5)

1.一种硅通孔阵列，其特征在于，该硅通孔阵列包括信号硅通孔和屏蔽接地硅通孔，其中，所述信号硅通孔和所述屏蔽接地硅通孔交错排布成正N边形，N≥5；
其中，所述信号硅通孔为差分信号硅通孔，而且所述屏蔽接地硅通孔 被布置在两对所述差分信号硅通孔之间；
其中，一对所述差分信号硅通孔的中心距比一对单端信号硅通孔的中心距小。
2.根据权利要求1所述的硅通孔阵列，其特征在于，所述一对单端信号硅通孔的中心距为至少40微米。
3.根据权利要求1所述的硅通孔阵列，其特征在于，一对所述差分信号硅通孔的中心距为一对单端信号硅通孔的中心距的一半。
4.根据权利要求1所述的硅通孔阵列，其特征在于，所述信号硅通孔和所述屏蔽接地硅通孔的深度为至少30微米。
5.根据权利要求1至4中任一权利要求所述的硅通孔阵列，其特征在于，所述N为8。
CN202110450323.0A 2021-04-25 2021-04-25 硅通孔阵列 Active CN113192928B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110450323.0A CN113192928B (zh) 2021-04-25 2021-04-25 硅通孔阵列

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110450323.0A CN113192928B (zh) 2021-04-25 2021-04-25 硅通孔阵列

Publications (2)

Publication Number Publication Date
CN113192928A CN113192928A (zh) 2021-07-30
CN113192928B true CN113192928B (zh) 2023-02-03

Family

ID=76978753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110450323.0A Active CN113192928B (zh) 2021-04-25 2021-04-25 硅通孔阵列

Country Status (1)

Country Link
CN (1) CN113192928B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204424248U (zh) * 2015-03-23 2015-06-24 中芯国际集成电路制造(北京)有限公司 硅通孔结构
CN104969669A (zh) * 2013-01-29 2015-10-07 富加宜（亚洲）私人有限公司 具有偏移差分信号通路的pcb
CN105336727A (zh) * 2015-10-13 2016-02-17 北京信息科技大学 一种苯环型基板通孔传输结构及基板通孔垂直传输结构
CN106449574A (zh) * 2016-12-05 2017-02-22 中国科学院微电子研究所 同轴式差分对硅通孔结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538811A (zh) * 2018-03-20 2018-09-14 杭州电子科技大学 运用硅通孔的低阻止区差分传输结构及其层间互连结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104969669A (zh) * 2013-01-29 2015-10-07 富加宜（亚洲）私人有限公司 具有偏移差分信号通路的pcb
CN204424248U (zh) * 2015-03-23 2015-06-24 中芯国际集成电路制造(北京)有限公司 硅通孔结构
CN105336727A (zh) * 2015-10-13 2016-02-17 北京信息科技大学 一种苯环型基板通孔传输结构及基板通孔垂直传输结构
CN106449574A (zh) * 2016-12-05 2017-02-22 中国科学院微电子研究所 同轴式差分对硅通孔结构

Also Published As

Publication number Publication date
CN113192928A (zh) 2021-07-30

Similar Documents

Publication Publication Date Title
US8357013B2 (en) Reducing far-end crosstalk in electrical connectors
US8324019B2 (en) Solution for package crosstalk minimization
CN106449574B (zh) 同轴式差分对硅通孔结构
US20210028110A1 (en) Semiconductor integrated circuit device
EP3629681A1 (en) Printed circuit board and communication device
CN113192928B (zh) 硅通孔阵列
KR20230088464A (ko) 인쇄 회로 기판, 백플레인 아키텍처 시스템 및 통신 디바이스
CN109600906A (zh) 一种连接器及信号传输单元
CN101170866A (zh) 印刷电路板
US20210092830A1 (en) Circuit board, signal crosstalk suppression method, storage medium, and electronic device
US8853553B2 (en) Ball grid array (BGA) and printed circuit board (PCB) via pattern to reduce differential mode crosstalk between transmit and receive differential signal pairs
Beyene et al. Signal and power integrity analysis of high-speed links with silicon interposer
US9543243B2 (en) Low-noise arrangement for very-large-scale integration differential input/output structures
Kim et al. Signal integrity design and analysis of a spiral through-silicon via (TSV) array channel for high bandwidth memory (HBM)
JP5223635B2 (ja) 半導体装置
CN105336727B (zh) 一种苯环型基板通孔传输结构及基板通孔垂直传输结构
Mei et al. Analysis and optimization of coupling noise in TSV array
US20230034619A1 (en) Interconnection structures to improve signal integrity within stacked dies
CN204968238U (zh) 基于pcb布线板电路及pcb布线板
US9017105B2 (en) Electrical connector and terminal network thereof
US9691722B2 (en) Surface mount high-frequency circuit
US8769469B1 (en) System and method of crossover determination in differential pair and bondwire pairs to minimize crosstalk
CN102868039A (zh) 传输导体电波效应的应用结构
US8803339B1 (en) Bump out for differential signals
US8835769B1 (en) High speed serial interface

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant