CN116227415B - 一种时钟单元的版图结构及车规芯片 - Google Patents

一种时钟单元的版图结构及车规芯片 Download PDF

Info

Publication number
CN116227415B
CN116227415B CN202310511802.8A CN202310511802A CN116227415B CN 116227415 B CN116227415 B CN 116227415B CN 202310511802 A CN202310511802 A CN 202310511802A CN 116227415 B CN116227415 B CN 116227415B
Authority
CN
China
Prior art keywords
clock unit
area
power supply
power
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310511802.8A
Other languages
English (en)
Other versions
CN116227415A (zh
Inventor
余金金
蒋凌翔
钱海涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinke Integrated Circuit (Suzhou) Co.,Ltd.
Original Assignee
Core Energy Integrated Circuit Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Core Energy Integrated Circuit Shanghai Co ltd filed Critical Core Energy Integrated Circuit Shanghai Co ltd
Priority to CN202310511802.8A priority Critical patent/CN116227415B/zh
Publication of CN116227415A publication Critical patent/CN116227415A/zh
Application granted granted Critical
Publication of CN116227415B publication Critical patent/CN116227415B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G06F30/3953—Routing detailed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Architecture (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种时钟单元的版图结构及车规芯片，版图结构包括：位于第一区域的第一金属层，包括沿第一方向延伸的第一电源线和第二电源线；位于第一区域和第二区域的第二金属层，包括沿第二方向延伸的多对信号线；每对信号线包括与第一电源线连接的第一信号线和与第二电源线连接的第二信号线；第一区域围绕第二区域设置，第一方向与第二方向互相交叉；第三金属层，包括多个第一电源轨道和多个第二电源轨道；位于第一区域的第一、第二电源轨道，与位于第二区域的第一、第二电源轨道电隔离；时钟单元，位于第二区域，时钟单元的第一端和第二端分别与第二区域中的第一电源轨道和第二电源轨道连接。本发明可以提高时钟单元的稳定性和可靠性。

Description

一种时钟单元的版图结构及车规芯片
技术领域
本发明涉及车规芯片技术领域，尤其涉及一种时钟单元的版图结构及车规芯片。
背景技术
车规芯片对应可靠性的要求比普通消费类芯片要高，为了最终满足产品要求，需要在设计中加入针对可靠性设计的电路对于一个车规芯片，电路中有多种模块、多种电路结构，其中，时钟单元具有翻转频繁、频率高、电流密度大和电流变化快的特性，而时钟单元的稳定性和可靠性会时刻影响整个芯片的功能逻辑，因此如何提高时钟单元的稳定性和可靠性，是本领域亟待解决的技术问题。
发明内容
本发明提供了一种时钟单元的版图结构及车规芯片，以提高时钟单元的稳定性和可靠性。
根据本发明的一方面，提供了一种时钟单元的版图结构，包括：
第一金属层，第一金属层位于版图结构的第一区域，第一金属层包括第一电源线和第二电源线，第一电源线和第二电源线在第一方向上平行分布；其中，版图结构包括第一区域和第二区域，第一区域围绕第二区域设置；
第二金属层，第二金属层包括多对信号线，多对信号线在第二方向上平行分布在第一区域和第二区域中；其中每对信号线包括与第一电源线连接的第一信号线和与第二电源线连接的第二信号线；第一方向与第二方向互相交叉；
第三金属层，第三金属层包括多个第一电源轨道和多个第二电源轨道；第一电源轨道和第二电源轨道在第二方向上依次交替排布；其中，第一电源轨道与第一信号线连接，第二电源轨道与第二信号线连接；位于第一区域的第一电源轨道和第二电源轨道，与位于第二区域的第一电源轨道和第二电源轨道电隔离；
功能层，功能层包括时钟单元，时钟单元位于第二区域，时钟单元的第一端与第二区域中的一第一电源轨道连接，时钟单元的第二端与第二区域中的一第二电源轨道连接。
可选的，功能层还包括：第一去耦电容单元和第二去耦电容单元，位于第二区域中，并分别位于时钟单元的相对两侧；
其中，第一去耦电容单元的第一端与时钟单元连接同一第一电源轨道；第一去耦电容单元的第二端与时钟单元连接不同的第二电源轨道；第二去耦电容单元的第二端与时钟单元连接同一第二电源轨道；第二去耦电容单元的第一端与时钟单元连接不同的第一电源轨道。
可选的，第二区域与第一区域之间的距离大于预设距离。
可选的，第二区域中包括至少两条第一电源轨道和至少两条第二电源轨道。
可选的，第三金属层位于功能层的一侧；第二金属层位于第三金属层远离功能层的一侧；第一金属层位于第二金属层远离功能层的一侧。
可选的，第一金属层与第二金属层通过通孔电连接；第二金属层与第三金属层通过通孔电连接；第三金属层与功能层通过通孔电连接。
可选的，功能层还包括：多个边界单元，边界单元位于第二区域的第一电源轨道和第二电源轨道的端点区域，以及第一区域靠近第二区域的第一电源轨道和第二电源轨道的端点区域。
可选的，第一电源线用于为时钟单元提供第一电压信号，第二电源线用于为时钟单元提供第二电压信号；其中，第二电源线为接地线。
可选的，功能层还包括逻辑单元，逻辑单元位于第一区域，逻辑单元与第一区域的第一电源轨道和第二电源轨道连接。
根据本发明的另一方面，提供了一种车规芯片，车规芯片包括时钟单元，时钟单元按照本发明实施例任意所述的时钟单元的版图结构设置。
本发明实施例技术方案提供的时钟单元的版图结构包括：第一金属层，第一金属层位于版图结构的第一区域，第一金属层包括第一电源线和第二电源线，第一电源线和第二电源线在第一方向上平行分布；其中，版图结构包括第一区域和第二区域，第一区域围绕第二区域设置；第二金属层，第二金属层包括多对信号线，多对信号线在第二方向上平行分布在第一区域和第二区域中；其中每对信号线包括与第一电源线连接的第一信号线和与第二电源线连接的第二信号线；第一方向与第二方向互相交叉；第三金属层，第三金属层包括多个第一电源轨道和多个第二电源轨道；第一电源轨道和第二电源轨道在第二方向上依次交替排布；其中，第一电源轨道与第一信号线连接，第二电源轨道与第二信号线连接；位于第一区域的第一电源轨道和第二电源轨道，与位于第二区域的第一电源轨道和第二电源轨道电隔离；功能层，功能层包括时钟单元，时钟单元位于第二区域，时钟单元的第一端与第二区域中的一第一电源轨道连接，时钟单元的第二端与第二区域中的一第二电源轨道连接。本发明提供的时钟单元的版图结构中，第一区域和第二区域独立使用信号线以及电源轨道，可以使得时钟单元和周边的逻辑单元独立使用电源轨道，降低电源轨道上的电压波动，避免了时钟单元和周边的逻辑单元相互影响的问题，从而提高了时钟单元的稳定性和可靠性，以及改善了电迁移和老化等破坏芯片性能的问题。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中的一种时钟单元的版图结构的示意图；
图2是本发明实施例提供的一种时钟单元的版图结构的示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
图1是现有技术中的一种时钟单元的版图结构的示意图，参考图1，通常时钟单元41是和逻辑单元45混合的放置在车规芯片的版图上，然后也会对时钟单元41做些特殊的处理，比如加一些隔离，这些隔离一般不是特别大，一般是时钟单元41的3-4倍的面积，但是最终这个时钟单元41周边还是会插上随机且不一定一致的逻辑单元45。同时时钟单元41的第一电源线11和第二电源线12的连接也会和周边的逻辑单元45共用电源轨道，因此会导致时钟单元41和周边的逻辑单元45引起电压波动，相互影响，容易造成电迁移和老化等破坏芯片性能的问题。
本发明实施例提供了一种时钟单元的版图结构，图2是本发明实施例提供的一种时钟单元的版图结构的示意图，参考图2，时钟单元的版图结构包括：
第一金属层，第一金属层位于版图结构的第一区域100，第一金属层包括第一电源线11和第二电源线12，第一电源线11和第二电源线22在第一方向x上平行分布；其中，版图结构包括第一区域100和第二区域200，第一区域100围绕第二区域200设置。
第二金属层，第二金属层包括多对信号线20，多对信号线20在第二方向上平行分布在第一区域100和第二区域200中；其中每对信号线20包括与第一电源线11连接的第一信号线21和与第二电源线12连接的第二信号线21；第一方向x与第二方向y互相交叉。
第三金属层，第三金属层包括多个第一电源轨道31和多个第二电源轨道32；第一电源轨道31和第二电源轨道32在第二方向y上依次交替排布；其中，第一电源轨道31与第一信号线21连接，第二电源轨道32与第二信号线22连接；位于第一区域100的第一电源轨道31和第二电源轨道32，与位于第二区域200的第一电源轨道31和第二电源轨道32电隔离。
功能层，功能层包括时钟单元41，时钟单元41位于第二区域200，时钟单元41的第一端411与第二区域200中的一第一电源轨道31连接，时钟单元41的第二端412与第二区域200中的一第二电源轨道32连接。
其中，第一方向x与第二方向y互相交叉，示例性的，第一方向x与第二方向y互相垂直。第一电源线11用于为第一信号线21传输第一电压信号，第一信号线21用于将第一电压信号传输给第一电源轨道31。第二电源线12用于为第二信号线22传输第二电压信号，第二信号线22用于将第二电压信号传输给第二电源轨道32。第一电源线11可以为VDD信号线，第二电源线12可以为VSS信号线。
第一区域100和第二区域200共用第一电源线11和第二电源线12。第一区域100中至少设置两对信号线20，并分别位于第二区域200的相对两侧；使得位于第一区域100中的第一信号线21可以将第一电源线11上的第一电压信号传输给第一区域100中的第一电源轨道31，位于第一区域100中的第二信号线22可以将第二电源线12上的第二电压信号传输给第一区域100中的第二电源轨道32。第二区域200中至少设置一对信号线20；使得位于第二区域200中的第一信号线21可以将第一电源线11上的第一电压信号传输给第二区域200中的第一电源轨道31，位于第二区域200中的第二信号线22可以将第二电源线12上的第二电压信号传输给第二区域200中的第二电源轨道32。也就说是，第一区域100和第二区域200独立使用信号线20以及电源轨道。
在第二区域200中，第一电源轨道31将第一电源线11上的第一电压信号传输给时钟单元41的第一端411，第二电源轨道32将第二电源线12上的第二电压信号传输给时钟单元41的第二端412。时钟单元41可以通过在第二区域200中设置的第一信号线21与第一电源轨道31接收到第一电压信号，以及通过第二区域200中设置的第二信号线22与第二电源轨道32接收到第二电压信号。在保证第一区域100中其他逻辑单元供电不变的情况下，保证时钟单元41的正常供电。第一区域100和第二区域200独立使用信号线20以及电源轨道，可以使得时钟单元41和周边的逻辑单元独立使用电源轨道，降低电源轨道上的电压波动，避免了时钟单元41和周边的逻辑单元相互影响的问题，从而提高了时钟单元的稳定性和可靠性，以及改善了电迁移和老化等破坏芯片性能的问题。
本发明实施例技术方案提供的时钟单元41的版图结构包括：第一金属层，第一金属层位于版图结构的第一区域100，第一金属层包括第一电源线11和第二电源线12，第一电源线11和第二电源线22在第一方向x上平行分布；其中，版图结构包括第一区域100和第二区域200，第一区域100围绕第二区域200设置；第二金属层，第二金属层包括多对信号线20，多对信号线20在第二方向上平行分布在第一区域100和第二区域200中；其中每对信号线20包括与第一电源线11连接的第一信号线21和与第二电源线12连接的第二信号线21；第一方向x与第二方向y互相交叉；第三金属层，第三金属层包括多个第一电源轨道31和多个第二电源轨道32；第一电源轨道31和第二电源轨道32在第二方向y上依次交替排布；其中，第一电源轨道31与第一信号线21连接，第二电源轨道32与第二信号线22连接；位于第一区域100的第一电源轨道31和第二电源轨道32，与位于第二区域200的第一电源轨道31和第二电源轨道32电隔离；功能层，功能层包括时钟单元41，时钟单元41位于第二区域200，时钟单元41的第一端411与第二区域200中的一第一电源轨道31连接，时钟单元41的第二端412与第二区域200中的一第二电源轨道32连接。本发明提供的时钟单元41的版图结构中，第一区域100和第二区域200独立使用信号线20以及电源轨道，可以使得时钟单元41和周边的逻辑单元独立使用电源轨道，降低电源轨道上的电压波动，避免了时钟单元41和周边的逻辑单元相互影响的问题，从而提高了时钟单元的稳定性和可靠性，以及改善了电迁移和老化等破坏芯片性能的问题。
可选的，继续参考图2，功能层还包括：第一去耦电容单元42和第二去耦电容单元43，位于第二区域200中，并分别位于时钟单元41的相对两侧；其中，第一去耦电容单元42的第一端421与时钟单元41连接同一第一电源轨道31；第一去耦电容单元42的第二端422与时钟单元41连接不同的第二电源轨道32；第二去耦电容单元43的第二端432与时钟单元41连接同一第二电源轨道32；第二去耦电容单元43的第一端431与时钟单元41连接不同的第一电源轨道31。
其中，第一电源线11用于传输第一电压信号，第二电源线12用于传输第二电压信号，第一去耦电容单元42和第二去耦电容单元43可以在第一电压信号和第二电压信号正常的时候充电来存储能量，当第一电压信号和第二电压信号较低的时候就可以放电起到一定的缓冲作用，第一去耦电容单元42和第二去耦电容单元43可以增加时钟单元41的稳定性，第一去耦电容单元42可以用来稳定传输给时钟单元41的第一电压信号，第二去耦电容单元43可以用来稳定传输给时钟单元41的第二电压信号。
可选的，参考图2，第二区域200与第一区域100之间的距离d大于预设距离。
其中，第二区域200与第一区域100之间的距离d可以理解为第一区域100靠近第二区域200的边界线与第二区域200靠近第一区域100的边界线之间的距离。在第一方向x上，第二区域200与第一区域100之间的距离d大于预设距离；在第二方向y上，第二区域200与第一区域100之间的距离d同样大于预设距离。第二区域200与第一区域100之间的距离d大于预设距离，可以在第二区域200与第一区域100之间形成隔离区域300，隔离区域300不放置任何的逻辑单元，这样可以进一步的避免时钟单元41和周边的逻辑单元引起电压波动，提高时钟单元41的可靠性。
可选的，第二区域200中包括至少两条第一电源轨道31和至少两条第二电源轨道32。
其中，第一电源轨道31和第二电源轨道32越多，隔离效果越好。示例性的，参考图2，第二区域200中包括四条第一电源轨道31和四条第二电源轨道32。
可选的，第三金属层位于功能层的一侧；第二金属层位于第三金属层远离功能层的一侧；第一金属层位于第二金属层远离功能层的一侧。
其中，第一金属层与第二金属层通过通孔50电连接；第二金属层与第三金属层通过通孔50电连接；第三金属层与功能层通过通孔50电连接，并且可以根据需求修改通孔50的位置，灵活性更强。
可选的，参考图2，功能层还包括：多个边界单元44，边界单元44位于第二区域200的第一电源轨道31和第二电源轨道32的端点区域，以及第一区域100靠近第二区域200的第一电源轨道31和第二电源轨道32的端点区域。
其中，边界单元44可以提高芯片的稳定性。
可选的，第一电源线11用于为时钟单元41提供第一电压信号，第二电源线12用于为时钟单元41提供第二电压信号；其中，第二电源线12为接地线。
其中，第二电压信号可以为接地信号，第二电源线12为平面接地，实现了尽可能大的接地面积，从而可以保证地电位一致。
可选的，功能层还包括逻辑单元45，逻辑单元45位于第一区域100，逻辑单元45与第一区域100的第一电源轨道31和第二电源轨道32连接。
其中，逻辑单元45用于实现芯片的各种功能，同时逻辑单元45设置在第一区域100，与位于第二区域200的时钟单元41具有预设距离，降低对时钟单元41产生的干扰，提高了时钟单元41的稳定性。
本发明实施例在上述实施例的基础上还提供了一种车规芯片，包括时钟单元，时钟单元按照本发明实施例任意所述的时钟单元的版图结构设置。
本发明实施例提供的车规芯片的有益效果与本发明实施例任意所述的时钟单元的版图结构的有益效果相同。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种时钟单元的版图结构，其特征在于，包括：
第一金属层，所述第一金属层位于所述版图结构的第一区域，所述第一金属层包括第一电源线和第二电源线，所述第一电源线和所述第二电源线在第一方向上平行分布；其中，所述版图结构包括第一区域和第二区域，所述第一区域围绕所述第二区域设置；
第二金属层，所述第二金属层包括多对信号线，多对信号线在第二方向上平行分布在所述第一区域和所述第二区域中；其中每对信号线包括与所述第一电源线连接的第一信号线和与所述第二电源线连接的第二信号线；所述第一方向与第二方向互相交叉；
第三金属层，所述第三金属层包括多个第一电源轨道和多个第二电源轨道；所述第一电源轨道和所述第二电源轨道在所述第二方向上依次交替排布；其中，所述第一电源轨道与所述第一信号线连接，所述第二电源轨道与所述第二信号线连接；位于所述第一区域的第一电源轨道和第二电源轨道，与位于第二区域的第一电源轨道和第二电源轨道电隔离；
功能层，所述功能层包括时钟单元，所述时钟单元位于所述第二区域，所述时钟单元的第一端与所述第二区域中的一第一电源轨道连接，所述时钟单元的第二端与所述第二区域中的一第二电源轨道连接。
2.根据权利要求1所述的时钟单元的版图结构，其特征在于，所述功能层还包括：第一去耦电容单元和第二去耦电容单元，位于所述第二区域中，并分别位于所述时钟单元的相对两侧；
其中，所述第一去耦电容单元的第一端与所述时钟单元连接同一第一电源轨道；所述第一去耦电容单元的第二端与所述时钟单元连接不同的第二电源轨道；所述第二去耦电容单元的第二端与所述时钟单元连接同一第二电源轨道；所述第二去耦电容单元的第一端与所述时钟单元连接不同的第一电源轨道。
3.根据权利要求1所述的时钟单元的版图结构，其特征在于，所述第二区域与所述第一区域之间的距离大于预设距离。
4.根据权利要求2所述的时钟单元的版图结构，其特征在于，所述第二区域中包括至少两条第一电源轨道和至少两条第二电源轨道。
5.根据权利要求1所述的时钟单元的版图结构，其特征在于，所述第三金属层位于所述功能层的一侧；所述第二金属层位于所述第三金属层远离所述功能层的一侧；所述第一金属层位于所述第二金属层远离所述功能层的一侧。
6.根据权利要求1或5所述的时钟单元的版图结构，其特征在于，所述第一金属层与所述第二金属层通过通孔电连接；第二金属层与所述第三金属层通过通孔电连接；所述第三金属层与所述功能层通过通孔电连接。
7.根据权利要求1所述的时钟单元的版图结构，其特征在于，所述功能层还包括：多个边界单元，所述边界单元位于所述第二区域的第一电源轨道和第二电源轨道的端点区域，以及所述第一区域靠近所述第二区域的第一电源轨道和第二电源轨道的端点区域。
8.根据权利要求1所述的时钟单元的版图结构，其特征在于，所述第一电源线用于为所述时钟单元提供第一电压信号，所述第二电源线用于为所述时钟单元提供第二电压信号；其中，所述第二电源线为接地线。
9.根据权利要求1所述的时钟单元的版图结构，其特征在于，所述功能层还包括逻辑单元，所述逻辑单元位于所述第一区域，所述逻辑单元与所述第一区域的第一电源轨道和第二电源轨道连接。
10.一种车规芯片，其特征在于，包括时钟单元，所述时钟单元按照权利要求1-9任一所述时钟单元的版图结构设置。
CN202310511802.8A 2023-05-09 2023-05-09 一种时钟单元的版图结构及车规芯片 Active CN116227415B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310511802.8A CN116227415B (zh) 2023-05-09 2023-05-09 一种时钟单元的版图结构及车规芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310511802.8A CN116227415B (zh) 2023-05-09 2023-05-09 一种时钟单元的版图结构及车规芯片

Publications (2)

Publication Number Publication Date
CN116227415A CN116227415A (zh) 2023-06-06
CN116227415B true CN116227415B (zh) 2023-07-11

Family

ID=86580960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310511802.8A Active CN116227415B (zh) 2023-05-09 2023-05-09 一种时钟单元的版图结构及车规芯片

Country Status (1)

Country Link
CN (1) CN116227415B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183799B1 (en) * 2005-02-25 2007-02-27 Xilinx, Inc. Physically-enforced time-limited cores and method of operation
CN106774788A (zh) * 2016-11-23 2017-05-31 深圳市博巨兴实业发展有限公司 一种基于mcu的soc及其内核协作控制单元
WO2017202195A1 (zh) * 2016-05-25 2017-11-30 北京车和家信息技术有限责任公司 车辆中的控制方法、车辆主板、控制系统和车辆
WO2021192265A1 (ja) * 2020-03-27 2021-09-30 株式会社ソシオネクスト 半導体集積回路装置
CN114678343A (zh) * 2022-01-13 2022-06-28 神通科技集团股份有限公司 一种车规芯片封装结构及封装方法
CN217279575U (zh) * 2022-06-23 2022-08-23 北京紫光芯能科技有限公司 一种汽车mcu芯片版图结构
CN115206967A (zh) * 2021-04-07 2022-10-18 三星电子株式会社 半导体器件
CN116050344A (zh) * 2023-03-07 2023-05-02 芯能量集成电路(上海)有限公司 一种车规芯片

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183799B1 (en) * 2005-02-25 2007-02-27 Xilinx, Inc. Physically-enforced time-limited cores and method of operation
WO2017202195A1 (zh) * 2016-05-25 2017-11-30 北京车和家信息技术有限责任公司 车辆中的控制方法、车辆主板、控制系统和车辆
CN106774788A (zh) * 2016-11-23 2017-05-31 深圳市博巨兴实业发展有限公司 一种基于mcu的soc及其内核协作控制单元
WO2021192265A1 (ja) * 2020-03-27 2021-09-30 株式会社ソシオネクスト 半導体集積回路装置
CN115206967A (zh) * 2021-04-07 2022-10-18 三星电子株式会社 半导体器件
CN114678343A (zh) * 2022-01-13 2022-06-28 神通科技集团股份有限公司 一种车规芯片封装结构及封装方法
CN217279575U (zh) * 2022-06-23 2022-08-23 北京紫光芯能科技有限公司 一种汽车mcu芯片版图结构
CN116050344A (zh) * 2023-03-07 2023-05-02 芯能量集成电路(上海)有限公司 一种车规芯片

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
车联网系统中电磁干扰问题分析与优化;李静元等;电子设计工程;第144-148页 *
高精度Sigma-Delta ADC芯片设计研究;刘庆一等;时代汽车;第105-108页 *

Also Published As

Publication number Publication date
CN116227415A (zh) 2023-06-06

Similar Documents

Publication Publication Date Title
EP0070861B1 (en) Wafer and method of testing networks thereon
US6242767B1 (en) Asic routing architecture
CN100390997C (zh) 每层都具有多个极板的多层电容
US20020095778A1 (en) Integrated circuit inductors
KR100844969B1 (ko) 전자 디바이스 및 그 제조 방법
US7569428B2 (en) Method for manufacturing semiconductor device, semiconductor device and apparatus comprising same
EP0871221A1 (en) Filter capacitor for power bus
US6591406B2 (en) Semiconductor apparatus including bypass capacitor having structure for making automatic design easy, and semiconductor apparatus layout method
EP0985585A2 (en) Electrical connection box
EP0409256B1 (en) Semiconductor IC device and method for manufacturing the same
CN116227415B (zh) 一种时钟单元的版图结构及车规芯片
CN101212860B (zh) 电磁能隙结构及具该电磁能隙结构的多层印刷电路板
US8766324B2 (en) Power line layout techniques for integrated circuits having modular cells
US4352994A (en) Double-face printed-circuit board
CN100356561C (zh) 低阻抗集成电路的电源/地结构
CN111584505A (zh) 一种基于桥接方式的芯片电源网络结构
CN100421241C (zh) 半导体集成电路
CN220821538U (zh) 芯片管脚封装结构及电子设备
US6252291B1 (en) Modifiable semiconductor circuit element
CN214477448U (zh) 三维集成电路及电子设备
US9812523B2 (en) Capacitance structure
US20050161820A1 (en) Integrated circuit with conductive grid for power distribution
CN112908987A (zh) 三维集成电路及其制造方法
KR101094901B1 (ko) 감소된 면적을 갖는 패드 구조체를 포함하는 반도체 장치
CN100369158C (zh) 平面单元只读存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230913

Address after: Room 1810, Building 5, Jundi Business Plaza, No. 3 Weihua Road, Suzhou Industrial Park, Suzhou City, Jiangsu Province, 215000

Patentee after: Xinke Integrated Circuit (Suzhou) Co.,Ltd.

Address before: 201306 2nd floor, no.979 Yunhan Road, Lingang New Area, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai

Patentee before: Core Energy Integrated Circuit (Shanghai) Co.,Ltd.

TR01 Transfer of patent right