CN106774788A - 一种基于mcu的soc及其内核协作控制单元 - Google Patents

一种基于mcu的soc及其内核协作控制单元 Download PDF

Info

Publication number
CN106774788A
CN106774788A CN201611038056.1A CN201611038056A CN106774788A CN 106774788 A CN106774788 A CN 106774788A CN 201611038056 A CN201611038056 A CN 201611038056A CN 106774788 A CN106774788 A CN 106774788A
Authority
CN
China
Prior art keywords
mcu
kernel
soc
clock
controlling unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611038056.1A
Other languages
English (en)
Other versions
CN106774788B (zh
Inventor
杨谦
涂柏生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN BOJUXING INDUSTRIAL DEVELOPMENT Co Ltd
Original Assignee
SHENZHEN BOJUXING INDUSTRIAL DEVELOPMENT Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN BOJUXING INDUSTRIAL DEVELOPMENT Co Ltd filed Critical SHENZHEN BOJUXING INDUSTRIAL DEVELOPMENT Co Ltd
Priority to CN201611038056.1A priority Critical patent/CN106774788B/zh
Publication of CN106774788A publication Critical patent/CN106774788A/zh
Application granted granted Critical
Publication of CN106774788B publication Critical patent/CN106774788B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

本发明公开了一种基于MCU的SOC及其内核协作控制单元，包括内核协作控制单元、时钟单元、协处理内核和MCU内核，所述时钟单元分别连接第一时钟控制单元GC1和第二时钟控制单元GC2，本发明通过内核协作控制单元及其与时钟门控单元的配合，可以使MCU内核与协处理内核能够顺利地在休眠状态与工作状态中合理过渡并切换，从而降低SOC芯片在应用时的功耗，使SOC芯片符合低功耗应用场合的要求。并且通过错开MCU内核与协处理内核占用同一芯片内部资源的时间，使在SOC中MCU内核与协处理内核能够更大程度上共享SOC内部资源，从而降低SOC芯片的成本。

Description

一种基于MCU的SOC及其内核协作控制单元
技术领域
本发明涉及MCU技术领域，具体是一种基于MCU的SOC及其内核协作控制单元。
背景技术
MCU又称单片微型计算机或者单片机，是把中央处理器的频率与规格做适当缩减，并将内存、计数器、USB、A/D转换、UART、PLC、DMA等周边接口，甚至LCD驱动电路都整合在单一芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制。
本发明通过内核协作控制单元及其与时钟门控单元的配合，可以使MCU内核与协处理内核能够顺利地在休眠状态与工作状态中合理过渡并切换，从而降低SOC芯片在应用时的功耗，使SOC芯片符合低功耗应用场合的要求。并且通过错开MCU内核与协处理内核占用同一芯片内部资源的时间，使在SOC中MCU内核与协处理内核能够更大程度上共享SOC内部资源，从而降低SOC芯片的成本。
发明内容
本发明的目的在于提供一种基于MCU的SOC及其内核协作控制单元，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：
一种基于MCU的SOC及其内核协作控制单元，包括内核协作控制单元、时钟单元、协处理内核和MCU内核，所述时钟单元分别连接第一时钟控制单元GC1和第二时钟控制单元GC2，第一时钟控制单元GC1还分别连接内核协作控制单元和MCU内核，第二时钟控制单元GC2还分别连接内核协作控制单元和协处理内核，内核协作控制单元还连接MCU内核，MCU内核还连接协处理内核。
作为本发明的进一步方案：所述内核协作控制单元包括寄存器R1、寄存器R2、反相器INV1、反相器INV2和或门OR。
与现有技术相比，本发明的有益效果是：本发明通过内核协作控制单元及其与时钟门控单元的配合，可以使MCU内核与协处理内核能够顺利地在休眠状态与工作状态中合理过渡并切换，从而降低SOC芯片在应用时的功耗，使SOC芯片符合低功耗应用场合的要求。并且通过错开MCU内核与协处理内核占用同一芯片内部资源的时间，使在SOC中MCU内核与协处理内核能够更大程度上共享SOC内部资源，从而降低SOC芯片的成本。
附图说明：
图1为本发明的整体框图；
图2为内核协作控制单元的方框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-2，本发明描述一种基于MCU的SOC及其内核协作控制单元，包括内核协作控制单元、时钟单元、协处理内核和MCU内核，所述时钟单元分别连接第一时钟控制单元GC1和第二时钟控制单元GC2，第一时钟控制单元GC1还分别连接内核协作控制单元和MCU内核，第二时钟控制单元GC2还分别连接内核协作控制单元和协处理内核，内核协作控制单元还连接MCU内核，MCU内核还连接协处理内核。
内核协作控制单元包括寄存器R1、寄存器R2、反相器INV1、反相器INV2和或门OR。
本方案的工作原理:如图 1所示。在SOC中包含MCU内核（MCU_CORE）与协处理内核（PROC_CORE）2个处理核心。时钟单元（CLOCK_EN）负责产生芯片工作所需的2个主要时钟：MCU内核工作时钟（clk_mcu）和协处理内核工作时钟（clk_proc)。因为在SOC中MCU内核（MCU_CORE）与协处理内核（PROC_CORE）存在共享SOC内部资源的情况，所以MCU内核（MCU_CORE）与协处理内核（PROC_CORE）的工作时间是错开的，即当MCU内核（MCU_CORE）工作时，协处理内核（PROC_CORE）处于休眠状态；而当协处理内核（PROC_CORE）工作时，MCU内核（MCU_CORE）处于休眠状态。内核协作控制单元（CO_CTRL）负责管控SOC中MCU内核（MCU_CORE）与协处理内核（PROC_CORE）2个处理核心的工作与休眠控制。
在SOC工作时，MCU内核（MCU_CORE）先于协处理内核（PROC_CORE）而工作。此时，内核协作控制单元（CO_CTRL）输出的MCU内核时钟门控信号（gate_mcu）为高电平有效状态，从而触发时钟门控单元1(GC1)开启MCU内核工作时钟（clk_core_gc），MCU内核（MCU_CORE）开始工作。当MCU内核（MCU_CORE）完成阶段性工作并且需要启动协处理内核（PROC_CORE）的时候，MCU内核（MCU_CORE）输出的协处理内核工作使能信号（enable）为高电平有效状态，促使协处理内核（PROC_CORE）进入准备状态。同时MCU内核（MCU_CORE）输出MCU内核休眠请求信号（sleep_req）至内核协作控制单元（CO_CTRL），内核协作控制单元（CO_CTRL）在检测到MCU内核休眠请求信号（sleep_req）为高电平状态时，将控制MCU内核时钟门控信号（gate_mcu）为低电平无效状态，从而触发时钟门控单元1(GC1)关闭MCU内核工作时钟（clk_core_gc）。同时，MCU内核时钟门控信号（gate_mcu）通过反相器后将触发时钟门控单元2(GC2)开启协处理内核工作时钟（clk_proc_gc）。此时，MCU内核（MCU_CORE）停止工作，同时协处理内核（PROC_CORE）进入工作状态。当协处理内核（PROC_CORE）亦完成阶段性工作并且需要启动MCU内核（MCU_CORE）的时候，协处理内核（PROC_CORE）输出的MCU内核唤醒请求信号（wake）为高电平有效状态。内核协作控制单元（CO_CTRL）在检测到MCU内核唤醒请求信号（wake）为高电平状态时，将控制MCU内核时钟门控信号（gate_mcu）为高电平有效状态，从而触发时钟门控单元1(GC1)开启MCU内核工作时钟（clk_core_gc）。同时，MCU内核时钟门控信号（gate_mcu）通过反相器后将触发时钟门控单元2(GC2)关闭协处理内核工作时钟（clk_proc_gc）。此时，MCU内核（MCU_CORE）进入工作状态，同时协处理内核（PROC_CORE）进入休眠状态。在本发明中，通过内核协作控制单元（CO_CTRL）及其与2个时钟门控单元的配合，可以使MCU内核（MCU_CORE）与协处理内核（PROC_CORE）能够顺利地在休眠状态与工作状态中合理过渡并切换，从而降低SOC芯片在应用时的功耗。并且通过错开MCU内核（MCU_CORE）与协处理内核（PROC_CORE）占用同一芯片内部资源的时间，使在SOC中MCU内核（MCU_CORE）与协处理内核（PROC_CORE）能够更大程度上共享SOC内部资源，从而降低SOC芯片的成本。
内核协作控制单元（CO_CTRL）的工作原理如图 2所示。内核协作控制单元（CO_CTRL）在检测到MCU内核休眠请求信号（sleep_req）为高电平状态时，将触发寄存器R1的输出信号（sleep_latch）锁存为高电平输出状态。sleep_latch信号经过反相器取反之后，连接至或门OR的输入端。或门OR的另一个输入端连接至唤醒门控信号（wake_latch）。在无有效的唤醒的情况下，唤醒门控信号（wake_latch）为低电平，将控制MCU内核时钟门控信号（gate_mcu）为低电平无效状态，并输送至时钟门控单元1(GC1)，从而将MCU内核工作时钟（clk_core_gc）关闭，从而实现休眠情况下节省功耗。同时，MCU内核时钟门控信号（gate_mcu）通过反相器后将触发时钟门控单元2(GC2)开启协处理内核工作时钟（clk_proc_gc）。内核协作控制单元（CO_CTRL）在检测到MCU内核唤醒请求信号（wake）为高电平状态时，与唤醒相应的逻辑电路会使到寄存器R2的输出信号wake_latch为高电平输出状态。然后或门OR的输出信号也由此切换至高电平输出状态，从而触发时钟门控单元1(GC1)开启MCU内核工作时钟（clk_core_gc）。同时，MCU内核时钟门控信号（gate_mcu）通过反相器后将触发时钟门控单元2(GC2)关闭协处理内核工作时钟（clk_proc_gc）。为了在唤醒MCU内核之后，能够及时撤除寄存器R2的高电平输出状态，使得MCU内核能够马上有效地响应接下来的休眠请求，MCU内核还通过MCU内核的运行反馈信号（core_run）输入至内核协作控制单元中。当MCU内核运行时为core_run信号为高电平，当MCU内核休眠时core_run信号为低电平。在内核协作控制单元中，将core_run信号取反，连接到寄存器R2的异步复位端。当MCU内核被唤醒后，core_run变为高电平，寄存器R2被异步复位，它的输出信号wake_latch由高电平输出状态更快地切换至低电平输出状态,从而使MCU内核被唤醒之后，能够能够更快地有效响应其接下来的休眠需求，从而节省功耗。

Claims (2)

1.一种基于MCU的SOC及其内核协作控制单元，包括内核协作控制单元、时钟单元、协处理内核和MCU内核，其特征在于，所述时钟单元分别连接第一时钟控制单元GC1和第二时钟控制单元GC2，第一时钟控制单元GC1还分别连接内核协作控制单元和MCU内核，第二时钟控制单元GC2还分别连接内核协作控制单元和协处理内核，内核协作控制单元还连接MCU内核，MCU内核还连接协处理内核。
2.根据权利要求1所述的一种基于MCU的SOC及其内核协作控制单元，所述内核协作控制单元包括寄存器R1、寄存器R2、反相器INV1、反相器INV2和或门OR。
CN201611038056.1A 2016-11-23 2016-11-23 一种基于mcu的soc及其内核协作控制单元 Active CN106774788B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611038056.1A CN106774788B (zh) 2016-11-23 2016-11-23 一种基于mcu的soc及其内核协作控制单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611038056.1A CN106774788B (zh) 2016-11-23 2016-11-23 一种基于mcu的soc及其内核协作控制单元

Publications (2)

Publication Number Publication Date
CN106774788A true CN106774788A (zh) 2017-05-31
CN106774788B CN106774788B (zh) 2020-01-17

Family

ID=58974929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611038056.1A Active CN106774788B (zh) 2016-11-23 2016-11-23 一种基于mcu的soc及其内核协作控制单元

Country Status (1)

Country Link
CN (1) CN106774788B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107992391A (zh) * 2017-11-13 2018-05-04 福州瑞芯微电子股份有限公司 一种多核处理器变频的方法和装置
CN116227415A (zh) * 2023-05-09 2023-06-06 芯能量集成电路(上海)有限公司 一种时钟单元的版图结构及车规芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1752894A (zh) * 2005-08-18 2006-03-29 复旦大学 信息安全SoC中基于门控时钟的动态功耗管理方法
US20080080648A1 (en) * 2006-10-02 2008-04-03 Silicon Laboratories Inc. Microcontroller unit (mcu) with suspend mode
CN102521002A (zh) * 2010-12-22 2012-06-27 威盛电子股份有限公司 可动态和选择性停用内核以及重新设定多内核微处理器
CN104331387A (zh) * 2013-08-28 2015-02-04 威盛电子股份有限公司 微处理器及其配置方法
CN105589336A (zh) * 2014-11-07 2016-05-18 三星电子株式会社 多处理器设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1752894A (zh) * 2005-08-18 2006-03-29 复旦大学 信息安全SoC中基于门控时钟的动态功耗管理方法
US20080080648A1 (en) * 2006-10-02 2008-04-03 Silicon Laboratories Inc. Microcontroller unit (mcu) with suspend mode
CN102521002A (zh) * 2010-12-22 2012-06-27 威盛电子股份有限公司 可动态和选择性停用内核以及重新设定多内核微处理器
CN104331387A (zh) * 2013-08-28 2015-02-04 威盛电子股份有限公司 微处理器及其配置方法
CN105589336A (zh) * 2014-11-07 2016-05-18 三星电子株式会社 多处理器设备

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107992391A (zh) * 2017-11-13 2018-05-04 福州瑞芯微电子股份有限公司 一种多核处理器变频的方法和装置
CN107992391B (zh) * 2017-11-13 2021-03-02 瑞芯微电子股份有限公司 一种多核处理器变频的方法和装置
CN116227415A (zh) * 2023-05-09 2023-06-06 芯能量集成电路(上海)有限公司 一种时钟单元的版图结构及车规芯片
CN116227415B (zh) * 2023-05-09 2023-07-11 芯能量集成电路(上海)有限公司 一种时钟单元的版图结构及车规芯片

Also Published As

Publication number Publication date
CN106774788B (zh) 2020-01-17

Similar Documents

Publication Publication Date Title
CN106055026B (zh) 一种微控制器soc中实时时钟单元
US6308279B1 (en) Method and apparatus for power mode transition in a multi-thread processor
US5452434A (en) Clock control for power savings in high performance central processing units
CN101859173A (zh) 待机休眠状态下的计算机主机板的节电装置及其主机板
US9128703B1 (en) Processor that transitions to an idle mode when no task is scheduled to execute and further enters a quiescent doze mode or a wait mode depending on the value of a reference counter
CN106681472B (zh) 异构多核处理器功耗控制装置及其功耗控制方法
CN110568921B (zh) 一种降低芯片功耗的方法
US7284138B2 (en) Deep power saving by disabling clock distribution without separate clock distribution for power management logic
TW201738687A (zh) 用於進入低功率狀態之設備、物品及控制器（二）
CN106774788A (zh) 一种基于mcu的soc及其内核协作控制单元
CN106708642A (zh) 一种用于mcu芯片的看门狗定时器
US9448617B2 (en) Systems and methods for messaging-based fine granularity system-on-a-chip power gating
CN101581963A (zh) 一种降低cpu功耗的方法和一种cpu
CN106774808A (zh) 一种异构多核芯片的多级低功耗管理单元及其方法
CN104484008B (zh) 一种芯片低功耗处理方法及装置
CN109799898A (zh) 一种芯片的电源控制装置、芯片及其电源控制方法
CN111522593A (zh) 具有高适应性的芯片休眠唤醒控制系统及控制方法
CN206021129U (zh) 一种微控制器soc中实时时钟单元
CN106843448B (zh) 一种电源管理芯片以及用于电源管理芯片的控制方法
CN206133459U (zh) 降低mcu芯片待机功耗的系统
CN201522684U (zh) 嵌入式系统的功耗管理电路
CN201336033Y (zh) 一种嵌入式板卡和嵌入式计算机系统
CN206133460U (zh) 一种应用于mcu系统的超低功耗时钟系统
CN104932654B (zh) 一种时钟控制方法及装置
TWI609260B (zh) 用於使平台子系統平行進入一較低功率狀態之技術

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 518051 Shenzhen Nanshan District, Guangdong Province, Guangdong Province, Yuehai Street High-tech Zone Community Science and Technology South Road 18 Shenzhen Bay Science and Technology Eco-Park 12 Skirt Building 732

Applicant after: Shenzhen Bojuxing Microelectronics Technology Co., Ltd.

Address before: 518000 Shenzhen, Nanshan District Province, a new high tech park, a new material in the long D port (), building four, building, floor, floor, building materials ()

Applicant before: Shenzhen Bojuxing Industrial Development Co., Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant