CN101581963A - 一种降低cpu功耗的方法和一种cpu - Google Patents

Abstract

本发明公开了一种CPU，包括以下部件：传输部件，用于在CPU与外部设备之间或者在CPU内部进行数据或指令传输；运算及指令逻辑部件，用于完成各种算术、逻辑运算的非传输操作；该CPU还包括：睡眠命令寄存器，用于在预置的传输部件开始工作的时钟周期，生成睡眠触发信号；时钟控制模块，用于依据所述睡眠触发信号，关闭所述运算及指令逻辑部件的时钟。本发明能够降低CPU器件中不参与传输工作的CPU模块的动态功耗，进而降低整个CPU器件的功耗。

Description

一种降低CPU功耗的方法和一种CPU

技术领域

本发明涉及嵌入式系统技术领域，特别是涉及一种降低CPU功耗的方法，以及一种低功耗的CPU。

背景技术

CPU应用非常广泛，例如，CPU作为重要器件应用在各种SOC(System On Chip，片上系统)中。在芯片设计和应用中，功耗是一个必须考虑的问题，而CPU作为重要器件，如何降低其功耗也是现有技术一直渴望改进的一个方向。

电路中耗费的能量可以分为静态功耗和动态功耗。其中，静态功耗是指漏电流功耗，是电路状态稳定时的功耗，其数量级很小。动态功耗是指电容充放电功耗和短路功耗，是由电路的翻转造成的。以CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)电路为例，充放电功耗是跟时钟频率成正比的，并且在电路总功耗占据着很大的比重。

传统的降低CPU功耗的方法是，如果监测到CPU在一段时间内一直处于空闲状态，就会关闭CPU所有模块的时钟，使整个CPU进入睡眠状态，能够减少动态功耗。

在CPU处于睡眠状态期间，如果外部设备对CPU有访问请求，必须将CPU唤醒到工作状态，会造成大的功率消耗；另外，在某些工作状态下，如进行DMA(Direct Memory Access，直接存储器访问)数据传输时，在CPU内部，只需要相应的数据传输部件，如数据总线、数据存储器、数据存储管理器进行数据传输，而不需要CPU其它模块的参与，然而现有技术中，这些不参与传输工作的CPU模块的时钟处于正常开启状态，仍需耗费大量的能量。

因此，目前需要本领域技术人员迫切解决的一个技术问题就是：如何能够创造性地提供一种降低CPU功耗的方法，以降低处于不参与传输工作的CPU模块的动态功耗，从而降低整个CPU的功耗。

发明内容

本发明所要解决的技术问题是提供一种能够进一步降低CPU器件功耗的解决方案以及应用该解决方案的CPU器件，以降低CPU器件中不参与传输工作的CPU模块的动态功耗，从而降低整个CPU器件的功耗。

为了解决上述技术问题，本发明实施例公开了一种CPU，包括：传输部件，用于在CPU与外部设备之间或者在CPU内部进行数据或指令传输；运算及指令逻辑部件，用于完成各种算术、逻辑运算的非传输操作；

还包括：睡眠命令寄存器，用于在预置的传输部件开始工作的时钟周期，生成睡眠触发信号；时钟控制模块，用于依据所述睡眠触发信号，关闭所述运算及指令逻辑部件的时钟。

优选的，所述传输部件工作的时钟周期为完成运算及指令逻辑部件工作后进入的时钟周期。

优选的，所述CPU还包括：中断产生模块，用于在所述传输部件工作完成后，产生中断信号；所述时钟控制模块还用于依据所述中断信号，开启所述运算及指令逻辑部件的时钟。

优选的，所述时钟控制模块还用于依据外部或内部的定时唤醒信号，开启所述运算及指令逻辑部件的时钟。

优选的，所述睡眠命令寄存器位于所述时钟控制模块内部。

优选的，所述传输部件包括：

数据存储器，用于存储数据；

指令存储器，用于存储指令；

数据存储管理器，用于管理指向所述数据存储器的访问请求；

指令存储管理器，用于管理指向所述指令存储器的访问请求；

所述运算及指令逻辑部件包括：

运算部件，用于完成各种算术和逻辑运算；

指令读取部件，用于从所述指令存储器读取指令。

本发明实施例还公开了一种降低CPU功耗的方法，所述CPU包括传输部件和运算及指令逻辑部件，所述的方法包括：

依据预置的传输部件工作的时钟周期，生成睡眠触发信号；

依据所述睡眠触发信号，关闭运算及指令逻辑部件的时钟。

优选的，所述传输部件工作的时钟周期为完成运算及指令逻辑部件工作后进入的时钟周期。

优选的，所述的方法还包括：

在所述传输部件工作完成后，产生中断信号；

依据所述中断信号，开启所述运算及指令逻辑部件的时钟。

优选的，所述的方法还包括：

依据外部或内部的定时唤醒信号，开启所述运算及指令逻辑部件的时钟。

与现有技术相比，本发明具有以下优点：

本发明在CPU器件的传输部件与外部设备之间进行数据或指令传输时，关闭不参与传输工作的运算及指令逻辑部件的时钟。由于对于运算及指令逻辑部件来说，由COMS(Complementary Metal OxideSemiconductor，互补金属氧化物半导体)电路充放电引起的动态功耗是跟时钟频率成正比的，所以关闭时钟能够有效降低运算及指令逻辑部件的动态功耗，以达到降低CPU功耗的目的；

再者，相对于现有技术中，通过开启所有CPU模块的时钟将CPU唤醒，引起时钟开启瞬间大的功率消耗的情形，本发明在唤醒CPU时，只需开启不参与传输工作的运算及指令逻辑部件的时钟，能够有效降低时钟开启瞬间造成的功耗。

附图说明

图1是本发明一种CPU器件实施例的部件结构示意图；

图2是本发明一种采用“与”门实现的时钟控制电路；

图3是本发明另一种CPU器件实施例的部件结构示意图；

图4是本发明一种降低CPU功耗的方法实施例的步骤流程图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

本发明实施例的核心构思之一在于：在CPU与外部设备之间进行数据或指令传输时，关闭那些不参与传输工作的CPU模块(空闲CPU模块)的时钟。由于对于空闲CPU模块来说，其功耗主要是由COMS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)电路充放电引起的动态功耗，关闭时钟就等于切断COMS电路的充放电功能，所以关闭不参与传输工作的空闲CPU模块的时钟，能够降低空闲CPU模块的动态功耗，以达到降低CPU功耗的目的。

参照图1，示出了本发明一种CPU器件实施例的部件结构图，具体可以包括：

传输部件101，用于在CPU与外部设备之间或者CPU内部进行数据或指令传输；

运算及指令逻辑部件102，用于完成各种算术、逻辑运算的非传输操作；

睡眠命令寄存器103，用于在预置的传输部件开始工作的时钟周期，生成睡眠触发信号；

时钟控制模块104，用于依据所述睡眠触发信号，关闭所述运算及指令逻辑部件的时钟。

在实际工作中，所述传输部件101工作的时钟周期可以为完成运算及指令逻辑部件102工作后进入的时钟周期。在运算及指令逻辑部件102工作完成的下一个时钟周期，向睡眠命令寄存器103写入睡眠命令，一旦睡眠命令被写入，CPU就开始执行这个命令，生成供时钟控制模块104使用的睡眠触发信号，由时钟控制模块104关闭运算及指令逻辑部件102的时钟，使整个CPU器件进入轻度睡眠状态。在所述轻度睡眠状态下，参与传输工作传输部件101的时钟处于开启状态、不参与传输工作的运算及指令逻辑部件102的时钟处于关闭状态。

在具体实现中，可由门控模块时钟控制到达CPU所有模块的时钟信号。具体而言，门控模块时钟对时钟网络进行划分，如果在当前的时钟周期内，没有用到某些模块，则暂时切断这些模块的时钟信号，从而明显地降低动态功耗。图2为采用“与”门实现的时钟控制电路。针对模块A、模块B、模块C、模块D，分别设置相应的时钟源使能信号Enable A、Enable B、Enable C、Enable D，PLL时钟发生器通过时钟源使能信号提供给各模块不同的门控时钟，当模块不工作时，可以关闭该模块，从而达到减少功耗的目的。例如，当模块A不工作时，可以将Enable A信号清零，与门的输出为低电平，能够阻止时钟信号进入模块A。

在实际中，有一种应用情形是，为避免错过CPU内部的访问请求，要求在传输部件101工作完成后，将CPU唤醒。

在这种情况下，唤醒过程可以为：首先位于CPU外部的中断产生模块产生中断信号；然后时钟控制模块104依据所述中断信号，开启运算及指令逻辑部件102的时钟，将CPU从轻度睡眠状态唤醒到工作状态。

还有一种应用情形是，打算在CPU进入轻度睡眠状态某个时刻(如4个小时)后将其唤醒。

在这种情况下，时钟控制模块104可以依据外部或内部的定时唤醒信号，开启所述运算及指令逻辑部件102的时钟。

在实际中，所述外部或内部的定时唤醒信号可由位于CPU外部或内部的睡眠定时器产生。所述睡眠定时器可用于配置CPU的唤醒时间，并在所述唤醒时间到达时，产生定时唤醒信号；在检测到所述定时唤醒信号后，时钟控制模块104执行时钟开启操作。

在具体实现中，睡眠定时器(SLEEP TIMER：ST)可以是一个24位的计数器，其驱动时钟为晶振或者RC时钟，可以设置ST的计数时钟是32.768K，向上计数，将当前计数值与一个24位数(配置的CPU唤醒时间)比较以产生定时唤醒信号。

参照图2所示的采用“与”门实现的时钟控制电路，开启某个模块(如模块B)的时钟的方法为：可以将把Enable B信号置为高电平，与门的输出为高电平，允许时钟信号进入模块B。

为使本领域技术人员更好地理解本发明，以下以一次CPU的数据传输工作为例对本实施例进一步说明。

本例涉及的应用情形为，在当前时钟周期n(n为自然数)，CPU接收到外部设备的数据传输访问请求：以DMA方式从外部地址0xFFFF0000向CPU内部数据存储器0x00000000写入1024M字节的数据。

假设DMA传输速率为1024kbps，CPU时钟速率为1GHz，即相当于每秒执行10⁹个时钟周期，则完成所述数据传输需要的时间为：

1024×1024×1024/(1024×1024/8)＝8192s，需要的时钟周期个数为：

8192×10⁹。

在当前时钟周期n+1(n为自然数)，运算器开始执行某项运算操作，则本发明实施例中CPU的工作过程如下：

A、在时钟周期n+1～时钟周期n+m(其中n，m为自然数)，运算器执行运算操作；

B、在时钟周期n+m+1(其中n，m为自然数)，向睡眠命令寄存器103写入命令字(如10H)，所述命令为：时钟控制模块104关闭运算及指令逻辑部件102的时钟，也即CPU进入轻度睡眠状态；

C、从时钟周期n+m+2开始，传输部件101以DMA方式从外部地址0xFFFF0000向CPU内部数据存储器0x00000000写入1024M字节的数据，并于时钟周期n+m+8192×10⁹+1结束传输。

假设打算在CPU进入轻度睡眠状态4个小时(4×3600×10⁹＝14400×10⁹个时钟周期)后将其唤醒，在上面的例子中，CPU还会作如下配置：

D、在时钟周期n+m+14400×10⁹+n+1，睡眠定时器产生定时唤醒信号，在检测到所述定时唤醒信号后，时钟控制模块104开启所述运算及指令逻辑部件102的时钟。

在实际应用中，所述睡眠命令寄存器103可为位于时钟控制模块104内部的寄存器，也可为CPU中单独工作的寄存器，本发明对此无需加以限制。

图1所示的CPU器件可以应用在各种嵌入式系统开发中。例如，其可以应用到ARM嵌入式系统中，ARM体系结构中一般会采用RISC(精简指令集处理器)结构的CPU。当然，本发明并不限于RISC结构，CISC(复杂指令集处理器)也是可行的。

图3所示的CPU实施例，其部件结构更为详细，具体可以包括：

数据存储器301，用于存储数据；

指令存储器302，用于存储指令；

数据存储管理器303，用于管理指向所述数据存储器的访问请求；

指令存储管理器304，用于管理指向所述指令存储器的访问请求；

运算部件305，用于完成各种算术和逻辑运算；

指令读取部件306，用于从所述指令存储器读取指令；

睡眠命令寄存器308，用于在预置的传输部件开始工作的时钟周期，生成睡眠触发信号；

时钟控制模块309，用于依据所述睡眠触发信号，关闭所述运算及指令逻辑部件的时钟。

图3所示的实施例还可以包括指令总线310和数据总线311，二者仅是逻辑划分，实际上，如果总线分时复用的话，二者在物理上是同一的。

在不同结构的CPU中，运算及指令逻辑部件可以包括不同的功能部件。例如，对于RISC(精简指令集处理器)结构的CPU，图3所示的实施例还可以包括Load/Store部件307，用于发出加载或存储指令，从所述数据存储器读取或者写入所需的数据，本发明对此无需加以限制。

对于指向所述数据存储器301的访问请求，一种情况是，由CPU内部发起的，则在RISC结构中，都会通过加载Load/存储Store部件307向数据存储管理器303发出。然后由数据存储管理器303完成相应的读写操作；如果涉及到运算的，则调用运算部件305完成即可。具体的访问请求通常可以包括：地址信息，读或写操作的控制信息；对于写操作而言，还可以包括所需写入的数据。

另一种情况是，所述指向所述数据存储器301的访问请求是CPU外部发起的，例如，对于DMA(Direct Memory Access，直接存储器存取)而言，其可以暂时占用数据总线，直接向数据存储管理器303发出针对数据存储器的访问请求。

同理，对于指向所述指令存储器302的访问请求，也有CPU内部发起和外部发起两种请求。

本实施例中，针对CPU内部和外部发起的指向所述数据存储器的访问请求，分别配置CPU内部访问和外部访问需要的时钟周期；并在所述CPU内部访问结束后的下一个时钟周期，向睡眠命令寄存器308写入睡眠命令，由时钟控制模块309关闭运算部件305、指令读取部件306、Load/存储Store部件307的时钟，使CPU进入轻度睡眠状态；在内部访问结束后的第二个时钟周期，执行外部访问。

参照图4，示出了本发明一种降低CPU功耗的方法实施例，所述CPU包括传输部件和运算及指令逻辑部件，所述方法具体可以包括以下步骤：

步骤401、依据预置的传输部件工作的时钟周期，生成睡眠触发信号；

步骤402、依据所述睡眠触发信号，关闭运算及指令逻辑部件的时钟。

在实际中，所述传输部件可用于在CPU与外部设备之间进行数据或指令传输；所述运算及指令逻辑部件可用于完成各种算术和逻辑运算，以及在CPU内部进行数据或指令传输；通常，所述传输部件工作的时钟周期为完成运算及指令逻辑部件工作后进入的时钟周期。

在实际中，有一种应用情形是，为避免错过CPU内部的访问请求，外界以中断方式唤醒CPU，此时所述方法还可以包括：

在所述传输部件工作完成后，产生中断信号；

依据所述中断信号，开启所述运算及指令逻辑部件的时钟。

还有一种应用情形是，打算在CPU进入轻度睡眠状态某个时刻(如4个小时)后将其唤醒，此时所述方法还可以包括：

依据外部或内部的定时唤醒信号，开启所述运算及指令逻辑部件的时钟。

对于方法实施例而言，由于其与图1所示的装置实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

以上对本发明所提供的一种降低CPU功耗的方法以及一种应用上述方法的CPU器件，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1、一种CPU，其特征在于，包括：

传输部件，用于在CPU与外部设备之间或者在CPU内部进行数据或指令传输；

运算及指令逻辑部件，用于完成各种算术、逻辑运算的非传输操作；

还包括：

睡眠命令寄存器，用于在预置的传输部件开始工作的时钟周期，生成睡眠触发信号；

时钟控制模块，用于依据所述睡眠触发信号，关闭所述运算及指令逻辑部件的时钟。

2、如权利要求1所述的CPU，其特征在于，所述传输部件工作的时钟周期为完成运算及指令逻辑部件工作后进入的时钟周期。

3、如权利要求1所述的CPU，其特征在于，还包括：

中断产生模块，用于在所述传输部件工作完成后，产生中断信号；

所述时钟控制模块还用于依据所述中断信号，开启所述运算及指令逻辑部件的时钟。

4、如权利要求1所述的CPU，其特征在于，还包括：

所述时钟控制模块还用于依据外部或内部的定时唤醒信号，开启所述运算及指令逻辑部件的时钟。

5、如权利要求1所述的CPU，其特征在于，所述睡眠命令寄存器位于所述时钟控制模块内部。

6、如权利要求1所述的CPU，其特征在于，所述传输部件包括：

数据存储器，用于存储数据；

指令存储器，用于存储指令；

数据存储管理器，用于管理指向所述数据存储器的访问请求；

指令存储管理器，用于管理指向所述指令存储器的访问请求；

所述运算及指令逻辑部件包括：

运算部件，用于完成各种算术和逻辑运算；

指令读取部件，用于从所述指令存储器读取指令。

7、一种降低CPU功耗的方法，所述CPU包括传输部件和运算及指令逻辑部件，其特征在于，包括：

依据预置的传输部件工作的时钟周期，生成睡眠触发信号；

依据所述睡眠触发信号，关闭运算及指令逻辑部件的时钟。

8、如权利要求7所述的方法，其特征在于，包括：所述传输部件工作的时钟周期为完成运算及指令逻辑部件工作后进入的时钟周期。

9、如权利要求7所述的方法，其特征在于，还包括：

在所述传输部件工作完成后，产生中断信号；

依据所述中断信号，开启所述运算及指令逻辑部件的时钟。

10、如权利要求7所述的方法，其特征在于，还包括：

依据外部或内部的定时唤醒信号，开启所述运算及指令逻辑部件的时钟。

Images