CN101770279A - 减少处理器电力损耗的方法以及系统 - Google Patents

减少处理器电力损耗的方法以及系统 Download PDF

Info

Publication number
CN101770279A
CN101770279A CN201010002060A CN201010002060A CN101770279A CN 101770279 A CN101770279 A CN 101770279A CN 201010002060 A CN201010002060 A CN 201010002060A CN 201010002060 A CN201010002060 A CN 201010002060A CN 101770279 A CN101770279 A CN 101770279A
Authority
CN
China
Prior art keywords
mentioned
gate
time clock
specific logical
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010002060A
Other languages
English (en)
Other versions
CN101770279B (zh
Inventor
鲁立忠
王中兴
麦侬·夏克
张简维平
陈国寅
胡琦伟
洪达文
郭武安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101770279A publication Critical patent/CN101770279A/zh
Application granted granted Critical
Publication of CN101770279B publication Critical patent/CN101770279B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

一种减少处理器电力损耗的方法以及系统。方法包括判断特殊逻辑方块何时为闲置的；判断特殊逻辑方块的功率状态；隔离特殊逻辑方块与主要处理器核心，并且停止供应至特殊逻辑方块的电力，并于系统需要特殊逻辑方块的时候，重新启动特殊逻辑方块，一系统实施例包括软件和与时钟脉冲控制模块耦接的处理器，隔离控制模块以及标头/标尾模块，用以隔离特殊逻辑方块以及停止输入电力至特殊逻辑方块，因此可减少电力损耗。另一实施例包括通过时钟脉冲门控模块与时钟脉冲耦接的逻辑模块，隔离模块用以隔离逻辑模块，标头/标尾模块用以停止供应电力至逻辑模块，以及功率和时钟脉冲门控模块用以控制时钟脉冲门控模块和标头/标尾模块。

Description

减少处理器电力损耗的方法以及系统
技术领域
本发明涉及一种减少处理器电力损耗的系统和方法，特别涉及处理器系统中减少漏电功率(leakage power)损耗的一种系统以及方法。
背景技术
一般来说，现今的处理器利用时钟脉冲门控(clock gating)的变化方法来减少电力损耗。处理器利用称之为时钟脉冲信号的电子信号以通过多个时钟脉冲同步元件来促进系统内的操作，通常该系统会在固定时距里传送一时钟脉冲信号，并且该信号会指导同步元件如何运转。时钟脉冲门控于系统设计中加入逻辑元件以截断(disable)输入至该系统内闲置(inactive)元件的时钟脉冲。在传统系统的操作中，该时钟脉冲规则性地指导同步元件运作。每当一特定时钟脉冲操作同步元件时，则特定时钟脉冲所控制的同步元件会取得操作用的电力。本领域普通技术人员将对应于时钟脉冲信号的电力损耗称之为动态功率，甚至当同步元件不执行任何功能时，每当系统传送一时钟脉冲信号的同时，同步元件仍然持续地损耗动态功率。为了控制时钟脉冲所操作的同步元件，时钟脉冲门控插入逻辑至该系统中，当在系统中的特定元件为闲置时，逻辑门则会避免该元件接收时钟脉冲信号。因此，该元件则不会操作，且因此不会损耗动态功率。
虽然公知的时钟脉冲门控方法可减少系统的动态功率负载，但甚至当未输入时钟脉冲信号的时候，该闲置元件仍然持续消耗电力。为了在下一操作时钟脉冲期间依旧维持元件于准备状态下而造成电力损耗，本领域普通技术人员会将此连续的电力损耗视为漏电功率或漏电损耗。时钟脉冲门控本身是无法减少漏电损失，漏电损失是一严重的问题。当装置在体积上不断地变小，较弱的电压供应器用来操作一系统，因此，需要消耗较少电力的处理器系统。此外，当处理器所执行的电力应用增加时，则本领域普通技术人员须找寻增加电力使用效率的方法。
一公知方法通过设计一休眠模式程序来减少漏电电力损耗。除了需要用来恢复系统至操作状态的元件以外，利用休眠模式程序的系统将会移除其他所有元件的电力。然而，休眠模式会导致时间上的损失或唤醒时间上的损失，为了恢复提供电力至已被移除功率的元件中，这些问题占用大量的时间或时钟脉冲期间。因此，需要针对与传统方法有关的至少若干的问题以及缺点而提供改善现今处理器的电力损少的系统且/或方法。
发明内容
通过本发明所提供的最佳实施例来解决或避免这些和其他别的问题以及达到此技术优点，其中本发明的实施例提供一减少处理器中的运作功率的改善方法。
根据本发明一实施例，一种减少处理器中电力损耗的方法包括下列步骤：判断一特殊逻辑方块(particular block)何时为闲置的；判断上述特殊逻辑方块的功率状态；隔离上述特殊逻辑方块和一主要的处理器核心，并且停止至上述特殊逻辑方块的电力供应，接着当上述系统需要上述特殊逻辑方块时，上述方法还包括重新启动上述特殊逻辑方块。
根据本发明的另一实施例，一种包含多个软件指令的电脑可读取媒体，当一处理器执行上述多个软件指令时，可通过接收一针对一特殊逻辑方块的一时钟脉冲门控指令来减少处理器的电力损耗，其中上述时钟脉冲门控指令包括了一指令以选择性地将一时钟脉冲信号致能或失能，当上述时钟脉冲门控指令使得至上述特殊逻辑方块的上述时钟脉冲信号失能时，将上述特殊逻辑方块和一处理器核心隔离，但当上述时钟脉冲门控指令使得至上述特殊逻辑方块的上述时钟脉冲信号致能并且上述特殊逻辑方块并未接收到电力时，重新启动上述特殊逻辑方块。
电脑可读取媒体可包括非易失性的存储器，例如：快闪存储器(flash)、光碟片(CD)、数字视频影碟片(DVD disks)、软式磁碟片(floppy disk)、随身碟(USB drives)以及硬编码(hard coded)存储器(例如唯读存储器(ROM)，以及易失性的存储器(例如静态随机存储器(SRAM)和动态随机存取存储器(DRAM))。存储器可位于处理器中。
根据本发明的另一实施例，一种减少处理器电力损耗的系统包括：一时钟脉冲门控逻辑模块，耦接于一功率和时钟脉冲门控逻辑模块，并且用以选择性地传送一第一时钟脉冲门控信号；上述功率和时钟脉冲门控逻辑模块，还耦接于一标头/标尾模块(header/footer module)、一隔离控制逻辑模块、一第一逻辑电路以及一第二逻辑电路，并且用以接收上述第一时钟脉冲门控信号和一功率状态信号，以及选择性地传送一第二时钟脉冲门控信号、一功率控制信号、一隔离控制信号以及一第三时钟脉冲门控信号；上述标头/标尾模块，还耦接于一特殊逻辑方块，并且用以接收上述功率控制信号，以及选择性地传送上述功率状态信号；上述隔离控制逻辑模块，还耦接于上述特殊逻辑方块以及一核心处理器，并且用以接收上述隔离控制信号；上述特殊逻辑方块，还耦接于上述第一逻辑电路，并且用以接收一第二时钟脉冲信号；上述第一逻辑电路，还耦接于一时钟脉冲产生器，并且用以接收一第一时钟脉冲信号和上述第二时钟脉冲控制信号，以及传送上述第二时钟脉冲信号；上述时钟脉冲产生器，还耦接于一第三逻辑电路，并且用以产生上述第一时钟脉冲信号和一第三时钟脉冲信号；上述第二逻辑电路，还耦接于上述核心处理器并且用以接收上述第三时钟脉冲控制信号和一第四时钟脉冲控制信号，以及传送一第四时钟脉冲信号；上述第三逻辑电路，还耦接于一第二时钟脉冲控制逻辑模块，并且用以接收上述第三时钟脉冲信号和一第五时钟脉冲控制信号；最后上述核心处理器，用以接收上述第四时钟脉冲信号。
本发明最佳实施例的优点为上述方法使得在处理器的操作期间中通过根据时钟脉冲门控信号将提供至闲置元件的电源失能以减少动态功率损失和漏电功率损失所增加的电力损耗。本发明最佳实施例的另一优点为该方法可通过当某些元件为电力管控时利用系统软件来控制以减少先前技术方法的唤醒时间上的损失。
附图说明
为了可更进一步地了解本发明以及其优点，将配合以下图示及实施例做说明，其中：
图1是根据本发明的实施例所述的一硬件实施例的方块图。
图2是根据本发明的实施例所述的一硬件和软件实施例的方块图。
图3是根据本发明的实施例所述的物件码的图示。
图4是根据本发明的实施例所述的一标头/标尾模块的图示。
图5是根据一最佳实施例所述的节省电力方法操作的高阶流程图。
图6是根据一最佳实施例所述的节省电力方法操作的高阶流程图。
并且，上述附图中的附图标记说明如下：
100、200～系统
101、201～第一时钟脉冲门控逻辑模块
102、202～第一时钟脉冲控制信号
103～电力及时钟脉冲门控逻辑模块
104、212～第二时钟脉冲控制信号
105、205～时钟脉冲产生器
106、204～第一时钟脉冲信号
107、207～第一逻辑门
108、208～第二时钟脉冲信号
109、209～特殊逻辑方块
110、210～第三时钟脉冲信号
111、211～第二时钟脉冲门控逻辑模块
112～第三时钟脉冲控制信号
113、213～第二逻辑门
114～第四时钟脉冲控制信号
115、215～功率控制信号
116、216～隔离控制模块信号
117～第三逻辑门
118～第五时钟脉冲信号
119～功率状态信号
120、220～隔离控制逻辑模块
121、221～核心处理器
122、222～标头/标尾逻辑模块
123、218～第四时钟脉冲信号
203～系统指令
401～第一输入信号
402～第二输入信号
403～第一反相门
404～第二反相门
405～第一信号
406～第二信号
407～第一P型场效应晶体管(PMOS)
408～第二P型场效应晶体管
409～第一电源供应信号
410～第二电源供应信号
411～第三反相门
412～第四反相门
413～第一输出信号
414～第二输出信号
具体实施方式
以下详细描述所组合和所使用的本发明最佳的实施例。然而，可了解的是本发明提供许多可具体实施在特定内容的广泛变化中的应用发明概念，在此所讨论的实施例仅为实施和执行本发明的特定方式的说明，并非用来限制本发明的范围。
于接下来的讨论中，提供许多的特定细节以提供对本发明的彻底了解。本领域普通技术人员可了解不须此特定细节亦可实施本发明，举例来说，为了不要以不必要的说明来混淆本发明，众所皆知的元件显示于概要图或方块图中。此外，有关于最重要的部分，有关于网络通信、电磁信号技术、使用者界面或输入/输出技术等等的说明是不需要此类说明即可对本发明的彻底了解，故大多数皆已省略，并且本领域普通技术人员皆可透彻了解关于网络通信、电磁信号技术、使用者界面或输入/输出技术等等的说明。
除非特别指出，不然所有描述于此的所有操作皆可执行在硬件或软件上，或者于软硬件的结合上。然而，在一最佳的实施例中，除非特别指出，不然处理器(例如：一电脑或一电子数据处理器)会根据码(例如：电脑程序码)、软件、且/或编至执行此类作用的集成电路来执行功能。
本发明可以完全皆为通过硬件的方式来实施，完全通过软件的方式，或包含硬件和软件元件的方式来实施。在最佳实施例中，本发明可利用软件(像是韧体、常驻软件、微码等，但并非限于此)来实施。
此外，本发明可以通过存取来自电脑可用媒体或电脑可读媒体的一电脑程序产品的方式来实施，其中电脑可用媒体或电脑可读媒体可提供电脑或任何指令执行系统所使用或与电脑或任何指令执行系统有关的程序码。为了达到此描述的目的，电脑可用媒体或电脑可读媒体可为任何装置或其他的实体上的媒体，其中任何装置或其他的实体上的媒体能包含、存储、数据交流、传导、或传输指令执行系统、装置或设备所使用或与指令执行系统、装置或设备有关的的程序。
适用于存储且/或执行程序码的数据处理系统可包括至少一处理器，上述处理器通过系统总线(system bus)直接或间接与存储器元件相连。上述存储器元件可包括在程序码、大量分批存储器(bulk storage)以及快取存储器的执行期间中使用的局部存储器，其中为了减少在执行期间从大量分批存储器中所重新得到的时码(times code)的数量，快取存储器提供至少若干的程序码的暂时存储。
有关于本发明的图示，图1是显示根据一实施例所述的减少处理器电力消耗的一系统100的组成元件图示。系统100包括硬件元件，其中硬件元件执行减少处理器电力消耗的操作功能。系统100还包括一第一时钟脉冲门控逻辑模块101、一第一时钟脉冲控制信号102、一功率及时钟脉冲门控逻辑模块103、一第二时钟脉冲控制信号104、一时钟脉冲产生器105、一第一时钟脉冲信号106、一第一逻辑门107、一第二时钟脉冲信号108、一特殊逻辑方块109以及一第三时钟脉冲信号110。系统100还包括一第二时钟脉冲门控逻辑模块111、一第三时钟脉冲控制信号112、一第二逻辑门113、一第四时钟脉冲控制信号114、一功率控制信号115、一隔离控制模块信号116、一第三逻辑门117、一第五时钟脉冲信号118、一功率状态信号119、一隔离控制逻辑模块120、一核心处理器121、一标头/标尾逻辑模块(header/footer logicmodule)122以及一第四时钟脉冲信号123。
在所述的实施例中，第一时钟脉冲门控逻辑模块101包括了逻辑电路，其中在接收来自系统100的适当指令后，逻辑电路执行使得特殊逻辑方块109的时钟脉冲失能或致能的操作功能。第一时钟脉冲门控逻辑模块101产生第一时钟脉冲控制信号102，而第一时钟脉冲控制信号102包括使时钟脉冲门控致能或失能的一指令。
在所述的实施例中，电力及时钟脉冲门控逻辑模块103包括了逻辑电路，例如根据第一时钟脉冲控制信号102和功率状态信号119的输入，逻辑电路执行该操作功能以必要地控制系统100的电力及时钟脉冲门控。电力及时钟脉冲门控逻辑模块103产生第二时钟脉冲控制信号104、第四时钟脉冲控制信号114、功率控制信号115以及隔离控制模块信号116。
在所述的实施例中，时钟脉冲产生器105产生第一时钟脉冲信号106以及第三时钟脉冲信号110，时钟脉冲产生器105包括了执行必要的操作以产生时钟脉冲信号的逻辑电路。第一时钟脉冲信号106以及第三时钟脉冲信号110为分别使用来操作特殊逻辑方块109和核心处理器121的系统时钟脉冲信号。
在所述的实施例中，第一逻辑门107为一组合逻辑功能，更具体的来说，第一逻辑门107接收第二时钟脉冲控制信号104以及第一时钟脉冲信号106，并且对应的输出第二时钟脉冲信号108。
在所述的实施例中，特殊逻辑方块109为一选择性的逻辑方块。例如，在不同的系统中特殊逻辑方块109包含存储器内建自我测试(MemoryBuilt-In Self-Test，mBIST)电路或其他的选择模块。特殊逻辑方块109接收第二时钟脉冲信号108，并且根据时钟脉冲致能的第二时钟脉冲信号108来操作。
目前的做法为嵌入至少一个标头/标尾逻辑模块122至特殊逻辑方块109中。标头/标尾逻辑模块122包括了位于电源和特殊逻辑方块109之间的电路或位于特殊逻辑方块109和接地(the ground)之间的电路。当标头/标尾逻辑模块122接收了来自电力及时钟脉冲门控逻辑模块103的一电力门控致能信号，标头/标尾逻辑模块122则会执行中断至特殊逻辑方块109的电力供应的操作。更具体地的来说，标头/标尾逻辑模块122接收功率控制信号115，并且产生一功率状态信号119。
在所述的实施例中，特殊逻辑方块109通过系统总线与隔离控制逻辑模块120沟通。其次，隔离控制逻辑模块120通过系统总线与核心处理器121交换数据。隔离控制逻辑模块120包括用以对核心处理器121指出特殊逻辑方块109并非为未知元件的逻辑电路。隔离控制逻辑模块120接收隔离控制模块信号116并且控制特殊逻辑方块109和核心处理器121之间的沟通。
在所述的实施例中，第二时钟脉冲门控逻辑模块111包括了一逻辑电路，其中在接收来自系统100的适当信号之后，该逻辑电路会执行使核心处理器121之时钟脉冲失能或致能的操作。第二时钟脉冲门控逻辑模块111产生第三时钟脉冲控制信号112，其中上述第三时钟脉冲控制信号112包括了使时钟脉冲门控失能或致能的一指令。
在所述的实施例中，第二逻辑门113为一组合式的逻辑功能。更具体地来说，第二逻辑门113接收第三时钟脉冲控制信号112和第三时钟脉冲信号110，并且第二逻辑门113根据第三时钟脉冲控制信号112和第三时钟脉冲信号110来产生第四时钟脉冲控制信号123。
在所述的实施例中，第三逻辑门117为一组合式逻辑功能，其设计为当两者输入信号皆为致能信号时，提供一时钟脉冲致能信号。更具体地来说，第三逻辑门117接收第四时钟脉冲控制信号114和第四时钟脉冲控制信号123并且对应地产生第五时钟脉冲信号118。第五时钟脉冲信号118包括了操作或不操作核心处理器121时钟脉冲的指令。
在所述的实施例中，核心处理器121包括了用以执行相似于一般处理器的操作功能的电路，如图1所示，核心处理器121执行用来允许系统100执行可执行功能的系统物件码(system object code)，例如，系统物件码可能包括执行减少动态功率的时钟脉冲门控程序的指令。
在系统100的实施例中，系统100决定特殊逻辑方块109是否为闲置的。当该逻辑方块为闲置的情况下，系统100则将时钟脉冲门控致能。第一时钟脉冲门控逻辑模块101对应地产生一门控致能的第一时钟脉冲控制信号102。电力及时钟脉冲门控逻辑模块103接收一门控致能的第一时钟脉冲控制信号102，电力及时钟脉冲门控逻辑模块103亦产生了一门控致能的第二时钟脉冲控制信号104。第一逻辑门107接收了门控致能的第二时钟脉冲控制信号104和时钟脉冲产生器105所产生的第一时钟脉冲信号106。根据上述信号，第一逻辑门107产生一门控致能的第二时钟脉冲信号108。特殊逻辑方块109接收上述门控致能的第二时钟脉冲信号108以避免特殊逻辑方块109根据第一时钟脉冲信号106来操作。
在所述的实施例中，电力及时钟脉冲门控逻辑模块103产生一隔离致能的隔离控制模块信号116。隔离控制逻辑模块120接收上述隔离致能的隔离控制模块信号116，其中隔离致能的隔离控制模块信号116启动了隔离控制逻辑模块120的运作。隔离控制逻辑模块120将特殊逻辑方块109以及核心处理器121隔离以通知核心处理器121特殊逻辑方块109为闲置的，而不是一未知的元件。
在所述的实施例中，电力及时钟脉冲门控逻辑模块103亦产生了一功率致能的功率控制信号115。标头/标尾逻辑模块122接收一功率致能的功率控制信号115并且会中断至特殊逻辑方块109的电力，标头/标尾逻辑模块122亦产生电力及时钟脉冲门控逻辑模块103所接收的功率状态信号119以通知电力及时钟脉冲门控逻辑模块103特殊逻辑方块109不再具有电力。
在所述的实施例中，当核心处理器121需要特殊逻辑方块109时，系统100致能第一时钟脉冲门控逻辑模块101以使其产生一门控失能的第一时钟脉冲控制信号102，电力及时钟脉冲门控逻辑模块103接收一门控失能的第一时钟脉冲控制信号102，则检查功率状态信号119。当功率状态信号119指出特殊逻辑方块109接收电力时，电力及时钟脉冲门控逻辑模块103传送一门控失能的第二时钟脉冲控制信号104。第一逻辑门107接收上述门控失能的第二时钟脉冲控制信号104和第一时钟脉冲信号106，并且第一逻辑门107产生一门控失能的第二时钟脉冲信号108以使得特殊逻辑方块109根据第一时钟脉冲信号106来操作。
在所述的实施例中，当上述功率状态信号119并未指出特殊逻辑方块109接收电力的情况下，电力及时钟脉冲门控逻辑模块103产生一门控致能的第四时钟脉冲控制信号114。第三逻辑门117接收门控致能的第四时钟脉冲控制信号114以及第四时钟脉冲信号123，并且对应地产生一门控致能的第四时钟脉冲信号118。门控致能的第四时钟脉冲信号118使得核心处理器112的时钟脉冲失能而造成核心处理器112产生闲置的情况。电力及时钟脉冲门控逻辑模块103亦产生一功率致能的功率控制信号115以及一隔离失能的隔离控制逻辑模块信号116。
在所述的实施例中，标头/标尾逻辑模块122接收上述功率致能的功率控制信号115，并且提供至特殊逻辑方块109的电力。标头/标尾逻辑模块122对应地产生功率状态信号119。隔离控制逻辑模块120接收该隔离失能的隔离控制逻辑模块信号116，并且成功地建立了特殊逻辑方块109和核心处理器121之间的沟通。当功率状态信号119指出特殊逻辑方块109接收到电力时，则电力及时钟脉冲门控逻辑模块103产生一门控失能的第二时钟脉冲控制信号104和一门控失能的第四时钟脉冲控制信号114。第一逻辑门107接收到上述门控失能的第二时钟脉冲控制信号104以及第一时钟脉冲信号106，接着产生一将特殊逻辑方块109致能的第二时钟脉冲信号108以根据上述的时钟脉冲信号来操作。第三逻辑门117接收一门控失能的第四时钟脉冲控制信号114和第三时钟脉冲信号123，并且对应地产生第五时钟脉冲控制信号118。第五时钟脉冲控制信号118使核心处理器121的时钟脉冲致能，即允许核心处理器121以不同于传统方式来操作。
因此，一般来说，系统100显示减少处理器电力损耗的硬件实现方式，图1中的系统100的实施允许系统在不须以其他的方法来修改系统软件下来使用电力闸。在另一实施例中，亦可在软件有修改的情况下来使用电力闸。例如，图2显示的系统200，其中该方法通过多个硬件元件和物件或电脑语言来执行系统100中电力及时钟脉冲门控逻辑模块103所执行的控制操作。
详细来说，图2中的系统200包括了接下叙述的硬件或软件元件：一第一时钟脉冲门控模块201、一第一时钟脉冲控制信号202、系统指令203、一第一时钟脉冲信号204、一时钟脉冲产生器205、一第一逻辑门207、一第二时钟脉冲信号208、一特殊逻辑方块209、一第三时钟脉冲信号210、一第二时钟脉冲门控模块211、一第二时钟脉冲控制信号212、一第二逻辑门213、一功率控制信号215、一隔离控制模块信号216、一第四时钟脉冲信号218、一隔离控制逻辑模块220、一核心处理器221以及一标头/标尾逻辑模块222。
在此实施例中，系统指令203包括了使系统200执行许多作用的电脑指令，系统200通过核心处理器221执行系统系统指令203。在此实施例中，为了减少处理器电力消耗，系统指令203包括了控制系统200的时钟脉冲和电力闸的指令。
在此实施例中，第一时钟脉冲门控模块201包括了一逻辑电路，其逻辑电路为在接收一来自系统指令203的一适当指令后，相对地产生一适当信号以使得时钟脉冲和电力门控致能。详细地说，第一时钟脉冲门控模块201产生一第一时钟脉冲控制信号202、隔离控制模块信号216和功率控制信号215。第一时钟脉冲控制信号202包括可将特殊逻辑方块209的时钟脉冲门控致能或失能的一指令。隔离控制模块信号216包括了隔离或不隔离特殊逻辑方块209的一指令。功率控制信号215包括了将特殊逻辑方块209的电力致能或失能的一指令。
在此实施例中，第一逻辑门207包括一组合式逻辑功能，因此，当第一逻辑门207通过第一时钟脉冲控制信号202接收了一相对于一时钟脉冲门控致能的指令的信号时，第一逻辑门207则不会将第一时钟脉冲信号204传送出去。相反的，当第一逻辑门207通过第一时钟脉冲控制信号202接收了一相对于一时钟脉冲门控失能的指令的信号时，第一逻辑门207则将第一时钟脉冲信号204当作第二时钟脉冲信号208输出以将特殊逻辑方块209的时钟脉冲致能。
在此实施例中，时钟脉冲产生器205包括了产生时钟脉冲信号的逻辑电路，该电路用于操作同步元件的时钟脉冲。这些同步元件根据该时钟脉冲信号来执行其指定的功能，如图2所示，时钟脉冲产生器205产生一操控特殊逻辑方块209的时钟脉冲的第一时钟脉冲信号204以及操控核心处理器221的时钟脉冲的第三时钟脉冲信号210。
在此实施例中，第二逻辑门213包括了一组合式逻辑功能，因此，当第二逻辑门213通过第二时钟脉冲控制信号212来接收一相对于一时钟脉冲门控致能指令的信号，第二逻辑门213并不会将第三时钟脉冲信号210传送出去。相反的，当第二逻辑门213通过第二时钟脉冲控制信号212来接收一相对于一时钟脉冲门控失能指令的信号，则第二逻辑门213将第三时钟脉冲信号210当作第四时钟脉冲信号218传送出去以将核心处理器221的时钟脉冲致能。
在此实施例中，第二时钟脉冲门控模块211包括了一逻辑电路，其中在接收来自系统指令203中的一适当指令之后，该逻辑电路产生使得时钟脉冲和电力门控致能的适当信号。详细地说，第二时钟脉冲门控模块211产生第二时钟脉冲控制信号212，第二时钟脉冲控制信号212包括了可将时钟脉冲门控失能或致能的指令。
在此实施例中，特殊逻辑方块209为选择性的逻辑方块。例如，在许多系统中，特殊逻辑方块209包括存储器内建自我测试电路或其他的选择模块。特殊逻辑方块209用以接收第二时钟脉冲信号208并且根据一致能的时钟脉冲信号来操作。
本发明方法为嵌入至少一个标头/标尾逻辑模块222至特殊逻辑方块209中。标头/标尾逻辑模块222包括了位于电源和特殊逻辑方块209之间的电路或位于特殊逻辑方块209和接地之间的电路。当标头/标尾逻辑模块222接收了来自电力及时钟脉冲门控逻辑模块的一电力门控致能信号，标头/标尾逻辑模块222则会执行中断至特殊逻辑方块209的电源供应的操作。详细来说，标头/标尾逻辑模块222接收功率控制信号215，其中该功率控制信号215包括了可将电力门控致能或失能的指令。
在所述的实施例中，特殊逻辑方块209通过系统总线与隔离控制逻辑模块220沟通。其次，隔离控制逻辑模块220通过系统总线与核心处理器221交换数据。隔离控制逻辑模块220包括了一逻辑电路，该逻辑电路用以对核心处理器221指出特殊逻辑方块209并非为未知元件的逻辑电路。隔离控制逻辑模块220接收隔离控制模块信号216并且根据隔离控制模块信号216控制特殊逻辑方块209和核心处理器221之间的沟通。隔离控制模块信号216包括了将特殊逻辑方块209和核心处理器221隔离与否的指令。
在所述的实施例中，核心处理器221包括了用以执行相似于一般处理器的操作功能的电路，如图2所示，核心处理器221执行系统指令203以允许系统200执行可执行操作。例如，系统物件码可能包括执行减少动态功率的时钟脉冲门控程序的指令。
在所述的实施例中，系统指令203通过核心处理器221命令系统200将时钟脉冲和电力门控致能。第一时钟脉冲门控逻辑模块201对应地产生第一逻辑门207所接收的一时钟脉冲门控致能的第一时钟脉冲控制信号202。第一逻辑门207不将第一时钟脉冲信号204传送出去，因此，使得特殊逻辑方块209的时钟脉冲失能而以致于节省了动态功率。第一时钟脉冲门控逻辑模块201亦产生了一电力门控致能的功率控制信号215和一隔离致能的隔离控制模块信号216。标头/标尾逻辑模块222对应地中断了至殊逻辑方块209的电力供应。隔离控制逻辑模块220接收了上述隔离致能的隔离控制模块信号216并且中断了特殊逻辑方块209和核心处理器221之间的沟通，亦代表告知了核心处理器221特殊逻辑方块209为无法利用的而不是未知的元件。
在所述的实施例中，系统指令203通过核心处理器221命令系统200将时钟脉冲和电力门控失能。第二时钟脉冲门控逻辑211对应地产生一时钟脉冲门控致能的第二时钟脉冲控制信号212。第二逻辑门213不将第三时钟脉冲信号210传送出去，因此，使得核心处理器221的时钟脉冲失能。核心处理器221会维持闲置状态直到已经准备好至特殊逻辑方块209的电源供应。第一时钟脉冲门控逻辑模块201产生一电力门控失能的功率控制信号215。标头/标尾逻辑模块222重新建立电源供应器和特殊逻辑方块209之间的连结。此外，第一时钟脉冲门控逻辑模块201产生一隔离失能的隔离控制模块信号216。隔离控制逻辑模块220根据隔离失能的隔离控制模块信号216来重新建立特殊逻辑方块209和核心处理器221之间的沟通。
在所述的实施例中，当电源供应器和特殊逻辑方块209之间的连结重新建立时，第一时钟脉冲门控逻辑模块201产生一时钟脉冲门控失能的第一时钟脉冲控制信号202。第一逻辑门207根据上述时钟脉冲门控失能的第一时钟脉冲控制信号202将第一时钟脉冲信号204当做第二时钟脉冲信号208传送出去以将特殊逻辑方块209的时钟脉冲致能。第二时钟脉冲门控逻辑模块211产生一时钟脉冲门控失能的第二时钟脉冲控制信号212。第二逻辑门213对应地将第三时钟脉冲信号210当做第四时钟脉冲信号218前送出去以使得核心处理器221的时钟脉冲致能。因此，图2中的系统200显示在硬件以及系统物件或电脑语言上执行减少处理器电力损耗的方法。
系统200的元件可利用许多种形式呈现，图3即为其中一种方式。详细来说，图3为详细说明的系统指令203。系统指令203包括使一目标方块致能的多个指令，其中上述目标方块命令系统200中的第一时钟脉冲门控逻辑模块201以执行使特殊逻辑方块209致能的必要操作。系统指令203亦包括了用以等待直到电源供应器已经准备完毕的一指令，当核心处理器221执行该指令时，系统指令203命令系统200中的第二时钟脉冲门控逻辑模块211将核心处理器221的时钟脉冲失能直到特殊逻辑方块209具有电力时。最后，系统指令203亦包括使一目标方块失能的指令，当核心处理器221执行的该指令时，该指令命令第一时钟脉冲门控逻辑模块201产生让系统200的特殊逻辑方块209的时钟脉冲和电力门控致能的相对信号，因此可节省动态功率和漏电功率。
系统100的标头/标尾逻辑模块122和系统200的标头/标尾逻辑模块222皆可以图4中的形式表示。在所述的实施例中，标头/标尾逻辑模块122/222包括位于电源供应器和选择性方块之间的标头的逻辑电路，或位于选择性方块和接地之间的标尾的逻辑电路，例如，标头可中断至选择性方块的电力。在一实施例中，标头/标尾逻辑模块122/222包括了一第一输入信号401、一第二输入信号402、一第一反相门403、一第二反相门404、一第一信号405、一第二信号406、一第一P型场效应晶体管(PMOS)407、一第二P型场效应晶体管408、一第一电源供应信号409、一第二电源供应信号410、一第三反相门411、一第四反相门412、一第一输出信号413以及一第二输出信号414。
在图4中的标头/标尾逻辑模块122/222的实施例中，当第一输入信号401以及第二输入信号402包括了一电力门控致能的信号，第一反相门403产生一功率致能的第一信号405，以及第二反相门404产生一功率失能的第二信号406。第一P型场效应晶体管407接收功率致能的第一信号405，即不导通第一P型场效应晶体管407以避免随着第一电源供应信号409的电力损失。第三反相门411接收功率致能的第一信号405并且产生一电力门控致能的第一输出信号413。相同道理，第二P型场效应晶体管408接收功率失能的第二信号406，即不导通第二P型场效应晶体管408以避免随着第二电源供应信号410的电力损失，第四反相门412接收功率失能的第二信号406并且产生一电力门控致能的第二输出信号414。
在所述的图4中的标头/标尾逻辑模块122/222的实施例中，当第一输入信号401以及第二输入信号402包括了一电力门控失能的信号，第一反相门403产生一功率致能的第一信号405，以及第二反相门404产生一功率致能的第二信号406。第一P型场效应晶体管407接收功率致能的第一信号405并导通，使得电力随着第一电源供应信号409流动。第三反相门411接收功率致能的第一信号405并且产生一电力门控失能的第一输出信号413。相同道理，第二P型场效应晶体管408接收功率致能的第二信号406，即将第二P型场效应晶体管408导通，允许随着第二电源供应信号410的电力，第四反相门412接收功率致能的第二信号406并且产生一电力门控失能的第二输出信号414。因此，一般来说，标头/标尾逻辑模块122/222可将到一选择性方块的电源供应失能。
图1中系统100以及图2中系统200皆可根据图5和图6所描述的流程来操作。图5以及图6是根据本发明最佳实施例的分别显示系统500和系统600的高阶流程图，其中流程图为描述例如图1中的系统100所执行的逻辑操作步骤。如方块505所述，该流程开始于系统接收到一时钟脉冲门控信号，例如，电力和时钟脉冲门控逻辑模块103接收到第一时钟脉冲门控信号102。接着，如方块510所述，系统100判断该时钟脉冲门控信号是否将时钟脉冲门控致能，例如，电力和时钟脉冲门控逻辑模块103判断第一时钟脉冲门控信号102指出时钟脉冲门控为致能或是失能。如方块515所述，当时钟脉冲门控为失能的情况下，程序顺着标示为“否”的路径进入了图6中的方块605中(即图5中标示为A的方块中)。
如方块515所述，当时钟脉冲门控为致能的情况下，程序顺着标示为“是”的路径进入了方块520中。接着，如方块520所示，系统100使得特殊逻辑方块的时钟脉冲失能，例如，电力和时钟脉冲门控逻辑模块103将特殊逻辑方块109的时钟脉冲失能。再来，如方块525所示，系统100将特殊逻辑方块和核心处理器隔离，例如，电力和时钟脉冲门控逻辑模块103命令隔离控制逻辑模块120将特殊逻辑方块109隔离。
接着，如方块530所示，系统100将至特殊逻辑方块中的电力失能，例如，电力和时钟脉冲门控逻辑模块103执行如上文所述的步骤以使得至特殊逻辑方块109的电力失能。接着如方块535所示，系统100判断该时钟脉冲门控信号的数值是否改变，例如，电力和时钟脉冲门控逻辑模块103会判断第一时钟脉冲门控信号102是否改变了。
如方块540所示，当时钟脉冲门控信号已经改变时，程序顺着标示为“是”的路径进入至方块510中，其中在方块510，系统100判断脉门控制信号通知将时钟脉冲门控致能或失能。如方块540所示，当时钟脉冲门控信号没有改变时，程序顺着标示为“否”的路径，则程序结束，因此结束了图5中系统500所显示的方法。如方块515所示，当该时钟脉冲门控为失能时，程序会沿着标示为“否”的路径进入了系统600的方块605中，其中系统600显示在电力从特殊逻辑方块移除的一段期间之后的特殊逻辑方块的运作顺序。
如方块605所示，系统100会判断特殊逻辑方块的功率状态，例如，电力和时钟脉冲门控逻辑模块103根据功率状态信号119来检查特殊逻辑方块109的功率状态。如方块610所示，当该特殊逻辑方块有接收电力的情况下，程序会沿着标示“是”的路径，并且结束了该程序。如方块610所示，当并未提供电力给该特殊逻辑方块的情况下，程序会沿着标示“否”的路径进入了方块615中，其中系统100会将核心处理器的时钟脉冲失能。例如，电力和时钟脉冲门控逻辑模块103会执行如上文所述的操作步骤而使得核心处理器121的时钟脉冲失能。
接着，如方块620所示，系统100将电力输入至该特殊逻辑方块中，例如，电力和时钟脉冲门控逻辑模块103会执行如上文所述的操作步骤而将电力输入至该特殊逻辑方块109中。接着，如方块625所示，系统100会判断供应至该特殊逻辑方块中的功率状态，例如，电力和时钟脉冲门控逻辑模块103会判断该特殊逻辑方块109中的功率状态。
再者，如方块630所示，当并未提供电力给特殊逻辑方块时，系统100沿着标示“否”的路径进入了方块635中，其中在方块635中，系统100会等待并且回到方块625中。如方块630所示，当有提供电力给特殊逻辑方块时，系统100沿着标示“是”的路径进入了方块640，其中在方块640中，系统100无法将特殊逻辑方块隔离。例如，电力和时钟脉冲门控逻辑模块103发送信号到隔离控制逻辑模块120而隔离失效。
接着，如方块645所示，系统100将特殊逻辑方块的时钟脉冲致能，例如电力和时钟脉冲门控逻辑模块103会执行如上文所述的操作步骤而使得特殊逻辑方块109的时钟脉冲致能。接着，如方块650所示，系统100将核心处理器的时钟脉冲致能，例如电力和时钟脉冲门控逻辑模块103会执行如上文所述的操作步骤而将核心处理器121的时钟脉冲致能。因此，一般来说，系统100可通过时钟脉冲门控和电力闸来减少系统总功率上的消耗，例如从运作的特殊逻辑方块中移除电力以便于终止漏电功率的损失。
因此，在此所公开的实施例提供了许多优点，例如，尽管先前方法可节省动态功率，而本发明所说明的方法中可减少动态和漏电功率的损失，因此，可减少在操作的过程中系统的总功率的损失。此方法可除去当元件不操作然而在时钟脉冲门控期间闲置所发生的电力损耗。
此外，先前技术的系统一般来说是通过将系统所有元件的电力降低的方式(但除了需要重新开启的闲置方块例外)来达到节省漏电功率的损失。但却会发生严重的时间上的损失，因为系统需要等待直到这些方块接收到电力的时候。但本发明所提出的方法却可仅仅通过控制这些闲置的各个元件的进入/进出电力来减少唤醒时间上的损失，因此大大地减少了为了将所有元件回到运作中的状态下所需要的总时间。
虽然本发明以及其优点已详细地描述，但可了解的是，在未背离本申请专利保护范围所定义的本发明的精神和范围下，可做些许的更动、替换与润饰。例如，在上文所讨论的许多特征和功能皆可利用软件、硬件、或韧体、或其结合来实现。另外，本领域普通技术人员可了解调整执行步骤顺序并未跳脱本发明的精神以及范围。
此外，本发明的应用范围并非仅限于所描述在说明书中的内容、工具、方法以及步骤的程序、机构、产品、构成的特定实施例。本领域普通技术人员可从根据本发明所描述的相对实施例执行大致相同的功能或达到大体上相同的结果的内容、工具、方法、或步骤、现存的或后来所发展的发明、程序、机构、产品、构成来透彻了解。因此，随附的权利要求预期包括如内容、工具、方法或步骤的程序、机构、产品、构成的范围内。

Claims (15)

1.一种减少处理器电力损耗的方法，包括：
接收一针对一特殊逻辑方块的时钟脉冲门控指令，其中上述时钟脉冲门控指令包括了可选择性地将一时钟脉冲信号致能或失能的一指令；
当上述时钟脉冲门控指令将到上述特殊逻辑方块的上述时钟脉冲信号失能时，隔离上述特殊逻辑方块与一核心处理器，并且停止送电力至上述特殊逻辑方块；以及
当上述时钟脉冲门控指令将到上述特殊逻辑方块的上述时钟脉冲信号致能并且上述特殊逻辑方块并未接收到电力时，重新启动上述特殊逻辑方块。
2.如权利要求1所述的减少处理器电力损耗的方法，其中隔离上述特殊逻辑方块与上述核心处理器的步骤还包括：
启动一隔离控制逻辑模块；以及
使得上述特殊逻辑方块的时钟脉冲失能。
3.如权利要求1所述的减少处理器电力损耗的方法，其中使得送至上述特殊逻辑方块的电力失能的步骤还包括：
启动一逻辑模块来中断提供至上述特殊逻辑方块的电力；以及
追踪上述特殊逻辑方块的功率状态。
4.如权利要求2所述的减少处理器电力损耗的方法，其中使得送至上述特殊逻辑方块的电力失能的步骤还包括：
启动一逻辑模块以中断供应至上述特殊逻辑方块的电力；以及
追踪上述特殊逻辑方块的功率状态。
5.如权利要求1所述的减少处理器电力损耗的方法，其中重新启动上述特殊逻辑方块的步骤还包括：
将上述核心处理器的时钟脉冲失能；
停用中断供应至上述特殊逻辑方块的电力的上述逻辑模块；
追踪上述特殊逻辑方块的功率状态；
当上述特殊逻辑方块接收了电力时，停用隔离上述逻辑模块的上述特殊逻辑方块；
将上述特殊逻辑方块的时钟脉冲致能；以及
将上述的核心处理器时钟脉冲致能。
6.一种减少处理器电力损耗的系统，包括：
一时钟脉冲门控逻辑模块，耦接于一电力和时钟脉冲门控逻辑模块，并且选择性地传送一第一时钟脉冲门控信号；
上述电力和时钟脉冲门控逻辑模块，还耦接于一标头/标尾模块、一隔离控制逻辑模块、一第一逻辑电路以及一第二逻辑电路，并且用以接收上述第一时钟脉冲门控信号和一功率状态信号，以及选择性地传送一第二时钟脉冲门控信号、一功率控制信号、一隔离控制信号以及一第三时钟脉冲门控信号；
上述标头/标尾模块，还耦接于一特殊逻辑方块，并且用以接收上述功率控制信号，以及选择性地传送上述功率状态信号；
上述隔离控制逻辑模块，还耦接于上述特殊逻辑方块以及一核心处理器，并且用以接收上述隔离控制信号；
上述特殊逻辑方块，还耦接于上述第一逻辑电路，并且用以接收一第二时钟脉冲信号；
上述第一逻辑电路，还耦接于一时钟脉冲产生器，并且用以接收一第一时钟脉冲信号和上述第二时钟脉冲控制信号，以及传送上述第二时钟脉冲信号；
上述时钟脉冲产生器，还耦接于一第三逻辑电路，并且用以产生上述第一时钟脉冲信号和一第三时钟脉冲信号；
上述第二逻辑电路，还耦接于上述核心处理器并且用以接收上述第三时钟脉冲控制信号和一第四时钟脉冲控制信号，以及传送一第四时钟脉冲信号；
上述第三逻辑电路，还耦接于一第二时钟脉冲控制逻辑模块，并且用以接收上述第三时钟脉冲信号和一第五时钟脉冲控制信号；以及
上述核心处理器，用以接收上述第四时钟脉冲信号。
7.如权利要求6所述的减少处理器电力损耗的系统，其中上述电力和时钟脉冲门控逻辑模块接收来自上述时钟脉冲门控逻辑模块的上述第一时钟脉冲门控信号，并对应地执行逻辑操作以控制至上述特殊逻辑方块中的上述第二时钟脉冲信号，执行逻辑操作以控制至上述核心处理器中的上述第四时钟脉冲信号，执行逻辑操作以控制至上述特殊逻辑方块中的电力，以及执行逻辑操作以隔离上述特殊逻辑方块。
8.如权利要求6所述的减少处理器电力损耗的系统，其中上述标头/标尾模块还包括将至上述特殊逻辑方块的电力失能的多个逻辑操作。
9.如权利要求6所述的减少处理器电力损耗的系统，其中上述隔离控制逻辑模块还包括将上述特殊逻辑方块与上述核心处理器隔离的多个逻辑操作。
10.如权利要求6所述的减少处理器电力损耗的系统，其中上述功率和时钟脉冲门控逻辑模块还包括一处理器所执行的可实施多个指令。
11.如权利要求6所述的减少处理器电力损耗的系统，其中上述标头/标尾模块还包括一处理器所执行的可实施多个指令。
12.如权利要求6所述的减少处理器电力损耗的系统，其中上述隔离控制逻辑模块还包括一处理器所执行的可实施多个指令。
13.如权利要求6所述的减少处理器电力损耗的系统，其中上述标头/标尾模块还包括：
一第一反相门，上述第一反相门的输出耦接于一第一P型场效应晶体管的输入和一第二反相门，并且用以接收一第一功率信号；
上述第一P型场效应晶体管，还耦接于一电源供应器和上述特殊逻辑方块；
上述第二反相门用以接收上述第一反相门的输出信号；
一第三反相门，上述第三反相门的输出耦接于一第二P型场效应晶体管的输入和一第四反相门，并且用以接收一第二功率信号；
上述第二P型场效应晶体管还耦接于上述电源供应器和上述特殊逻辑方块；以及
上述第四反相门用以接收上述第三反相门的输出信号。
14.如权利要求6所述的减少处理器电力损耗的系统，其中上述标头/标尾模块还包括：
一第一反相门，上述第一反相门的输出耦接于一第一P型场效应晶体管的输入和一第二反相门，并且用以接收一第一功率信号；
上述第一P型场效应晶体管，还耦接于上述特殊逻辑方块和一地面；
上述第二反相门用以接收上述第一反相门的输出信号；
一第三反相门，上述第三反相门的输出耦接于一第二P型场效应晶体管的输入和一第四反相门，并且用以接收一第二功率信号；
上述第二P型场效应晶体管还耦接于上述特殊逻辑方块和上述地面；以及
上述第四反相门用以接收上述第三反相门的输出信号。
15.如权利要求6所述的减少处理器电力损耗的系统，其中上述第二逻辑电路包括一与门。
CN2010100020609A 2009-01-07 2010-01-07 减少处理器电力损耗的方法以及系统 Active CN101770279B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14307909P 2009-01-07 2009-01-07
US61/143,079 2009-01-07
US12/619,428 US8347132B2 (en) 2009-01-07 2009-11-16 System and method for reducing processor power consumption
US12/619,428 2009-11-16

Publications (2)

Publication Number Publication Date
CN101770279A true CN101770279A (zh) 2010-07-07
CN101770279B CN101770279B (zh) 2012-06-20

Family

ID=42312482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010100020609A Active CN101770279B (zh) 2009-01-07 2010-01-07 减少处理器电力损耗的方法以及系统

Country Status (2)

Country Link
US (1) US8347132B2 (zh)
CN (1) CN101770279B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105204601A (zh) * 2015-09-16 2015-12-30 江苏辰汉电子科技有限公司 一种系统上电自动开机电路及其开机方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9471125B1 (en) * 2010-10-01 2016-10-18 Rockwell Collins, Inc. Energy efficient processing device
CN103959196A (zh) 2011-11-21 2014-07-30 英特尔公司 用于性能改善的可重配置图形处理器
JP6103825B2 (ja) * 2012-06-07 2017-03-29 キヤノン株式会社 半導体集積回路、情報処理装置
US9270270B2 (en) 2012-09-19 2016-02-23 Qualcomm Incorporated Clock gating circuit for reducing dynamic power
US10242652B2 (en) * 2013-06-13 2019-03-26 Intel Corporation Reconfigurable graphics processor for performance improvement
KR102325453B1 (ko) * 2014-12-04 2021-11-11 삼성전자주식회사 반도체 장치의 동작 방법
KR102301639B1 (ko) * 2015-01-23 2021-09-14 삼성전자주식회사 SoC(System-on Chip), 그의 전력 관리 방법 및 전자 장치
US9785211B2 (en) * 2015-02-13 2017-10-10 Qualcomm Incorporated Independent power collapse methodology
US9887698B2 (en) * 2015-12-14 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Internal clock gated cell
US11003238B2 (en) * 2017-04-03 2021-05-11 Nvidia Corporation Clock gating coupled memory retention circuit
US10545556B2 (en) * 2017-05-10 2020-01-28 Texas Instruments Incorporated Fine-grained dynamic power and clock-gating control
US10783299B1 (en) * 2018-03-27 2020-09-22 Cadence Design Systems, Inc. Simulation event reduction and power control during MBIST through clock tree management
US11514551B2 (en) 2020-09-25 2022-11-29 Intel Corporation Configuration profiles for graphics processing unit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6438700B1 (en) * 1999-05-18 2002-08-20 Koninklijke Philips Electronics N.V. System and method to reduce power consumption in advanced RISC machine (ARM) based systems
CN100448310C (zh) * 2005-04-06 2008-12-31 大唐移动通信设备有限公司 移动终端的待机处理方法以及装置
JP4724461B2 (ja) * 2005-05-17 2011-07-13 Ｏｋｉセミコンダクタ株式会社 システムｌｓｉ
US7773236B2 (en) * 2006-06-01 2010-08-10 Toshiba Tec Kabushiki Kaisha Image forming processing circuit and image forming apparatus
EP2058725A3 (en) * 2007-06-11 2015-07-22 Mediatek Inc. Method of and apparatus for reducing power consumption within an integrated circuit
US8015426B2 (en) * 2008-03-27 2011-09-06 International Business Machines Corporation System and method for providing voltage power gating
CN101504566A (zh) * 2009-01-21 2009-08-12 北京红旗胜利科技发展有限责任公司 一种降低cpu功耗的方法和一种cpu
CN101504567B (zh) * 2009-01-21 2012-08-15 北京红旗胜利科技发展有限责任公司 一种cpu、cpu指令系统及降低cpu功耗的方法
CN101498963B (zh) * 2009-03-02 2013-02-13 北京红旗胜利科技发展有限责任公司 一种降低cpu功耗的方法和一种cpu、一种数字芯片
CN101581963B (zh) * 2009-06-19 2013-03-13 北京红旗胜利科技发展有限责任公司 一种降低cpu功耗的方法和一种cpu

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105204601A (zh) * 2015-09-16 2015-12-30 江苏辰汉电子科技有限公司 一种系统上电自动开机电路及其开机方法

Also Published As

Publication number Publication date
US8347132B2 (en) 2013-01-01
CN101770279B (zh) 2012-06-20
US20100174933A1 (en) 2010-07-08

Similar Documents

Publication Publication Date Title
CN101770279B (zh) 减少处理器电力损耗的方法以及系统
CN102823143B (zh) 功率门控控制模块、集成电路设备、信号处理系统、电子设备及其方法
KR100958044B1 (ko) Ｃｐｕ 파워 다운 방법 및 그 장치
CN102778943B (zh) 状态控制方法、装置及便携终端
US8316252B2 (en) Distributed clock gating with centralized state machine control
EP1742143B1 (en) Method and system for power consumption management, and corresponding computer program product
EP2580657B1 (en) Information processing device and method
US20060107077A1 (en) Programmable power transition counter
CN104024980A (zh) 连接的待机睡眠状态
GB2407665A (en) Power-saving control circuitry of electronic device and operating method thereof
US20150162903A1 (en) Efficient wakeup of power gated domains through charge sharing and recycling
CN103959648A (zh) 节约电荷的功率门控装置和方法
CN109613970B (zh) 一种基于fpga和dsp架构的低功耗处理方法
US20190346908A1 (en) Voltage rail coupling sequencing based on upstream voltage rail coupling status
US20130138990A1 (en) Digital component power savings in a host device and method
CN101069350B (zh) 使用选择性电源选通来降低功耗的设备和方法
CN101581963A (zh) 一种降低cpu功耗的方法和一种cpu
CN102929381A (zh) 电子系统及其电源管理方法
CN109799898A (zh) 一种芯片的电源控制装置、芯片及其电源控制方法
CN103650346B (zh) 管道功率门控技术
Olivieri et al. A low-power microcontroller with on-chip self-tuning digital clock-generator for variable-load applications
Ishihara et al. Programmable power management architecture for power reduction
CN116126117B (zh) 一种片上功耗自动管理系统及方法
CN113253824B (zh) 一种基于risc-v内核的mcu系统、供电方法以及终端设备
CN1332287C (zh) 电源管理的频率电压装置及频率电压控制的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant