CN111522593A - 具有高适应性的芯片休眠唤醒控制系统及控制方法 - Google Patents
具有高适应性的芯片休眠唤醒控制系统及控制方法 Download PDFInfo
- Publication number
- CN111522593A CN111522593A CN202010601245.5A CN202010601245A CN111522593A CN 111522593 A CN111522593 A CN 111522593A CN 202010601245 A CN202010601245 A CN 202010601245A CN 111522593 A CN111522593 A CN 111522593A
- Authority
- CN
- China
- Prior art keywords
- clock
- control
- control module
- wake
- lclk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4418—Suspend and resume; Hibernate and awake
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
Abstract
本发明公开了一种具有高适应性的芯片休眠唤醒控制系统和方法，该芯片休眠唤醒控制系统包括两个时钟域，两个时钟域为LCLK时钟域和总线SYSCLK时钟域，以使得系统控制和时钟控制分别在总线SYSCLK时钟域和LCLK时钟域中进行，其中，LCLK时钟域的频率小于总线SYSCLK时钟域的频率；并且其中，总线SYSCLK时钟域设置有系统控制模块，LCLK时钟域设置有时钟控制模块，系统控制模块的输出端与时钟控制模块的输入端相连接，以使得系统控制模块在总线SYSCLK时钟域产生第一控制信号，并将第一控制信号直接发送至时钟控制模块，以在LCLK时钟域中进行时钟控制。本发明采用双时钟域来控制芯片休眠和唤醒，从而可以有效处理开关时钟振荡器带来的毛刺问题，适应性高，稳定性好。
Description
技术领域
本发明是关于主控芯片的功耗控制技术领域，特别是关于一种具有高适应性的芯片休眠唤醒控制系统及控制方法。
背景技术
随着微电子技术的高速发展，移动领域设备大多使用电池供电，比如手机、移动物联网终端、可穿戴设备等，对芯片的功耗提出了严苛的要求。在这些设备中控制芯片具有不可或缺的地位，特别是主控芯片（Micro Control Unit，MCU），已经成为目前应用最为广泛的系统级芯片（System on Chip, SOC）芯片之一。随着设计复杂度和制造集成度的不断提升，主控芯片的功耗控制是技术人员在设计中需要考虑的重要因素。
目前广泛应用的系统框架如图1所示。其中整个控制模块都在一个时钟域，在进出休眠唤醒模式的时候，需要硬件自动打开或者关闭时钟振荡器。当系统进入休眠，由系统控制模块产生SYSCLK域控制信号到时钟控制模块，时钟控制模块产生SYSCLK域的控制信号关闭时钟振荡器；当系统唤醒时，由系统控制模块给出异步复位信号打开时钟振荡器。
然而，现有的休眠、唤醒方案在打开时钟振荡器的时候，由于震荡电路本身的原因会产生不稳定的时钟，可能会产生毛刺。在关闭时钟的时候，时钟有相位延迟，也可能产生毛刺。毛刺的产生对电路会产生不良影响，严重的时候会导致芯片功能错误，在芯片设计中时钟毛刺问题令工程师非常头痛。传统方式要求模拟时钟震荡器加入复杂的逻辑来避免打开和关闭时钟振荡器时产生毛刺。这增加了模拟时钟振荡器的设计复杂程度，尤其现有的MCU中都有多个时钟源，从而大大增加了芯片的面积和功耗。由于传统方案只有单一时钟控制，当时钟关闭后只能通过异步复位打开时钟振荡器，这部分电路非常敏感，芯片管脚上有干扰信号可能会误唤醒芯片。为了解决这个问题，需要在电路板上增加滤波电路，然而这样会增加芯片的应用成本，而且对时钟振荡器和应用电路板都有特殊要求，适应性比较窄。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种具有高适应性的芯片休眠唤醒控制系统及方法，其采用双时钟域控制芯片休眠和唤醒，适应性高，稳定性好。
为实现上述目的，本发明提供了一种具有高适应性的芯片休眠唤醒控制系统，该芯片休眠唤醒控制系统包括两个时钟域，两个时钟域为LCLK时钟域和总线SYSCLK时钟域，以使得系统控制和时钟控制分别在总线SYSCLK时钟域和LCLK时钟域中进行，其中，LCLK时钟域的频率小于总线SYSCLK时钟域的频率；并且其中，总线SYSCLK时钟域设置有系统控制模块，LCLK时钟域设置有时钟控制模块，系统控制模块的输出端与时钟控制模块的输入端相连接，以使得系统控制模块在总线SYSCLK时钟域产生第一控制信号，并将第一控制信号直接发送至时钟控制模块，以在LCLK时钟域中进行时钟控制。
在一优选的实施方式中，总线SYSCLK时钟域还设置有门控单元和时钟振荡器，时钟振荡器与门控单元相连接，门控单元的输出端与系统控制模块的输入端相连接，时钟控制模块的输出端分别与门控单元的输入端以及时钟振荡器的输入端相连接。
在一优选的实施方式中，其中，当系统休眠时，系统控制模块产生第一控制信号，并将第一控制信号发送至时钟控制模块，时钟控制模块产生第二控制信号将门控单元关闭；在一个LCLK时钟之后，时钟控制模块产生脉冲信号，并将脉冲信号发送至时钟振荡器将时钟振荡器关闭，从而使得系统休眠时门控单元先于时钟振荡器关闭。
在一优选的实施方式中，总线SYSCLK时钟域还设置有唤醒模块，唤醒模块与系统控制模块相连接，在系统唤醒时，唤醒模块通过系统控制模块发出第一控制信号，第一控制信号经过时钟控制模块滤波和同步后产生脉冲信号打开时钟振荡器，时钟控制模块等待时钟稳定后产生第二控制信号再打开门控单元，从而使得系统唤醒时门控单元后于时钟振荡器打开。
在一优选的实施方式中，唤醒模块将芯片管脚作为唤醒的信号源，并采用同步唤醒的方式进行唤醒操作。
本发明还提供了一种具有高适应性的芯片休眠唤醒控制方法，该芯片休眠唤醒控制方法包括如下步骤：设置两个时钟域，其中，两个时钟域为LCLK时钟域和总线SYSCLK时钟域，LCLK时钟域的频率小于总线SYSCLK时钟域的频率；系统控制模块在总线SYSCLK时钟域中产生第一控制信号，并将第一控制信号直接发送至LCLK时钟域，用于在LCLK时钟域进行时钟控制；基于接收到第一控制信号，时钟控制模块在LCLK时钟域中产生第二控制信号，并将第二控制信号发送至门控单元，以关闭或打开时钟通路；以及基于接收到第一控制信号，时钟控制模块在LCLK时钟域中产生脉冲信号，并将脉冲信号发送至时钟振荡器，以打开或关闭时钟源。
在一优选的实施方式中，当进行系统休眠时，系统控制模块产生第一控制信号，并将第一控制信号发送至时钟控制模块，时钟控制模块产生第二控制信号将门控单元关闭；在一个LCLK时钟之后，时钟控制模块产生脉冲信号，并将脉冲信号发送至时钟振荡器将时钟振荡器关闭。
在一优选的实施方式中，当进行系统唤醒时，唤醒模块通过系统控制模块发出第一控制信号，第一控制信号经过时钟控制模块滤波和同步后产生脉冲信号打开时钟振荡器，时钟控制模块等待时钟稳定后产生第二控制信号再打开门控单元。
在一优选的实施方式中，唤醒模块将芯片管脚作为唤醒的信号源，并采用同步唤醒的方式进行唤醒操作。
与现有技术相比，根据本发明的具有高适应性的芯片休眠唤醒控制系统及方法具有如下优点：本发明采用双时钟域来控制芯片休眠和唤醒，使得系统控制和时钟控制在两个时钟域中，从而可以有效处理开关时钟振荡器带来的毛刺问题，本发明的芯片休眠唤醒控制系统适应性高，设计简单、稳定性好，并且可以简化时钟振荡器的设计，减小芯片的面积和功耗。
附图说明
图1是现有的芯片休眠唤醒控制系统的结构框图；
图2是根据本发明一实施方式的芯片休眠唤醒控制系统的结构框图；
图3是根据本发明一实施方式的芯片休眠唤醒控制方法流程图。
具体实施方式
下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
如图2所示，根据本发明优选实施方式的具有高适应性的芯片休眠唤醒控制系统，包括两个时钟域，两个时钟域为LCLK时钟域100和总线SYSCLK时钟域200，以使得系统控制和时钟控制分别在总线SYSCLK时钟域200和LCLK时钟域100中进行，其中，LCLK时钟域100的频率远远小于总线SYSCLK时钟域200的频率。并且其中，总线SYSCLK时钟域200设置有系统控制模块201、门控单元202、时钟振荡器203和唤醒模块204，LCLK时钟域100设置有时钟控制模块101。系统控制模块201的输出端与时钟控制模块101的输入端相连接，以使得系统控制模块201在总线SYSCLK时钟域产生第一控制信号111，并将第一控制信号111直接发送至时钟控制模块101，以在LCLK时钟域100中进行时钟控制，而不用于在总线SYSCLK时钟域进行时钟控制。
上述方案中，时钟振荡器203与门控单元202相连接，门控单元202的输出端与系统控制模块201的输入端相连接，时钟控制模块101的输出端分别与门控单元202的输入端以及时钟振荡器203的输入端相连接，唤醒模块204与系统控制模块201相连接。
当系统休眠时，系统控制模块201产生第一控制信号111，并将第一控制信号111发送至时钟控制模块101，然后时钟控制模块101产生第二控制信号112将门控单元202关闭，在一个LCLK时钟之后，时钟控制模块101产生脉冲信号113，并将脉冲信号113发送至时钟振荡器203将时钟振荡器203关闭，从而使得系统休眠时门控单元先于时钟振荡器关闭。由于在时钟振荡器关闭之前门控单元已经关闭，由于关闭产生的毛刺信号则不会对后级电路产生影响。
在系统唤醒时，唤醒模块204通过系统控制模块201发出第一控制信号111，第一控制信号111经过时钟控制模块101滤波和同步后产生脉冲信号113打开时钟振荡器203，时钟控制模块101等待时钟稳定后再产生第二控制信号112以打开门控单元，从而使得系统唤醒时门控单元后于时钟振荡器打开。这时候由于时钟电路启动带来的毛刺也被门控单元挡在前一级，因此不会对后级电路产生影响。
本发明的唤醒模块将芯片管脚作为唤醒的信号源，并用LCLK时钟对管脚信号进行同步和滤波处理，即采用同步唤醒的方式进行唤醒操作。这样可以应对电路板上的干扰噪声，不需要电路板上额外的抗噪声设计。
如图3所示，本发明还提供了一种具有高适应性的芯片休眠唤醒控制方法，该芯片休眠唤醒控制方法包括如下步骤：步骤301：设置两个时钟域，其中，两个时钟域为LCLK时钟域和总线SYSCLK时钟域，LCLK时钟域的频率小于总线SYSCLK时钟域的频率；步骤302：系统控制模块在总线SYSCLK时钟域中产生第一控制信号，并将第一控制信号直接发送至LCLK时钟域，用于在LCLK时钟域进行时钟控制；步骤303：基于接收到第一控制信号，时钟控制模块在LCLK时钟域中产生第二控制信号，并将第二控制信号发送至门控单元，以关闭或打开时钟通路；以及步骤304：基于接收到第一控制信号，时钟控制模块在LCLK时钟域中产生脉冲信号，并将脉冲信号发送至时钟振荡器，以打开或关闭时钟源。
当进行系统休眠时，系统控制模块产生第一控制信号，并将第一控制信号发送至时钟控制模块，时钟控制模块产生第二控制信号将门控单元关闭；在一个LCLK时钟之后，时钟控制模块产生脉冲信号，并将脉冲信号发送至时钟振荡器将时钟振荡器关闭。当进行系统唤醒时，唤醒模块通过系统控制模块发出第一控制信号，第一控制信号经过时钟控制模块滤波和同步后产生脉冲信号打开时钟振荡器，时钟控制模块等待时钟稳定后产生第二控制信号再打开门控单元。门控单元由LCLK时钟域的信号控制，系统休眠时门控单元先于时钟振荡器关闭，系统唤醒时门控单元后于时钟振荡器打开，从而可以有效避免时钟毛刺对后级电路的影响。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。
Claims (9)
1.一种具有高适应性的芯片休眠唤醒控制系统，其特征在于，所述芯片休眠唤醒控制系统包括两个时钟域，所述两个时钟域为LCLK时钟域和总线SYSCLK时钟域，以使得系统控制和时钟控制分别在所述总线SYSCLK时钟域和LCLK时钟域中进行，其中，所述LCLK时钟域的频率小于所述总线SYSCLK时钟域的频率；
并且其中，所述总线SYSCLK时钟域设置有系统控制模块，所述LCLK时钟域设置有时钟控制模块，所述系统控制模块的输出端与所述时钟控制模块的输入端相连接，以使得所述系统控制模块在所述总线SYSCLK时钟域产生第一控制信号，并将所述第一控制信号直接发送至所述时钟控制模块，以在所述LCLK时钟域中进行时钟控制。
2.如权利要求1所述的芯片休眠唤醒控制系统，其特征在于，所述总线SYSCLK时钟域还设置有门控单元和时钟振荡器，所述时钟振荡器与所述门控单元相连接，所述门控单元的输出端与所述系统控制模块的输入端相连接，所述时钟控制模块的输出端分别与所述门控单元的输入端以及所述时钟振荡器的输入端相连接。
3.如权利要求2所述的芯片休眠唤醒控制系统，其特征在于，其中，当系统休眠时，所述系统控制模块产生所述第一控制信号，并将所述第一控制信号发送至所述时钟控制模块，所述时钟控制模块产生第二控制信号将所述门控单元关闭；在一个LCLK时钟之后，所述时钟控制模块产生脉冲信号，并将所述脉冲信号发送至所述时钟振荡器将所述时钟振荡器关闭，从而使得系统休眠时所述门控单元先于所述时钟振荡器关闭。
4.如权利要求3所述的芯片休眠唤醒控制系统，其特征在于，所述总线SYSCLK时钟域还设置有唤醒模块，所述唤醒模块与系统控制模块相连接，在系统唤醒时，所述唤醒模块通过所述系统控制模块发出所述第一控制信号，所述第一控制信号经过所述时钟控制模块滤波和同步后产生所述脉冲信号打开所述时钟振荡器，所述时钟控制模块等待时钟稳定后产生第二控制信号再打开所述门控单元，从而使得系统唤醒时所述门控单元后于所述时钟振荡器打开。
5.如权利要求4所述的芯片休眠唤醒控制系统，其特征在于，所述唤醒模块将芯片管脚作为唤醒的信号源，并采用同步唤醒的方式进行唤醒操作。
6.一种具有高适应性的芯片休眠唤醒控制方法，其特征在于，所述芯片休眠唤醒控制方法包括如下步骤：
设置两个时钟域，其中，所述两个时钟域为LCLK时钟域和总线SYSCLK时钟域，所述LCLK时钟域的频率小于所述总线SYSCLK时钟域的频率；
系统控制模块在所述总线SYSCLK时钟域中产生第一控制信号，并将所述第一控制信号直接发送至所述LCLK时钟域，用于在所述LCLK时钟域进行时钟控制；
基于接收到所述第一控制信号，时钟控制模块在所述LCLK时钟域中产生第二控制信号，并将所述第二控制信号发送至门控单元，以关闭或打开时钟通路；以及
基于接收到所述第一控制信号，所述时钟控制模块在LCLK时钟域中产生脉冲信号，并将所述脉冲信号发送至时钟振荡器，以打开或关闭时钟源。
7.如权利要求6所述的芯片休眠唤醒控制方法，其特征在于，当进行系统休眠时，所述系统控制模块产生所述第一控制信号，并将所述第一控制信号发送至所述时钟控制模块，所述时钟控制模块产生所述第二控制信号将所述门控单元关闭；在一个LCLK时钟之后，所述时钟控制模块产生所述脉冲信号，并将所述脉冲信号发送至所述时钟振荡器将所述时钟振荡器关闭。
8.如权利要求6所述的芯片休眠唤醒控制方法，其特征在于，当进行系统唤醒时，唤醒模块通过所述系统控制模块发出所述第一控制信号，所述第一控制信号经过所述时钟控制模块滤波和同步后产生所述脉冲信号打开所述时钟振荡器，所述时钟控制模块等待时钟稳定后产生所述第二控制信号再打开所述门控单元。
9.如权利要求8所述的芯片休眠唤醒控制方法，其特征在于，所述唤醒模块将芯片管脚作为唤醒的信号源，并采用同步唤醒的方式进行唤醒操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010601245.5A CN111522593B (zh) | 2020-06-29 | 2020-06-29 | 具有高适应性的芯片休眠唤醒控制系统及控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010601245.5A CN111522593B (zh) | 2020-06-29 | 2020-06-29 | 具有高适应性的芯片休眠唤醒控制系统及控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111522593A true CN111522593A (zh) | 2020-08-11 |
| CN111522593B CN111522593B (zh) | 2020-10-27 |
Family
ID=71909973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010601245.5A Active CN111522593B (zh) | 2020-06-29 | 2020-06-29 | 具有高适应性的芯片休眠唤醒控制系统及控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111522593B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112579182A (zh) * | 2020-11-26 | 2021-03-30 | 北京智芯微电子科技有限公司 | 芯片的唤醒控制系统和方法、及休眠控制系统和方法 |
| CN114924634A (zh) * | 2022-06-17 | 2022-08-19 | 广州万协通信息技术有限公司 | 一种cpu休眠唤醒系统及方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040064748A1 (en) * | 2002-09-26 | 2004-04-01 | Analog Devices, Inc. | Methods and apparatus for clock domain conversion in digital processing systems |
| CN101782791A (zh) * | 2010-01-29 | 2010-07-21 | 杭州电子科技大学 | 一种通信处理器芯片中的时钟/复位和配置控制器硬核 |
| CN101923440A (zh) * | 2009-06-15 | 2010-12-22 | 杭州中科微电子有限公司 | 一种高速异步数据采集系统 |
-
2020
- 2020-06-29 CN CN202010601245.5A patent/CN111522593B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040064748A1 (en) * | 2002-09-26 | 2004-04-01 | Analog Devices, Inc. | Methods and apparatus for clock domain conversion in digital processing systems |
| CN101923440A (zh) * | 2009-06-15 | 2010-12-22 | 杭州中科微电子有限公司 | 一种高速异步数据采集系统 |
| CN101782791A (zh) * | 2010-01-29 | 2010-07-21 | 杭州电子科技大学 | 一种通信处理器芯片中的时钟/复位和配置控制器硬核 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112579182A (zh) * | 2020-11-26 | 2021-03-30 | 北京智芯微电子科技有限公司 | 芯片的唤醒控制系统和方法、及休眠控制系统和方法 |
| CN112579182B (zh) * | 2020-11-26 | 2022-01-14 | 北京智芯微电子科技有限公司 | 芯片的唤醒控制系统和方法、及休眠控制系统和方法 |
| CN114924634A (zh) * | 2022-06-17 | 2022-08-19 | 广州万协通信息技术有限公司 | 一种cpu休眠唤醒系统及方法 |
| CN114924634B (zh) * | 2022-06-17 | 2024-02-27 | 广州万协通信息技术有限公司 | 一种cpu休眠唤醒系统及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111522593B (zh) | 2020-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9772648B2 (en) | Low power asynchronous counters in a synchronous system | |
| CN111522593B (zh) | 具有高适应性的芯片休眠唤醒控制系统及控制方法 | |
| US7525356B2 (en) | Low-power, programmable multi-stage delay cell | |
| US20040246810A1 (en) | Apparatus and method for reducing power consumption by a data synchronizer | |
| US20090315399A1 (en) | Semiconductor device | |
| CN103645794A (zh) | 一种通过边沿检测电路实现睡眠模式唤醒的芯片及方法 | |
| CN105703749A (zh) | 一种低功耗精确的休眠定时器电路及方法 | |
| US9672305B1 (en) | Method for gating clock signals using late arriving enable signals | |
| WO2020134531A1 (zh) | 一种时钟控制电路及控制方法 | |
| TWI470410B (zh) | 電子系統及其電源管理方法 | |
| CN109669524B (zh) | 芯片的上电复位电路 | |
| TW201243539A (en) | Memory circuit and control method thereof | |
| CN114546083B (zh) | 一种复位同步器电路及其时钟门控方法 | |
| CN109799898A (zh) | 一种芯片的电源控制装置、芯片及其电源控制方法 | |
| EP1478994B1 (en) | Transferring data between differently clocked busses | |
| US10331592B2 (en) | Communication apparatus with direct control and associated methods | |
| US20180287835A1 (en) | Radio frequency front-end slew and jitter consistency for voltages below 1.8 volts | |
| US20150067363A1 (en) | Clock generator circuit with automatic sleep mode | |
| CN101039155B (zh) | 控制通信接口的同步时钟的方法、装置及系统 | |
| CN112235850A (zh) | 一种物联网芯片的低功耗系统及方法 | |
| CN117111718B (zh) | 一种基于状态跳转的处理器power控制系统 | |
| CN207603610U (zh) | 同或门电路及异或门电路 | |
| US20190346875A1 (en) | Clock management circuit and clock management method | |
| US20040220757A1 (en) | Pipeline control for power management | |
| CN111722559B (zh) | 一种基于dsp和fpga架构的低功耗处理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |