CN114924634B - 一种cpu休眠唤醒系统及方法 - Google Patents

一种cpu休眠唤醒系统及方法 Download PDF

Info

Publication number
CN114924634B
CN114924634B CN202210691931.5A CN202210691931A CN114924634B CN 114924634 B CN114924634 B CN 114924634B CN 202210691931 A CN202210691931 A CN 202210691931A CN 114924634 B CN114924634 B CN 114924634B
Authority
CN
China
Prior art keywords
clock
module
power consumption
cpu
frequency division
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210691931.5A
Other languages
English (en)
Other versions
CN114924634A (zh
Inventor
王立峰
张奇惠
刘曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Wise Security Technology Co Ltd
Original Assignee
Guangzhou Wise Security Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Wise Security Technology Co Ltd filed Critical Guangzhou Wise Security Technology Co Ltd
Priority to CN202210691931.5A priority Critical patent/CN114924634B/zh
Publication of CN114924634A publication Critical patent/CN114924634A/zh
Application granted granted Critical
Publication of CN114924634B publication Critical patent/CN114924634B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

本发明提供了一种CPU休眠唤醒系统及方法，系统包括功耗控制模块、时钟管理模块和复位管理模块，所述功耗控制模块用于控制降低芯片功耗，所述时钟管理模块用于实现时钟选择、分频以及使能过程；所述复位管理模块用于实现模拟模块的上电复位和异常复位过程。使用本发明可以使数字电路设计进出CPU休眠状态时，大大的减小了对sram、dram，flash，外围的模拟器件等做周密的负载排查和合理的规划开关的时间和难度，工作量大大减小，避免易出错等问题。

Description

一种CPU休眠唤醒系统及方法
技术领域
本发明涉及芯片电路设计技术领域，尤其涉及一种CPU休眠唤醒系统及方法。
背景技术
现有的安全芯片由于应用市场的需求对功耗的要求越来越严苛。要求具有低功耗设计，正常工作时电流小于30mA，进入休眠时电流小于100uA。
稳压电路由于受面积和低功耗的限制驱动能力变小，往往只有20mA到30mA的驱动能力，同时为了满足芯片的低功耗需求，就有了典型的负载电流响应阶跃图。典型的负载电流响应阶跃要求。当负载电流逐渐增大且电流较大时，每次的增量尽可能不要超过当前值的2倍。当负载电流逐渐减小且电流较大时，每次的减小量尽可能不要超过当前值的60％。每次阶跃变化后，系统应该保证稳定时间：＞8us。
这就要求芯片数字电路设计具有低功耗设计，在启动低功耗进入休眠状态时，此时只有KHz级的低频时钟工作，几十MHz到几百MHz级的主时钟关闭，同时要满足负载电流响应阶跃图，一级级的降低负载。已达到休眠时芯片电流只有几十微安的要求。从休眠模式唤醒到工作模式时，要严格按照负载电流响应阶跃图，一级级的增加负载，如图1所示。所以稳压电路的驱动能力和负载阶跃存在矛盾。
当主时钟开启时数字电路的时钟一下从KHz级一下跳变到几十MHz或者几百MHz，这样会使芯片的负载电流有一个大的阶跃，一般为十几毫安到二十几毫安不等，这样就很难满足稳压电路的要求。
面对这样的情况，数字电路设计者就需要对sram、dram，flash，外围的模拟器件等做周密的负载排查和合理的规划开关的时间和顺序，工作量大容易出错，不易满足需求。这个过程不好控制易造成芯片无法唤醒正常工作，或者出现芯片异常。特别是在工艺一致性不好的时候会造成芯片的良率大幅度下降。造成巨大损失。
发明内容
本发明的目的在于提供一种CPU休眠唤醒系统及方法，从而解决现有技术中存在的前述问题。
为了实现上述目的，本发明采用的技术方案如下：
一种CPU休眠唤醒系统，包括功耗控制模块、时钟管理模块和复位管理模块，所述功耗控制模块用于控制降低芯片功耗，所述时钟管理模块用于实现时钟选择、分频以及使能过程；所述复位管理模块用于实现模拟模块的上电复位和异常复位过程。
优选的，所述功耗控制模块上连接有电压调节器和带隙基准源以及模拟模块，所述时钟管理模块上连接有高频OSC时钟源和低频OSC时钟源。
优选的，所述模拟模块包括VD/FD/TD/GD/LD/FP/Active shield。
本发明的另一个目的在于提供了一种CPU休眠唤醒方法，基于所述的CPU休眠唤醒系统，包括以下步骤：
S1，采用功耗控制模块控制VR模块、BGR模块退出低功耗模式，同时开启模拟模块；
S2，采用时钟管理模块开启高速OSC时钟源，然后再逐步开启数字模块；
S3，最后采用时钟管理模块开启高速OSC时钟源门控过程，按照16分频->8分频->4分频->2分频->不分频过程，从而唤醒CPU休眠。
优选的，步骤S3中具体包括：S31，使用16分频，打开高速OSC主时钟，稳定一定时间后，切换到8分频，再次稳定一段时间；
S32，判断此时高速OSC主时钟时钟源是否为进入低功耗前的频率，若是，则唤醒CPU，退出低能耗模式；若否，则进入步骤S33；
S33，将主时钟切换到4分频，稳定一段时间，再次进行判断此时高速OSC主时钟时钟源是否为进入低功耗前的频率，若是，则唤醒CPU，退出低能耗模式；若否，则进入步骤S34；
S34，将主时钟切换到2分频，稳定一段时间，判断此时时钟源是否为进入低功耗前的频率，若是，则唤醒CPU，退出低能耗模式；若否，则进入步骤S35；
S35,将主时钟切换都不分频，稳定一段时间，唤醒CPU，退出低能耗模式。
优选的，步骤S31-S35中所述稳定一段时间具体指稳定8us。
本发明的另一个目的在于提供一种CPU进入低能耗休眠方法，基于所述的休眠唤醒系统，包括以下步骤：
A1,采用时钟管理模块关闭高速OSC时钟源门控，按照不分频->2分频->4分频->8分频->16分频->关闭高速时钟；
A2，然后依次关闭数字模块和高速OSC时钟源；
A3，最后关闭模拟模块，LDO模块和BGR模块，整个CPU系统进入低功耗模式。
本发明的有益效果是：
本发明提供了一种CPU休眠唤醒系统及方法，使用本发明可以使数字电路设计进出CPU休眠状态时，大大的减小了对sram、dram，flash，外围的模拟器件等做周密的负载排查和合理的规划开关的时间和难度，工作量大大减小，避免易出错等问题。
附图说明
图1是现有技术中的SOC安全类芯片典型的负载电流响应阶跃；
图2是实施例1中提供的CPU休眠唤醒系统组成示意图；
图3是实施例2中提供的CPU休眠唤醒方法流程图；
图4是实施例2中关闭主时钟源门控流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施方式仅仅用以解释本发明，并不用于限定本发明。
实施例1
本实施例提供了一种CPU休眠唤醒系统，如图2所示，包括功耗控制模块、时钟管理模块和复位管理模块，所述功耗控制模块用于控制降低芯片功耗，所述时钟管理模块用于实现时钟选择、分频以及使能过程；所述复位管理模块用于实现模拟模块的上电复位和异常复位过程。
本实施例中的所述功耗控制模块上连接有电压调节器和带隙基准源以及模拟模块，所述时钟管理模块上连接有高频OSC时钟源和低频OSC时钟源。
本实施例中的所述模拟模块包括VD/FD/TD/GD/LD/FP/Active shield。
实施例2
本实施例提供了一种CPU休眠唤醒方法，基于实施例1中所述的CPU休眠唤醒系统，包括以下步骤：
S1，采用功耗控制模块控制VR模块、BGR模块退出低功耗模式，同时开启模拟模块；
S2，采用时钟管理模块开启高速OSC时钟源，然后再逐步开启数字模块；
S3，最后采用时钟管理模块开启高速OSC时钟源门控过程，按照16分频->8分频->4分频->2分频->不分频过程，从而唤醒CPU休眠。
步骤S3中如图2所示，具体包括：S31，使用16分频，打开高速OSC主时钟，稳定一定时间后，切换到8分频，再次稳定一段时间；
S32，判断此时高速OSC主时钟时钟源是否为进入低功耗前的频率，若是，则唤醒CPU，退出低能耗模式；若否，则进入步骤S33；
S33，将主时钟切换到4分频，稳定一段时间，再次进行判断此时高速OSC主时钟时钟源是否为进入低功耗前的频率，若是，则唤醒CPU，退出低能耗模式；若否，则进入步骤S34；
S34，将主时钟切换到2分频，稳定一段时间，判断此时时钟源是否为进入低功耗前的频率，若是，则唤醒CPU，退出低能耗模式；若否，则进入步骤S35；
S35,将主时钟切换都不分频，稳定一段时间，唤醒CPU，退出低能耗模式。
步骤S31-S35中所述稳定一段时间具体指稳定8us。
实施例3
本实施例提供一种CPU进入低能耗休眠方法，基于所述的休眠唤醒系统，包括以下步骤：
A1,采用时钟管理模块关闭高速OSC时钟源门控，按照不分频->2分频->4分频->8分频->16分频->关闭高速时钟；
A2，然后依次关闭数字模块和高速OSC时钟源；
A3，最后关闭模拟模块，LDO模块和BGR模块，整个CPU系统进入低功耗模式。
通过采用本发明公开的上述技术方案，得到了如下有益的效果：
本发明提供了一种CPU休眠唤醒系统及方法，使用本发明可以使数字电路设计进出CPU休眠状态时，大大的减小了对sram、dram，flash，外围的模拟器件等做周密的负载排查和合理的规划开关的时间和难度，工作量大大减小，避免易出错等问题。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视本发明的保护范围。

Claims (3)

1.一种CPU休眠唤醒系统，其特征在于，包括功耗控制模块、时钟管理模块和复位管理模块，所述功耗控制模块用于控制降低芯片功耗，所述时钟管理模块用于实现时钟选择、分频以及使能过程；所述复位管理模块用于实现模拟模块的上电复位和异常复位过程；
所述功耗控制模块上连接有电压调节器和带隙基准源以及模拟模块，所述时钟管理模块上连接有高速OSC时钟源和低速OSC时钟源；所述模拟模块包括VD/FD/TD/GD/LD/FP/Active shield；
所述系统能够实现CPU休眠唤醒方法，方法包括以下步骤：
S1，采用功耗控制模块控制VR模块、BGR模块退出低功耗模式，同时开启模拟模块；
S2，采用时钟管理模块开启高速OSC时钟源，然后再逐步开启数字模块；
S3，最后采用时钟管理模块开启高速OSC时钟源门控过程，按照16分频->8分频->4分频->2分频->不分频过程，从而唤醒CPU休眠；
步骤S3中具体包括：S31，使用16分频，打开高速OSC主时钟，稳定一定时间后，切换到8分频，再次稳定一段时间；
S32，判断此时高速OSC主时钟时钟源是否为进入低功耗前的频率，若是，则唤醒CPU，退出低能耗模式；若否，则进入步骤S33；
S33，将主时钟切换到4分频，稳定一段时间，再次进行判断此时高速OSC主时钟时钟源是否为进入低功耗前的频率，若是，则唤醒CPU，退出低能耗模式；若否，则进入步骤S34；
S34，将主时钟切换到2分频，稳定一段时间，判断此时时钟源是否为进入低功耗前的频率，若是，则唤醒CPU，退出低能耗模式；若否，则进入步骤S35；
S35,将主时钟切换都不分频，稳定一段时间，唤醒CPU，退出低能耗模式。
2.根据权利要求1所述的CPU休眠唤醒系统，其特征在于，步骤S31-S35中所述稳定一段时间具体指稳定8us。
3.一种CPU进入低能耗休眠方法，基于权利要求1或2所述的休眠唤醒系统，其特征在于，包括以下步骤：
A1,采用时钟管理模块关闭高速OSC时钟源门控，按照不分频->2分频->4分频->8分频->16分频->关闭高速时钟；
A2，然后依次关闭数字模块和高速OSC时钟源；
A3，最后关闭模拟模块，LDO模块和BGR模块，整个CPU系统进入低功耗模式。
CN202210691931.5A 2022-06-17 2022-06-17 一种cpu休眠唤醒系统及方法 Active CN114924634B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210691931.5A CN114924634B (zh) 2022-06-17 2022-06-17 一种cpu休眠唤醒系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210691931.5A CN114924634B (zh) 2022-06-17 2022-06-17 一种cpu休眠唤醒系统及方法

Publications (2)

Publication Number Publication Date
CN114924634A CN114924634A (zh) 2022-08-19
CN114924634B true CN114924634B (zh) 2024-02-27

Family

ID=82814694

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210691931.5A Active CN114924634B (zh) 2022-06-17 2022-06-17 一种cpu休眠唤醒系统及方法

Country Status (1)

Country Link
CN (1) CN114924634B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101782791A (zh) * 2010-01-29 2010-07-21 杭州电子科技大学 一种通信处理器芯片中的时钟/复位和配置控制器硬核
CN102654532A (zh) * 2011-05-31 2012-09-05 杭州万工科技有限公司 电能计量芯片降低功耗的方法
CN103324268A (zh) * 2013-05-29 2013-09-25 东南大学 用于无线传感器网络核心芯片的低功耗设计方法
CN104899112A (zh) * 2015-06-29 2015-09-09 厦门四信通信科技有限公司 Cpu系统深度休眠模式下的故障自恢复装置
CN106954250A (zh) * 2017-03-14 2017-07-14 中国电子科技集团公司第五十四研究所 一种降低基带处理芯片功耗的装置
CN107515662A (zh) * 2016-06-15 2017-12-26 深圳市博巨兴实业发展有限公司 一种面向键控类应用的mcu芯片中低功耗管理方法
CN110334445A (zh) * 2019-07-05 2019-10-15 上海华虹集成电路有限责任公司 一种低功耗设计的控制方法
CN110442544A (zh) * 2019-07-17 2019-11-12 深圳贝特莱电子科技股份有限公司 一种SoC芯片深度休眠唤醒装置及方法
CN110968344A (zh) * 2018-09-30 2020-04-07 苏州四方杰芯电子科技有限公司 一种8位超低功耗微控制系统
CN111522593A (zh) * 2020-06-29 2020-08-11 北京智芯微电子科技有限公司 具有高适应性的芯片休眠唤醒控制系统及控制方法
CN113381755A (zh) * 2021-05-13 2021-09-10 中电科思仪科技股份有限公司 一种具有同步功能的时钟系统及其同步实现方法
CN113900478A (zh) * 2021-10-19 2022-01-07 天津津航计算技术研究所 一种适用于SoC芯片的时钟模块设计方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101782791A (zh) * 2010-01-29 2010-07-21 杭州电子科技大学 一种通信处理器芯片中的时钟/复位和配置控制器硬核
CN102654532A (zh) * 2011-05-31 2012-09-05 杭州万工科技有限公司 电能计量芯片降低功耗的方法
CN103324268A (zh) * 2013-05-29 2013-09-25 东南大学 用于无线传感器网络核心芯片的低功耗设计方法
CN104899112A (zh) * 2015-06-29 2015-09-09 厦门四信通信科技有限公司 Cpu系统深度休眠模式下的故障自恢复装置
CN107515662A (zh) * 2016-06-15 2017-12-26 深圳市博巨兴实业发展有限公司 一种面向键控类应用的mcu芯片中低功耗管理方法
CN106954250A (zh) * 2017-03-14 2017-07-14 中国电子科技集团公司第五十四研究所 一种降低基带处理芯片功耗的装置
CN110968344A (zh) * 2018-09-30 2020-04-07 苏州四方杰芯电子科技有限公司 一种8位超低功耗微控制系统
CN110334445A (zh) * 2019-07-05 2019-10-15 上海华虹集成电路有限责任公司 一种低功耗设计的控制方法
CN110442544A (zh) * 2019-07-17 2019-11-12 深圳贝特莱电子科技股份有限公司 一种SoC芯片深度休眠唤醒装置及方法
CN111522593A (zh) * 2020-06-29 2020-08-11 北京智芯微电子科技有限公司 具有高适应性的芯片休眠唤醒控制系统及控制方法
CN113381755A (zh) * 2021-05-13 2021-09-10 中电科思仪科技股份有限公司 一种具有同步功能的时钟系统及其同步实现方法
CN113900478A (zh) * 2021-10-19 2022-01-07 天津津航计算技术研究所 一种适用于SoC芯片的时钟模块设计方法

Also Published As

Publication number Publication date
CN114924634A (zh) 2022-08-19

Similar Documents

Publication Publication Date Title
US7430673B2 (en) Power management system for computing platform
US7617407B2 (en) Method and system for power consumption management, and corresponding computer program product
CN107003707B (zh) 具有用于逻辑和存储器的独立功率域和拆分式电源轨的集成系统
CN101578563B (zh) 降低ic中的空闲泄漏功耗
CN103135731A (zh) 一种便携式电脑的智能电源控制方法及装置
CN102799260A (zh) 基于时钟关断的低功耗模式管理soc芯片的电路及方法
CN102929381B (zh) 电子系统及其电源管理方法
CN101581962A (zh) 一种降低cpu功耗的方法和一种cpu
CN116700412A (zh) 低功耗系统、微控制器、芯片及控制方法
WO2020151263A1 (zh) 一种芯片的电源控制装置、芯片及其电源控制方法
CN114924634B (zh) 一种cpu休眠唤醒系统及方法
CN110968344A (zh) 一种8位超低功耗微控制系统
CN219574672U (zh) 低功耗系统、微控制器及芯片
KR101000555B1 (ko) 동적 전력관리 프로세서의 소음저감장치 및 방법
CN206133459U (zh) 降低mcu芯片待机功耗的系统
CN115599447A (zh) 节能方法、节能设备、电子设备及计算机存储介质
CN112235850B (zh) 一种物联网芯片的低功耗系统及方法
US20060064606A1 (en) A method and apparatus for controlling power consumption in an integrated circuit
CN101226380A (zh) 一种打卡钟的节电方法
US10754410B2 (en) System and method for standby mode operation of power management system
US9372490B1 (en) System and method for distributed voltage regulator-gating
CN112732068A (zh) 待机低功耗芯片、芯片进入及退出待机低功耗模式的方法
CN110673712A (zh) 一种用于mcu芯片的电源管理电路及方法
CN111722559B (zh) 一种基于dsp和fpga架构的低功耗处理方法
CN117111718B (zh) 一种基于状态跳转的处理器power控制系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant