CN110442544A - 一种SoC芯片深度休眠唤醒装置及方法 - Google Patents

一种SoC芯片深度休眠唤醒装置及方法 Download PDF

Info

Publication number
CN110442544A
CN110442544A CN201910646849.9A CN201910646849A CN110442544A CN 110442544 A CN110442544 A CN 110442544A CN 201910646849 A CN201910646849 A CN 201910646849A CN 110442544 A CN110442544 A CN 110442544A
Authority
CN
China
Prior art keywords
signal
clock
module
wake
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910646849.9A
Other languages
English (en)
Inventor
张弛
张敏
余佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN BETTERLIFE ELECTRONIC SCIENCE AND TECHNOLOGY Co Ltd
Original Assignee
SHENZHEN BETTERLIFE ELECTRONIC SCIENCE AND TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN BETTERLIFE ELECTRONIC SCIENCE AND TECHNOLOGY Co Ltd filed Critical SHENZHEN BETTERLIFE ELECTRONIC SCIENCE AND TECHNOLOGY Co Ltd
Priority to CN201910646849.9A priority Critical patent/CN110442544A/zh
Publication of CN110442544A publication Critical patent/CN110442544A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Power Sources (AREA)

Abstract

本发明公开了一种SoC芯片深度休眠唤醒装置，其包括有：休眠唤醒模块，用于接入外部唤醒信号，根据外部唤醒信号产生内部唤醒信号，并且当内部唤醒信号满足预设的唤醒要求时，生成源时钟使能信号；时钟产生模块，时钟产生模块用于根据源时钟使能信号产生源时钟信号；时钟稳定模块，时钟稳定模块用于对源时钟信号进行累加计数，并且当累加计数值达到预设的门限阈值后产生稳定时钟信号；时钟分频与控制模块，时钟分频与控制模块用于对稳定时钟信号进行分频处理后产生多个可供SoC芯片内部功能模块工作的时钟信号。本发明采用两级唤醒机制，在休眠唤醒过程中无需时钟信号参与，不仅能避免误唤醒，而且在休眠时可避免时钟网络消耗功耗。

Description

一种SoC芯片深度休眠唤醒装置及方法
技术领域
本发明涉及SoC芯片休眠唤醒方法，尤其涉及一种SoC芯片深度休眠唤醒装置及方法。
背景技术
移动电子终端中往往集成了一颗或者多颗SoC(System on Chip，片上系统)芯片。由于电池容量有限，为了提升移动电子终端的使用时间，对SoC芯片的低功耗控制提出了越来越高的要求。
现有技术中的一种SoC芯片的典型结构，请参见图1，包括模拟电路部分和数字电路部分。模拟电路部分包括电源产生模块、时钟产生模块、模拟信号检测模块、和模拟信号处理模块，数字电路部分包括时钟分频与控制模块、MCU、硬件加速模块、存储模块和接口模块。其中涉及的一种SoC休眠唤醒方法是在MCU不工作时将MCU休眠，在检测到外部唤醒信号后，通过MCU唤醒电路将MCU唤醒，该方法只休眠了MCU，且MCU唤醒电路需要有时钟信号参与。另一种SoC休眠唤醒的方法是在休眠时让指纹检测模块或者触摸检测模块工作，一旦检测到指纹或者触摸，则唤醒整个SoC工作，因此，指纹检测或者触控检测模块需要在休眠状态下工作，从而消耗功耗，而且也需要有时钟信号参与。
上述休眠唤醒方法主要存在如下缺陷：
首先，MCU休眠唤醒只休眠了MCU，其他模块并未处于休眠状态，而且，MCU唤醒电路需要有时钟参与，并不能关闭时钟树网络，因此，尽管MCU休眠可以降低一部分功耗，但实现不了超低功耗；
其次，指纹/触摸检测唤醒将SoC芯片大部分电路休眠，只有简单的指纹/触摸检测模块工作，但是，未休眠的指纹/触摸检测模块也消耗功耗，而且也需要有时钟参与，因此，此休眠唤醒也实现不了超低功耗。
请参见图2，由于需要驱动大量叶节点电路，所以源时钟信号在由时钟产生模块产生之后，需要经过由clockbuffer组成的复杂时钟树网络之后才驱动叶节点电路。在SoC芯片中，时钟树网络往往是最大的功耗源之一，无论是MCU休眠唤醒，还是指纹/触摸检测唤醒，在休眠状态下从时钟产生模块到时钟控制与分频模块之间的时钟树网络都处于工作中，同时，一部分检测模块和接口模块也在工作中，所以这两种休眠都是浅度休眠，可以降低一些功耗，但是实现不了超低功耗。
发明内容
本发明要解决的技术问题在于，针对现有技术的不足，提供一种采用两级唤醒机制，在休眠唤醒过程中无需时钟信号参与，不仅能避免误唤醒，而且可避免时钟网络消耗功耗的SoC芯片深度休眠唤醒装置及方法。
为解决上述技术问题，本发明采用如下技术方案。
一种SoC芯片深度休眠唤醒装置，其包括有：一休眠唤醒模块，用于接入外部唤醒信号，根据所述外部唤醒信号产生内部唤醒信号，并且当所述内部唤醒信号满足预设的唤醒要求时，生成源时钟使能信号；一时钟产生模块，连接于所述休眠唤醒模块，所述时钟产生模块用于根据所述源时钟使能信号产生源时钟信号；一时钟稳定模块，连接于所述时钟产生模块，所述时钟稳定模块用于对所述源时钟信号进行累加计数，并且当累加计数值达到预设的门限阈值后产生稳定时钟信号；一时钟分频与控制模块，连接于所述时钟稳定模块，所述时钟分频与控制模块用于对所述稳定时钟信号进行分频处理后产生多个可供所述SoC芯片内部功能模块工作的时钟信号。
优选地，所述休眠唤醒模块包括有：一检测单元，用于检测外部唤醒信号，并根据所述外部唤醒信号生成内部唤醒信号；一延时单元，连接于所述检测单元，所述延时单元用于将所述内部唤醒信号进行延时输出，进而生成延时唤醒信号；一判断单元，分别连接于所述检测单元和所述延时单元，所述判断单元用于当所述内部唤醒信号与所述延时唤醒信号相同时，判断得出所述内部唤醒信号满足唤醒要求，进而生成源时钟使能信号。
优选地，所述时钟稳定模块包括有：一配置单元，用于存储门限阈值；一累加单元，连接于所述时钟产生模块，所述累加单元用于对所述源时钟信号进行累加计数；一比较单元，分别连接于所述配置单元和所述累加单元，所述比较单元用于向所述配置单元获取门限阈值，向所述累加单元获取累加计数值，并将所述累加计数值与所述门限阈值进行比较，当所述累加计数值达到所述门限阈值后，生成稳定时钟使能信号。
优选地，所述时钟稳定模块还包括有：一锁存器，连接于所述比较单元，所述锁存器用于对所述稳定时钟使能信号进行锁存；一与门，所述与门的两个输入端分别连接于所述锁存器和所述时钟产生模块，所述与门用于对所述锁存器锁存后的稳定时钟使能信号和所述时钟产生模块输出的源时钟信号进行与运算，进而生成稳定时钟信号。
优选地，所述SoC芯片内部的功能模块包括有MCU、硬件加速模块、存储模块、接口模块、模拟信号检测模块和模拟信号处理模块。
一种SoC芯片深度休眠唤醒方法，所述方法基于一装置实现，所述装置包括有依次连接的一休眠唤醒模块、一时钟产生模块、一时钟稳定模块及一时钟分频与控制模块，所述方法包括有如下步骤：步骤S1，所述SoC芯片处于深度休眠状态；步骤S2，所述休眠唤醒模块接入外部唤醒信号，并根据所述外部唤醒信号产生内部唤醒信号；步骤S3，所述休眠唤醒模块判断所述内部唤醒信号是否满足预设的唤醒要求，若是，则执行步骤S4，若否，则舍弃本次唤醒；步骤S4，所述休眠唤醒模块生成源时钟使能信号；步骤S5，所述时钟产生模块根据所述源时钟使能信号产生源时钟信号；步骤S6，所述时钟稳定模块对所述源时钟信号进行累加计数，并判断累加计数值是否达到预设的门限阈值，若是，则执行步骤S7，若否，则舍弃本次唤醒；步骤S7，所述时钟稳定模块产生稳定时钟信号；步骤S8，所述时钟分频与控制模块对所述稳定时钟信号进行分频处理，输出多个可供所述SoC芯片内部功能模块工作的时钟信号。
优选地，所述休眠唤醒模块包括有一检测单元，所述步骤S2中，利用所述检测单元检测外部唤醒信号，并根据所述外部唤醒信号生成内部唤醒信号。
优选地，所述休眠唤醒模块还包括有一延时单元及一判断单元，所述延时单元连接于所述检测单元，所述判断单元分别连接于所述检测单元和所述延时单元，所述步骤S3包括：步骤S30，所述延时单元将所述内部唤醒信号进行延时输出，进而生成延时唤醒信号；步骤S31，所述判断单元判断所述内部唤醒信号与所述延时唤醒信号是否相同，若相同，则所述内部唤醒信号满足唤醒要求，生成源时钟使能信号，若不相同，则舍弃本次唤醒。
优选地，所述时钟稳定模块包括有一配置单元、一累加单元、一比较单元、一锁存器及一与门，所述配置单元用于存储门限阈值，所述累加单元连接于所述时钟产生模块，所述比较单元分别连接于所述配置单元和所述累加单元，所述锁存器连接于所述比较单元，所述与门的两个输入端分别连接于所述锁存器和所述时钟产生模块，所述步骤S6包括：步骤S60，所述累加单元对所述源时钟信号进行累加计数；步骤S61，所述比较单元向所述配置单元获取门限阈值，向所述累加单元获取累加计数值，并判断所述累加计数值是否达到所述门限阈值，若是，则生成稳定时钟使能信号，若否，则舍弃本次唤醒；步骤S62，所述锁存器对所述稳定时钟使能信号进行锁存；步骤S63，所述与门对所述锁存器锁存后的稳定时钟使能信号和所述时钟产生模块输出的源时钟信号进行与运算，进而生成稳定时钟信号。
优选地，所述步骤S61中，当所述累加计数值达到所述门限阈值时，将所述稳定时钟使能信号传输至所述配置单元，所述配置单元根据所述稳定时钟使能信号重新配置所述门限阈值。
本发明公开的SoC芯片深度休眠唤醒装置中，当所述SoC芯片处于深度休眠状态，且所述休眠唤醒模块接入外部唤醒信号时，所述休眠唤醒模块根据所述外部唤醒信号产生内部唤醒信号，并判断所述内部唤醒信号是否满足预设的唤醒要求，若是，则生成源时钟使能信号，若否，则舍弃本次唤醒，之后所述时钟产生模块根据所述源时钟使能信号产生源时钟信号，由所述时钟稳定模块对所述源时钟信号进行累加计数，并判断累加计数值是否达到预设的门限阈值，若是，则产生稳定时钟信号，若否，则舍弃本次唤醒，再由所述时钟分频与控制模块对所述稳定时钟信号进行分频处理，最后输出多个可供所述SoC芯片内部功能模块工作的时钟信号。基于上述过程可见，本发明采用了两级唤醒舍弃机制，在实现超低功耗的同时有效防止了误唤醒情况的发生，同时，在休眠唤醒过程中不需要时钟参与，休眠状态下时钟产生模块与时钟分频与控制模块之间的时钟网络不消耗功耗，此外，当SoC芯片处于深度休眠状态时，只有电源产生模块工作，其它功能模块均处于休眠状态，大大降低了休眠状态下的功耗，较好地满足了应用需求。
附图说明
图1为现有技术中SoC芯片的典型结构图；
图2为时钟树的网络结构图；
图3为本发明中SoC芯片的组成框图；
图4为本发明SoC芯片深度休眠唤醒装置的组成框图；
图5为休眠唤醒模块的组成框图；
图6为时钟稳定模块的组成框图；
图7为本发明SoC芯片深度休眠唤醒方法的流程图；
图8为本发明替代方案中休眠唤醒模块的组成框图；
图9为本发明替代方案中休眠唤醒模块模式选择过程的流程图。
具体实施方式
下面结合附图和实施例对本发明作更加详细的描述。
本发明公开了一种SoC芯片深度休眠唤醒装置，请参见图3和图4，其包括有：
一休眠唤醒模块1，用于接入外部唤醒信号，根据所述外部唤醒信号产生内部唤醒信号，并且当所述内部唤醒信号满足预设的唤醒要求时，生成源时钟使能信号；
一时钟产生模块2，连接于所述休眠唤醒模块1，所述时钟产生模块2用于根据所述源时钟使能信号产生源时钟信号；
一时钟稳定模块3，连接于所述时钟产生模块2，所述时钟稳定模块3用于对所述源时钟信号进行累加计数，并且当累加计数值达到预设的门限阈值后产生稳定时钟信号；
一时钟分频与控制模块4，连接于所述时钟稳定模块3，所述时钟分频与控制模块4用于对所述稳定时钟信号进行分频处理后产生多个可供所述SoC芯片内部功能模块工作的时钟信号。
上述装置中，当所述SoC芯片处于深度休眠状态，且所述休眠唤醒模块1接入外部唤醒信号时，所述休眠唤醒模块1根据所述外部唤醒信号产生内部唤醒信号，并判断所述内部唤醒信号是否满足预设的唤醒要求，若是，则生成源时钟使能信号，若否，则舍弃本次唤醒，之后所述时钟产生模块2根据所述源时钟使能信号产生源时钟信号，由所述时钟稳定模块3对所述源时钟信号进行累加计数，并判断累加计数值是否达到预设的门限阈值，若是，则产生稳定时钟信号，若否，则舍弃本次唤醒，再由所述时钟分频与控制模块4对所述稳定时钟信号进行分频处理，最后输出多个可供所述SoC芯片内部功能模块工作的时钟信号。基于上述过程可见，本发明采用了两级唤醒舍弃机制，在实现超低功耗的同时有效防止了误唤醒情况的发生，同时，在休眠唤醒过程中不需要时钟参与，休眠状态下时钟产生模块与时钟分频与控制模块之间的时钟网络不消耗功耗，此外，当SoC芯片处于深度休眠状态时，只有电源产生模块工作，其它功能模块均处于休眠状态，大大降低了休眠状态下的功耗，较好地满足了应用需求。
本实施例中，请参见图5，所述休眠唤醒模块1包括有：
一检测单元10，用于检测外部唤醒信号，并根据所述外部唤醒信号生成内部唤醒信号；
一延时单元11，连接于所述检测单元10，所述延时单元11用于将所述内部唤醒信号进行延时输出，进而生成延时唤醒信号；
一判断单元12，分别连接于所述检测单元10和所述延时单元11，所述判断单元12用于当所述内部唤醒信号与所述延时唤醒信号相同时，判断得出所述内部唤醒信号满足唤醒要求，进而生成源时钟使能信号。
上述休眠唤醒模块1中，检测单元检测外部唤醒信号，之后产生内部唤醒信号，该内部唤醒信号送给延时单元，同时也送给判断单元，延时单元收到内部唤醒信号，产生延时唤醒信号并送给判断单元，判断单元根据内部唤醒信号和延时唤醒信号产生源时钟使能信号。
作为一种优选方式，请参见图6，所述时钟稳定模块3包括有：
一配置单元30，用于存储门限阈值；
一累加单元31，连接于所述时钟产生模块2，所述累加单元31用于对所述源时钟信号进行累加计数；
一比较单元32，分别连接于所述配置单元30和所述累加单元31，所述比较单元32用于向所述配置单元30获取门限阈值，向所述累加单元31获取累加计数值，并将所述累加计数值与所述门限阈值进行比较，当所述累加计数值达到所述门限阈值后，生成稳定时钟使能信号；
一锁存器33，连接于所述比较单元32，所述锁存器33用于对所述稳定时钟使能信号进行锁存；
一与门34，所述与门34的两个输入端分别连接于所述锁存器33和所述时钟产生模块2，所述与门34用于对所述锁存器33锁存后的稳定时钟使能信号和所述时钟产生模块2输出的源时钟信号进行与运算，进而生成稳定时钟信号。
其中，累加单元对源时钟信号进行累加计数，比较单元从配置单元获取门限阈值，从累加单元获取累加值，并对两者进行比较，当累加值达到门限阈值之后，会产生稳定时钟使能信号，送给锁存器，并送给配置单元重新配置门限阈值，锁存器对稳定时钟使能信号进行锁存，然后将锁存后的信号送给与门产生稳定时钟信号。锁存器和与门保证了稳定时钟信号的完整性，并避免了毛刺的产生。
进一步地，所述SoC芯片内部的功能模块包括有MCU5、硬件加速模块6、存储模块7、接口模块8、模拟信号检测模块9和模拟信号处理模块20。
为了更好地描述本发明的技术方案，本发明还公开了一种SoC芯片深度休眠唤醒方法，请参见图7，所述方法基于一装置实现，所述装置包括有依次连接的一休眠唤醒模块1、一时钟产生模块2、一时钟稳定模块3及一时钟分频与控制模块4，所述方法包括有如下步骤：
步骤S1，所述SoC芯片处于深度休眠状态；
步骤S2，所述休眠唤醒模块1接入外部唤醒信号，并根据所述外部唤醒信号产生内部唤醒信号；
步骤S3，所述休眠唤醒模块1判断所述内部唤醒信号是否满足预设的唤醒要求，若是，则执行步骤S4，若否，则舍弃本次唤醒；
步骤S4，所述休眠唤醒模块1生成源时钟使能信号；
步骤S5，所述时钟产生模块2根据所述源时钟使能信号产生源时钟信号；
步骤S6，所述时钟稳定模块3对所述源时钟信号进行累加计数，并判断累加计数值是否达到预设的门限阈值，若是，则执行步骤S7，若否，则舍弃本次唤醒；
步骤S7，所述时钟稳定模块3产生稳定时钟信号；
步骤S8，所述时钟分频与控制模块4对所述稳定时钟信号进行分频处理，输出多个可供所述SoC芯片内部功能模块工作的时钟信号。
上述方法中，所述休眠唤醒模块1包括有一检测单元10，所述步骤S2中，利用所述检测单元10检测外部唤醒信号，并根据所述外部唤醒信号生成内部唤醒信号。
进一步地，所述休眠唤醒模块1还包括有一延时单元11及一判断单元12，所述延时单元11连接于所述检测单元10，所述判断单元12分别连接于所述检测单元10和所述延时单元11，所述步骤S3包括：
步骤S30，所述延时单元11将所述内部唤醒信号进行延时输出，进而生成延时唤醒信号；
步骤S31，所述判断单元12判断所述内部唤醒信号与所述延时唤醒信号是否相同，若相同，则所述内部唤醒信号满足唤醒要求，生成源时钟使能信号，若不相同，则舍弃本次唤醒。
作为一种优选方式，所述时钟稳定模块3包括有一配置单元30、一累加单元31、一比较单元32、一锁存器33及一与门34，所述配置单元30用于存储门限阈值，所述累加单元31连接于所述时钟产生模块2，所述比较单元32分别连接于所述配置单元30和所述累加单元31，所述锁存器33连接于所述比较单元32，所述与门34的两个输入端分别连接于所述锁存器33和所述时钟产生模块2，所述步骤S6包括：
步骤S60，所述累加单元31对所述源时钟信号进行累加计数；
步骤S61，所述比较单元32向所述配置单元30获取门限阈值，向所述累加单元31获取累加计数值，并判断所述累加计数值是否达到所述门限阈值，若是，则生成稳定时钟使能信号，若否，则舍弃本次唤醒；
步骤S62，所述锁存器33对所述稳定时钟使能信号进行锁存；
步骤S63，所述与门34对所述锁存器33锁存后的稳定时钟使能信号和所述时钟产生模块2输出的源时钟信号进行与运算，进而生成稳定时钟信号。
进一步地，所述步骤S61中，当所述累加计数值达到所述门限阈值时，将所述稳定时钟使能信号传输至所述配置单元30，所述配置单元30根据所述稳定时钟使能信号重新配置所述门限阈值。本实施例中，将所述门限阈值设置为可重新配置的数值，而非一个固定的数值，比如，在某些应用场景下的门限阈值需要设置为较大值，在某些应用场景下的门限阈值需要设置为较小值，通过多次重新配置，一旦所述门限阈值合适，则将所述门限阈值保持在该值即可。相比采用固定数值的方式而言，本实施例中门限阈值可重新配置的技术手段增加了应用灵活性。
作为一种替换方案，本发明还可以采用分级休眠和唤醒方式，请参见图8，休眠唤醒模块包括深度休眠唤醒模块和浅度休眠唤醒模块，深度休眠唤醒模块用于唤醒处于深度休眠状态的SoC芯片，浅度休眠唤醒模块用于唤醒浅度休眠状态的SoC芯片，浅度休眠有MCU级休眠，具有指纹、触摸检测功能的休眠等。请参见图9，SoC芯片在任务处理完成后，准备进入休眠模式以节省功耗，根据休眠状态下的不同功能要求，选择进入不同的休眠模式，若休眠时MCU不工作，或者休眠时需要有指纹或触摸检测功能，则进入浅度休眠模式，若休眠时不需要实现任何功能，则进入深度休眠模式。
本发明公开的SoC芯片深度休眠唤醒装置及方法，当休眠唤醒模块检测到外部唤醒信号后，产生内部唤醒信号，延迟该内部唤醒信号，然后判断内部唤醒信号是否满足唤醒要求，若满足要求，则根据源时钟使能信号产生源时钟信号，若不满足要求，则舍弃此次唤醒，产生源时钟信号后对源时钟信号进行累加计数，然后判断源时钟信号是否满足稳定要求，若满足要求，则产生稳定时钟信号并对其进行分频与控制，同时重新配置阈值参数，若不满足要求，则舍弃此次唤醒，本发明方法流程包含了两级唤醒舍弃机制，既实现了超低功耗，又有效防止了误唤醒，较好地满足了应用需求。
以上所述只是本发明较佳的实施例，并不用于限制本发明，凡在本发明的技术范围内所做的修改、等同替换或者改进等，均应包含在本发明所保护的范围内。

Claims (10)

1.一种SoC芯片深度休眠唤醒装置，其特征在于，包括有：
一休眠唤醒模块(1)，用于接入外部唤醒信号，根据所述外部唤醒信号产生内部唤醒信号，并且当所述内部唤醒信号满足预设的唤醒要求时，生成源时钟使能信号；
一时钟产生模块(2)，连接于所述休眠唤醒模块(1)，所述时钟产生模块(2)用于根据所述源时钟使能信号产生源时钟信号；
一时钟稳定模块(3)，连接于所述时钟产生模块(2)，所述时钟稳定模块(3)用于对所述源时钟信号进行累加计数，并且当累加计数值达到预设的门限阈值后产生稳定时钟信号；
一时钟分频与控制模块(4)，连接于所述时钟稳定模块(3)，所述时钟分频与控制模块(4)用于对所述稳定时钟信号进行分频处理后产生多个可供所述SoC芯片内部功能模块工作的时钟信号。
2.如权利要求1所述的SoC芯片深度休眠唤醒装置，其特征在于，所述休眠唤醒模块(1)包括有：
一检测单元(10)，用于检测外部唤醒信号，并根据所述外部唤醒信号生成内部唤醒信号；
一延时单元(11)，连接于所述检测单元(10)，所述延时单元(11)用于将所述内部唤醒信号进行延时输出，进而生成延时唤醒信号；
一判断单元(12)，分别连接于所述检测单元(10)和所述延时单元(11)，所述判断单元(12)用于当所述内部唤醒信号与所述延时唤醒信号相同时，判断得出所述内部唤醒信号满足唤醒要求，进而生成源时钟使能信号。
3.如权利要求1所述的SoC芯片深度休眠唤醒装置，其特征在于，所述时钟稳定模块(3)包括有：
一配置单元(30)，用于存储门限阈值；
一累加单元(31)，连接于所述时钟产生模块(2)，所述累加单元(31)用于对所述源时钟信号进行累加计数；
一比较单元(32)，分别连接于所述配置单元(30)和所述累加单元(31)，所述比较单元(32)用于向所述配置单元(30)获取门限阈值，向所述累加单元(31)获取累加计数值，并将所述累加计数值与所述门限阈值进行比较，当所述累加计数值达到所述门限阈值后，生成稳定时钟使能信号。
4.如权利要求3所述的SoC芯片深度休眠唤醒装置，其特征在于，所述时钟稳定模块(3)还包括有：
一锁存器(33)，连接于所述比较单元(32)，所述锁存器(33)用于对所述稳定时钟使能信号进行锁存；
一与门(34)，所述与门(34)的两个输入端分别连接于所述锁存器(33)和所述时钟产生模块(2)，所述与门(34)用于对所述锁存器(33)锁存后的稳定时钟使能信号和所述时钟产生模块(2)输出的源时钟信号进行与运算，进而生成稳定时钟信号。
5.如权利要求1所述的SoC芯片深度休眠唤醒装置，其特征在于，所述SoC芯片内部的功能模块包括有MCU(5)、硬件加速模块(6)、存储模块(7)、接口模块(8)、模拟信号检测模块(9)和模拟信号处理模块(20)。
6.一种SoC芯片深度休眠唤醒方法，其特征在于，所述方法基于一装置实现，所述装置包括有依次连接的一休眠唤醒模块(1)、一时钟产生模块(2)、一时钟稳定模块(3)及一时钟分频与控制模块(4)，所述方法包括有如下步骤：
步骤S1，所述SoC芯片处于深度休眠状态；
步骤S2，所述休眠唤醒模块(1)接入外部唤醒信号，并根据所述外部唤醒信号产生内部唤醒信号；
步骤S3，所述休眠唤醒模块(1)判断所述内部唤醒信号是否满足预设的唤醒要求，若是，则执行步骤S4，若否，则舍弃本次唤醒；
步骤S4，所述休眠唤醒模块(1)生成源时钟使能信号；
步骤S5，所述时钟产生模块(2)根据所述源时钟使能信号产生源时钟信号；
步骤S6，所述时钟稳定模块(3)对所述源时钟信号进行累加计数，并判断累加计数值是否达到预设的门限阈值，若是，则执行步骤S7，若否，则舍弃本次唤醒；
步骤S7，所述时钟稳定模块(3)产生稳定时钟信号；
步骤S8，所述时钟分频与控制模块(4)对所述稳定时钟信号进行分频处理，输出多个可供所述SoC芯片内部功能模块工作的时钟信号。
7.如权利要求6所述的SoC芯片深度休眠唤醒方法，其特征在于，所述休眠唤醒模块(1)包括有一检测单元(10)，所述步骤S2中，利用所述检测单元(10)检测外部唤醒信号，并根据所述外部唤醒信号生成内部唤醒信号。
8.如权利要求7所述的SoC芯片深度休眠唤醒方法，其特征在于，所述休眠唤醒模块(1)还包括有一延时单元(11)及一判断单元(12)，所述延时单元(11)连接于所述检测单元(10)，所述判断单元(12)分别连接于所述检测单元(10)和所述延时单元(11)，所述步骤S3包括：
步骤S30，所述延时单元(11)将所述内部唤醒信号进行延时输出，进而生成延时唤醒信号；
步骤S31，所述判断单元(12)判断所述内部唤醒信号与所述延时唤醒信号是否相同，若相同，则所述内部唤醒信号满足唤醒要求，生成源时钟使能信号，若不相同，则舍弃本次唤醒。
9.如权利要求6所述的SoC芯片深度休眠唤醒方法，其特征在于，所述时钟稳定模块(3)包括有一配置单元(30)、一累加单元(31)、一比较单元(32)、一锁存器(33)及一与门(34)，所述配置单元(30)用于存储门限阈值，所述累加单元(31)连接于所述时钟产生模块(2)，所述比较单元(32)分别连接于所述配置单元(30)和所述累加单元(31)，所述锁存器(33)连接于所述比较单元(32)，所述与门(34)的两个输入端分别连接于所述锁存器(33)和所述时钟产生模块(2)，所述步骤S6包括：
步骤S60，所述累加单元(31)对所述源时钟信号进行累加计数；
步骤S61，所述比较单元(32)向所述配置单元(30)获取门限阈值，向所述累加单元(31)获取累加计数值，并判断所述累加计数值是否达到所述门限阈值，若是，则生成稳定时钟使能信号，若否，则舍弃本次唤醒；
步骤S62，所述锁存器(33)对所述稳定时钟使能信号进行锁存；
步骤S63，所述与门(34)对所述锁存器(33)锁存后的稳定时钟使能信号和所述时钟产生模块(2)输出的源时钟信号进行与运算，进而生成稳定时钟信号。
10.如权利要求9所述的SoC芯片深度休眠唤醒方法，其特征在于，所述步骤S61中，当所述累加计数值达到所述门限阈值时，将所述稳定时钟使能信号传输至所述配置单元(30)，所述配置单元(30)根据所述稳定时钟使能信号重新配置所述门限阈值。
CN201910646849.9A 2019-07-17 2019-07-17 一种SoC芯片深度休眠唤醒装置及方法 Pending CN110442544A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910646849.9A CN110442544A (zh) 2019-07-17 2019-07-17 一种SoC芯片深度休眠唤醒装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910646849.9A CN110442544A (zh) 2019-07-17 2019-07-17 一种SoC芯片深度休眠唤醒装置及方法

Publications (1)

Publication Number Publication Date
CN110442544A true CN110442544A (zh) 2019-11-12

Family

ID=68430639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910646849.9A Pending CN110442544A (zh) 2019-07-17 2019-07-17 一种SoC芯片深度休眠唤醒装置及方法

Country Status (1)

Country Link
CN (1) CN110442544A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112700630A (zh) * 2020-12-18 2021-04-23 宁波向往智能科技有限公司 智能水浸检测器系统
CN114924634A (zh) * 2022-06-17 2022-08-19 广州万协通信息技术有限公司 一种cpu休眠唤醒系统及方法
CN116466999A (zh) * 2023-04-14 2023-07-21 镁佳(北京)科技有限公司 一种soc芯片的唤醒方法、装置、设备及介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1567120A (zh) * 2003-06-23 2005-01-19 华为技术有限公司 一种对单板时钟抖动进行实时测试的方法及电路
CN103412634A (zh) * 2013-07-30 2013-11-27 深圳市汇顶科技股份有限公司 一种soc芯片的mcu唤醒装置和方法
CN103631360A (zh) * 2013-11-15 2014-03-12 北京兆易创新科技股份有限公司 一种支持睡眠模式的芯片及方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1567120A (zh) * 2003-06-23 2005-01-19 华为技术有限公司 一种对单板时钟抖动进行实时测试的方法及电路
CN103412634A (zh) * 2013-07-30 2013-11-27 深圳市汇顶科技股份有限公司 一种soc芯片的mcu唤醒装置和方法
CN103631360A (zh) * 2013-11-15 2014-03-12 北京兆易创新科技股份有限公司 一种支持睡眠模式的芯片及方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112700630A (zh) * 2020-12-18 2021-04-23 宁波向往智能科技有限公司 智能水浸检测器系统
CN114924634A (zh) * 2022-06-17 2022-08-19 广州万协通信息技术有限公司 一种cpu休眠唤醒系统及方法
CN114924634B (zh) * 2022-06-17 2024-02-27 广州万协通信息技术有限公司 一种cpu休眠唤醒系统及方法
CN116466999A (zh) * 2023-04-14 2023-07-21 镁佳(北京)科技有限公司 一种soc芯片的唤醒方法、装置、设备及介质
CN116466999B (zh) * 2023-04-14 2024-02-09 镁佳(北京)科技有限公司 一种soc芯片的唤醒方法、装置、设备及介质

Similar Documents

Publication Publication Date Title
CN110442544A (zh) 一种SoC芯片深度休眠唤醒装置及方法
CN103631360B (zh) 一种支持睡眠模式的芯片及方法
US8181051B2 (en) Electronic apparatus and method of conserving energy
CN103412990B (zh) 一种多层次协同低功耗设计方法
CN106020721B (zh) 存储器装置及其节能控制方法
CN107272872A (zh) 省电控制方法及相关产品
CN107515662B (zh) 一种面向键控类应用的mcu芯片中低功耗管理方法
CN110572868B (zh) 降低电子设备功耗的方法与设备
CN105573463A (zh) 一种功耗管理方法及装置
CN104123081A (zh) 电子装置及该电子装置的休眠唤醒方法
CN104484008B (zh) 一种芯片低功耗处理方法及装置
CN104052861B (zh) 一种终端及其唤醒方法
CN102801871B (zh) 射频智能卡及其控制方法
CN107015624A (zh) 用于节能的方法和装置
CN105426949B (zh) 一种低功耗定时唤醒方法与装置
CN113504746A (zh) 振动唤醒bms的方法、装置、电子设备及存储介质
CN109189201A (zh) 处理器的状态控制方法、控制电路及移动终端
CN220085353U (zh) 一种用串口唤醒低功耗微控制器的电路
CN206133459U (zh) 降低mcu芯片待机功耗的系统
CN111555947B (zh) 一种mcu低功耗休眠唤醒系统
CN113672075A (zh) 外围管理组件、相关装置和方法
CN206133460U (zh) 一种应用于mcu系统的超低功耗时钟系统
CN109802480A (zh) 一种进入休眠或出厂模式的方法
CN220795674U (zh) Mcu的低功耗定时器
CN109849671A (zh) 一种应用于电动汽车的电池管理系统、方法和电动汽车

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191112

RJ01 Rejection of invention patent application after publication