CN116466999A - 一种soc芯片的唤醒方法、装置、设备及介质 - Google Patents
一种soc芯片的唤醒方法、装置、设备及介质 Download PDFInfo
- Publication number
- CN116466999A CN116466999A CN202310403115.4A CN202310403115A CN116466999A CN 116466999 A CN116466999 A CN 116466999A CN 202310403115 A CN202310403115 A CN 202310403115A CN 116466999 A CN116466999 A CN 116466999A
- Authority
- CN
- China
- Prior art keywords
- soc chip
- instruction
- wake
- dormancy
- sleep
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 230000002618 waking effect Effects 0.000 title claims abstract description 16
- 230000005059 dormancy Effects 0.000 claims abstract description 61
- 230000007958 sleep Effects 0.000 claims description 91
- 230000015654 memory Effects 0.000 claims description 29
- 238000003860 storage Methods 0.000 claims description 11
- 238000004590 computer program Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 4
- 230000002159 abnormal effect Effects 0.000 description 11
- 230000008667 sleep stage Effects 0.000 description 9
- 238000004891 communication Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000019371 dormancy process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000802 evaporation-induced self-assembly Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4418—Suspend and resume; Hibernate and awake
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Sources (AREA)
Abstract
本发明公开了一种SOC芯片的唤醒方法、装置、设备及介质，方法包括：接收与已休眠的SOC芯片对应的唤醒指令，获取接收唤醒指令对应的第一时间戳；读取已存储的生成休眠指令时对应的第二时间戳，其中，休眠指令为用以指示SOC芯片休眠的指令；当第一时间戳和第二时间戳之间的时间差值小于或等于第一预设时间段时，读取设置于SOC芯片上第一引脚的电平状态；当第一引脚处于高电平状态时，唤醒SOC芯片；本发明通过上述方式，不仅满足了用户唤醒SOC芯片的需求，且避免了唤醒过程中程序死机的缺陷，也缩短了用户等待的时长，提高了用户体验。
Description
技术领域
本发明涉及智能控制领域，具体涉及一种SOC芯片的唤醒方法、装置、设备及介质。
背景技术
目前汽车智能化的趋势不可逆转，智能座舱也逐渐被大众所认识，为了实现智能座舱，通常采用SOC+MCU的方案实现，这样既能通过SOC满足智能和娱乐需求，也能通过MCU完成对SOC状态的管理和监控。
在实际应用过程中，MCU可能会在SOC休眠的过程中接收到唤醒指令，如果在此时直接唤醒SOC，可能会造成程序死机。为避免上述情况的发生，当前技术在接收到唤醒指令时，不会立即将唤醒指令下发至SOC，而是会等到SOC休眠结束后，再将唤醒指令下发。但是，这样的唤醒方式会增加用户的等待时间，从而导致用户体验变差。
因此，如何在不造成程序死机且不影响用户体验的情况下唤醒处于休眠流程中的SOC芯片，成为目前需要解决的问题。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中，唤醒处于休眠状态的SOC芯片时，可能造成程序死机和用户体验差的缺陷，从而提供一种SOC芯片的唤醒方法、装置、设备及介质。
第一方面，本发明提供了一种SOC芯片的唤醒方法，包括：
接收与已休眠的SOC芯片对应的唤醒指令，获取接收唤醒指令对应的第一时间戳；读取已存储的生成休眠指令时对应的第二时间戳，其中，休眠指令为用以指示SOC芯片休眠的指令；当第一时间戳和第二时间戳之间的时间差值小于或等于第一预设时间段时，读取设置于SOC芯片上第一引脚的电平状态；当第一引脚处于高电平状态时，唤醒SOC芯片。
本发明在获取唤醒指令对应的第一时间戳，休眠指令对应的第二时间戳之后，确定第一时间戳与第二时间戳之间的差值。通过“第一时间戳与第二时间戳之间的差值”与“第一预设时间段”的比较结果，判断是否可以唤醒处于休眠状态的SOC芯片。当“第一时间戳与第二时间戳之间的差值”小于或等于“第一预设时间段”时，唤醒处于休眠状态的SOC芯片。通过这样的方式，不仅满足了用户唤醒SOC芯片的需求，且避免了唤醒过程中程序死机的缺陷，也缩短了用户等待的时长，提高了用户体验。
结合第一方面，在第一方面的第一实施例中，在接收与已休眠的SOC芯片对应的唤醒指令之前，方法还包括：
在基于预采集的车辆信息确定SOC芯片满足休眠条件后，生成休眠指令，并将生成休眠指令时对应的第二时间戳存储于预设存储位置；将休眠指令发送至SOC芯片，以控制SOC芯片休眠。
结合第一方面，在第一方面的第二实施例中，在生成休眠指令之后，还包括：
判断SOC芯片是否存在休眠延迟；当SOC芯片存在休眠延迟时，以生成休眠指令对应的时刻为起始时刻，在第二预设时间段后，将休眠指令发送至SOC芯片。
结合第一方面，在第一方面的第三实施例中，方法还包括：
当第一时间戳和第二时间戳之间的时间差值大于第一预设时间段时，获取SOC芯片的状态；当SOC芯片处于待机状态时，唤醒SOC芯片；或者，当SOC芯片处于关机状态时，启动SOC芯片；或者，当SOC芯片处于休眠状态时，控制SOC芯片继续休眠。
结合第一方面，在第一方面的第四实施例中，当SOC芯片启动失败时，方法还包括：
控制SOC芯片掉电关机。
结合第一方面，在第一方面的第五实施例中，在SOC芯片掉电关机之后，包括：
MCU进入复位休眠状态。
第二方面，本发明提供了一种SOC芯片的唤醒装置，包括：
接收模块，用于接收与已休眠的SOC芯片对应的唤醒指令，获取接收唤醒指令对应的第一时间戳；第一读取模块，用于读取已存储的生成休眠指令时对应的第二时间戳，其中，休眠指令为用以指示SOC芯片休眠的指令；第二读取模块，用于当第一时间戳和第二时间戳之间的时间差值小于或等于第一预设时间段时，读取设置于SOC芯片上第一引脚的电平状态；第一唤醒模块，用于当第一引脚处于高电平状态时，唤醒SOC芯片。
结合第二方面，在第二方面的第一实施例中，在接收模块之前，装置还包括：
生成模块，用于在基于预采集的车辆信息确定SOC芯片满足休眠条件后，生成休眠指令，并将生成休眠指令时对应的第二时间戳存储于预设存储位置；控制模块，用于将休眠指令发送至SOC芯片，以控制SOC芯片休眠。
第三方面，本发明提供了一种计算机设备，包括：存储器和处理器，存储器和处理器之间互相通信连接，存储器用于存储计算机程序，计算机程序被处理器执行时，使处理器执行如发明内容中任一项的SOC芯片的唤醒方法。
第四方面，本发明提供了一种计算机可读存储介质，计算机可读存储介质用于存储计算机指令，当计算机指令被处理器执行时，实现如发明内容中任一项的SOC芯片的唤醒方法。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的SOC芯片的唤醒方法的流程图；
图2为本发明实施例提供的控制SOC芯片休眠的流程图；
图3为本发明实施例提供的唤醒SOC芯片的流程图；
图4为本发明实施例提供的启动SOC芯片的流程图；
图5为本发明实施例提供的控制SOC芯片关机的流程图；
图6为本发明实施例提供的SOC芯片的唤醒装置的连接图；
图7为本发明实施例提供的计算机设备连接图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在对本发明进行具体阐述之前，先对SOC芯片的休眠过程做简要介绍。一般在程序的执行过程要经过很多处理层，如应用层、系统层和驱动层。因此，在SOC芯片的休眠过程中，可以区分为应用层、系统层的休眠，以及驱动层的休眠。一般而言，当在应用层和系统层的休眠过程中接收到唤醒指令时，由于应用层和系统层执行的业务逻辑相对较为简单，因此，在此阶段执行唤醒会相对比较简单。但是，当在驱动层的休眠过程中接收到唤醒指令时，由于驱动层需要基于唤醒指令重新进行硬件配置等操作，所以，如果在此阶段进行唤醒，就可能会造成程序死机。
本发明公开了一种SOC芯片的唤醒方法，如图1所示，包括如下步骤：
S1：接收与已休眠的SOC芯片对应的唤醒指令，获取接收唤醒指令对应的第一时间戳。
具体的，该唤醒指令是在给SOC芯片下发休眠指令之后接收到的指令。此处的唤醒指令，仅针对休眠过程中的SOC芯片。
示例性地，在一可选实施例中，在S1之前，还包括控制SOC芯片休眠。
当基于预采集的车辆信息确定SOC芯片满足休眠条件后，生成休眠指令，并将生成休眠指令时对应的第二时间戳存储于预设存储位置；将休眠指令发送至SOC芯片，以控制SOC芯片休眠。具体的，车辆信息包括但不限于车辆总线的数据、外部关机指令等。本实施例中的休眠指令由车辆的微控制单元(Microcontroller Unit，简称MCU)生成并下发，从而控制SOC芯片休眠。
示例性地，在上一实施例中，在生成休眠指令之后，还需判断SOC芯片是否存在休眠延迟(休眠延迟是SOC芯片中可设置的一种属性)；当SOC芯片存在休眠延迟时，以生成休眠指令对应的时刻为起始时刻，在第二预设时间段后，将休眠指令发送至SOC芯片。当SOC芯片不存在休眠延迟时，即可直接将休眠指令发送至SOC芯片。
需要说明的是，SOC芯片的休眠分为两个休眠阶段，第一个休眠阶段即应用层、系统层对应的休眠，第二休眠阶段即驱动层对应的休眠。本发明在每一个休眠阶段都设置了一个用以指示休眠结束的标志。在本实施例中，休眠结束的标志通过引脚的电平状态体现。如，第一引脚即第一休眠阶段的休眠标志，当第一引脚处于低电平状态时，表示第一个休眠阶段结束。第二引脚即第二休眠阶段的休眠标志，当第二引脚处于低电平状态时，表示第二个休眠阶段结束。当第二休眠阶段结束时，标志着SOC芯片休眠结束，并在休眠结束后，由MCU将SOC芯片休眠成功的标志存入RAM(Random Access Memory，随机存取存储器)中，同时控制SOC芯片进入待机状态。在SOC芯片休眠结束后，MCU在设置唤醒源后进行原地休眠，以保持最低功耗。SOC芯片具体的休眠流程如图2所示，其执行主体为MCU。
进一步地，在SOC芯片的休眠过程中，任意一个休眠阶段对应的引脚拉低超时，均会导致SOC芯片休眠失败。当SOC芯片的休眠失败次数达到预设休眠失败阈值时，由MCU控制SOC芯片掉电关机，以达到降低功耗和清除错误的目的。当休眠失败次数未达到预设休眠失败阈值时，MCU重新下发休眠指令，控制SOC芯片休眠，直至SOC芯片的休眠失败次数达到预设休眠失败阈值，或者，SOC芯片休眠结束时，结束操作。本实施例通过统计休眠失败次数，并在休眠失败次数达到预设休眠失败阈值时控制SOC芯片掉电关机，既能保证功耗，又能再下次启动时重置SOC芯片。相比休眠失败直接掉电，增加最终休眠成功的概率。
S2：读取已存储的生成休眠指令时对应的第二时间戳。
具体的，休眠指令为用以指示SOC芯片休眠的指令。
S3：当第一时间戳和第二时间戳之间的时间差值小于或等于第一预设时间段时，读取设置于SOC芯片上第一引脚的电平状态。
示例性地，在本实施例中，第一预设时间段为S1对应的实施例中用以判断第一引脚拉低是否超时时对应的时间段阈值。如，以MCU下发休眠指令对应的时刻(即第二时间戳)为起始，3秒内，如果第一引脚拉低，则拉低未超时，3秒内，如果第一引脚未拉低，则拉低超时。此实施例中的3秒即为第一预设时间段。
示例性地，第一引脚为设置于SOC芯片上的Sleep Ready IO。
S4：当第一引脚处于高电平状态时，唤醒SOC芯片。
示例性地，在另一可选实施例中，当第一引脚处于低电平状态时，无法唤醒SOC芯片，直至SOC芯片休眠结束后，方可唤醒SOC芯片。
本发明在获取唤醒指令对应的第一时间戳，休眠指令对应的第二时间戳之后，确定第一时间戳与第二时间戳之间的差值。通过“第一时间戳与第二时间戳之间的差值”与“第一预设时间段”的比较结果，判断是否可以唤醒处于休眠状态的SOC芯片。当“第一时间戳与第二时间戳之间的差值”小于或等于“第一预设时间段”时，唤醒处于休眠状态的SOC芯片。通过这样的方式，不仅满足了用户唤醒SOC芯片的需求，且避免了唤醒过程中程序死机的缺陷，也缩短了用户等待的时长，提高了用户体验。
在一可选实施例中，方法还包括：
S21：当第一时间戳和第二时间戳之间的时间差值大于第一预设时间段时，获取SOC芯片的状态。
具体的，在接收到休眠指令之后，SOC芯片可能会处于以下三种状态中的任一种状态，三种状态分别为：休眠状态，关机状态和待机状态。
示例性地，当SOC芯片在第一个休眠阶段休眠成功，且在第二个休眠阶段中，第二引脚拉低未超时时，SOC芯片会处于休眠状态。当SOC芯片的休眠失败次数达到预设休眠失败阈值时，SOC芯片会处于关机状态。当SOC芯片的两个休眠阶段均休眠成功时，SOC芯片会处于待机状态。
S22：当SOC芯片处于待机状态时，唤醒SOC芯片。
示例性地，当第一时间戳和第二时间戳之间的时间差值大于第一预设时间段，且SOC芯片处于待机状态时，MCU执行对SOC芯片的唤醒操作。
唤醒流程如图3所示，当接受到唤醒指令后，获取唤醒指令对应的唤醒源，并基于唤醒源判断本次唤醒是否为异常唤醒。一般情况下，唤醒源包括8155唤醒，KL15唤醒和报文唤醒，其中，8155唤醒为异常唤醒，KL15唤醒和报文唤醒为正常唤醒。
当唤醒源属于异常唤醒时，更新异常唤醒次数，并将更新后的异常唤醒次数与预设异常唤醒阈值进行比较。其中，异常唤醒次数可存储于RAM中。
当异常唤醒次数达到预设异常唤醒阈值时，控制SOC芯片掉电关机。通过这样的方式可以防止SoC一直处在错误状态。
或者，当异常唤醒次数未达到预设异常唤醒阈值时，控制SOC芯片进行休眠。
当唤醒源属于正常唤醒时，判断在MCU的存储器中是否存在与该SOC芯片对应的休眠成功标志，且判断本次唤醒是否属于NM唤醒。其中，NM唤醒是指CAN网络管理的唤醒，像车机、底盘、发动机等节点都在CAN网络中，不同节点间的相互唤醒可以简单理解为CAN网络管理唤醒，是一种正常的唤醒方式。
当不存在与该SOC芯片对应的休眠成功标志，且本次唤醒不属于NM唤醒时，控制SOC芯片掉电关机。
或者，当不存在与该SOC芯片对应的休眠成功标志，且本次唤醒属于NM唤醒时，给SOC芯片上电，控制SOC芯片进入RMS状态(RMS状态即满足唤醒的状态)，并控制电源管理状态机进入唤醒状态，执行唤醒操作。
或者，当存在与该SOC芯片对应的休眠成功标志，且本次唤醒不属于NM唤醒时，控制SOC芯片进入休眠。
或者，当存在与该SOC芯片对应的休眠成功标志，且本次唤醒属于NM唤醒时，进入RMS状态，并控制电源管理状态机进入唤醒状态，执行唤醒操作。至此，唤醒流程结束。
S23：或者，当SOC芯片处于关机状态时，启动SOC芯片。
示例性地，当第一时间戳和第二时间戳之间的时间差值大于第一预设时间段，且SOC芯片处于关机状态时，启动SOC芯片。
启动流程如图4所示，当接收到启动指令后，基于车辆信息判断SOC芯片是否满足启动对应的运行条件。
当满足运行条件时，给SOC芯片上电，控制SOC芯片正常运行。
或者，当不满足运行条件时，控制SOC芯片掉电关机。
S24：或者，当SOC芯片处于休眠状态时，控制SOC芯片继续休眠。
示例性地，当第一时间戳和第二时间戳之间的时间差值大于第一预设时间段，且SOC芯片处于休眠状态时，继续控制SOC芯片进行休眠。休眠流程如图2所示。
在一可选实施例中，当SOC芯片启动失败时，方法还包括：
控制SOC芯片掉电关机。
示例性地，关机流程如图5所示。首先，基于预获取的车辆信息判断SOC芯片是否满足关机条件。当SOC芯片不满足关机条件时，持续获取车辆信息，直至车辆信息满足关机条件为止。当满足关机条件时，判断SOC芯片是否存在延时发送。当存在延时发送时，以生成关机指令的时刻为起始时刻，在第三预设时间段(即设置的延迟发送的时长)后，将关机指令发送至SOC芯片。当不存在延时发送时，直接将关机指令发送至SOC芯片，并获取下发关机指令对应的第三时间戳。在发送关机指令后，以第三时间戳为起始时刻，在第四预设时间段后读取Sleep Done IO的电平状态。当Sleep Done IO处于低电平状态时，执行掉电关机操作；当Sleep Done IO处于高电平状态时，确定Sleep Done IO拉低超时，并掉电关机。
在一可选实施例中，在SOC芯片掉电关机之后，包括：
MCU进入复位休眠状态。
在本实施例中，当SOC芯片掉电关机之后，MCU进入复位休眠状态，通过复位的方式，降低了程序运行过程中未知错误的积累，相比直接休眠而言，提高了程序运行的稳定性，且能达到降低功耗的效果。
本发明公开了一种SOC芯片的唤醒装置，如图6所示，该装置包括如下模块：
接收模块61，用于接收与已休眠的SOC芯片对应的唤醒指令，获取接收唤醒指令对应的第一时间戳。
第一读取模块62，用于读取已存储的生成休眠指令时对应的第二时间戳，其中，休眠指令为用以指示SOC芯片休眠的指令。
第二读取模块63，用于当第一时间戳和第二时间戳之间的时间差值小于或等于第一预设时间段时，读取设置于SOC芯片上第一引脚的电平状态。
第一唤醒模块64，用于当第一引脚处于高电平状态时，唤醒SOC芯片。
在一可选实施例中，在接收模块61之前，装置还包括：
生成模块，用于在基于预采集的车辆信息确定SOC芯片满足休眠条件后，生成休眠指令，并将生成休眠指令时对应的第二时间戳存储于预设存储位置；控制模块，用于将休眠指令发送至SOC芯片，以控制SOC芯片休眠。
在一可选实施例中，在生成模块之后，还包括：
判断模块，用于判断SOC芯片是否存在休眠延迟；发送模块，用于当SOC芯片存在休眠延迟时，以生成休眠指令对应的时刻为起始时刻，在第二预设时间段后，将休眠指令发送至SOC芯片。
在一可选实施例中，所述装置还包括：
获取模块，用于当第一时间戳和第二时间戳之间的时间差值大于第一预设时间段时，获取SOC芯片的状态；第二唤醒模块，用于当SOC芯片处于待机状态时，唤醒SOC芯片；或者，启动模块，用于当SOC芯片处于关机状态时，启动SOC芯片；或者，休眠模块，用于当SOC芯片处于休眠状态时，控制SOC芯片继续休眠。
在一可选实施例中，在启动模块中，当SOC芯片启动失败时，装置还包括：
关机子模块，用于控制SOC芯片掉电关机。
在一可选实施例中，在关机子模块之后，包括：
休眠子模块，用于MCU进入复位休眠状态。
本实施例提供一种计算机设备，如图7所示，该计算机设备可以包括至少一个处理器71、至少一个通信接口72、至少一个通信总线73和至少一个存储器74，其中，通信接口72可以包括显示屏(Display)、键盘(Keyboard)，可选通信接口72还可以包括标准的有线接口、无线接口。存储器74可以是高速RAM存储器(Random Access Memory，易挥发性随机存取存储器)，也可以是非不稳定的存储器(non-volatile memory)，例如至少一个磁盘存储器。存储器74可选的还可以是至少一个位于远离前述处理器71的存储装置。其中处理器71可以结合图7所描述的装置，存储器74中存储应用程序，且处理器71调用存储器74中存储的程序代码，以用于执行上述任意方法实施例的SOC芯片的唤醒方法。
其中，通信总线73可以是外设部件互连标准(peripheral componentinterconnect，简称PCI)总线或扩展工业标准结构(extended industry standardarchitecture，简称EISA)总线等。通信总线73可以分为地址总线、数据总线、控制总线等。为便于表示，图7中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
其中，存储器74可以包括易失性存储器(英文：volatile memory)，例如随机存取存储器(英文：random-access memory，缩写：RAM)；存储器也可以包括非易失性存储器(英文：non-volatile memory)，例如快闪存储器(英文：flash memory)，硬盘(英文：hard diskdrive，缩写：HDD)或固态硬盘(英文：solid-state drive，缩写：SSD)；存储器74还可以包括上述种类的存储器的组合。
其中，处理器71可以是中央处理器(英文：central processing unit，缩写：CPU)，网络处理器(英文：network processor，缩写：NP)或者CPU和NP的组合。
其中，处理器71还可以进一步包括硬件芯片。上述硬件芯片可以是专用集成电路(英文：application-specific integrated circuit，缩写：ASIC)，可编程逻辑器件(英文：programmable logic device，缩写：PLD)或其组合。上述PLD可以是复杂可编程逻辑器件(英文：complex programmable logic device，缩写：CPLD)，现场可编程逻辑门阵列(英文：field-programmable gate array，缩写：FPGA)，通用阵列逻辑(英文：generic arraylogic,缩写：GAL)或其任意组合。可选地，存储器74还用于存储程序指令。处理器71可以调用程序指令，实现本发明任一实施例中的SOC芯片的唤醒方法。
本实施例提供一种计算机可读存储介质，计算机存储介质存储有计算机可执行指令，该计算机可执行指令可执行上述任意方法实施例中的SOC芯片的唤醒方法。其中，存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)、随机存储记忆体(RandomAccess Memory，RAM)、快闪存储器(Flash Memory)、硬盘(Hard Disk Drive，缩写：HDD)或固态硬盘(Solid-State Drive，SSD)等；存储介质还可以包括上述种类的存储器的组合。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (10)
1.一种SOC芯片的唤醒方法，其特征在于，包括：
接收与已休眠的SOC芯片对应的唤醒指令，获取接收所述唤醒指令对应的第一时间戳；
读取已存储的生成休眠指令时对应的第二时间戳，其中，所述休眠指令为用以指示所述SOC芯片休眠的指令；
当所述第一时间戳和所述第二时间戳之间的时间差值小于或等于第一预设时间段时，读取设置于所述SOC芯片上第一引脚的电平状态；
当所述第一引脚处于高电平状态时，唤醒所述SOC芯片。
2.根据权利要求1所述的SOC芯片的唤醒方法，其特征在于，在所述接收与已休眠的SOC芯片对应的唤醒指令之前，所述方法还包括：
在基于预采集的车辆信息确定SOC芯片满足休眠条件后，生成休眠指令，并将生成所述休眠指令时对应的所述第二时间戳存储于预设存储位置；
将所述休眠指令发送至所述SOC芯片，以控制所述SOC芯片休眠。
3.根据权利要求2所述的SOC芯片的唤醒方法，其特征在于，在所述生成休眠指令之后，还包括：
判断所述SOC芯片是否存在休眠延迟；
当所述SOC芯片存在所述休眠延迟时，以所述生成休眠指令对应的时刻为起始时刻，在第二预设时间段后，将所述休眠指令发送至所述SOC芯片。
4.根据权利要求1-3中任一项所述的SOC芯片的唤醒方法，其特征在于，所述方法还包括：
当所述第一时间戳和所述第二时间戳之间的时间差值大于所述第一预设时间段时，获取所述SOC芯片的状态；
当所述SOC芯片处于待机状态时，唤醒所述SOC芯片；
或者，当所述SOC芯片处于关机状态时，启动所述SOC芯片；
或者，当所述SOC芯片处于休眠状态时，控制所述SOC芯片继续休眠。
5.根据权利要求4所述的SOC芯片的唤醒方法，其特征在于，当所述SOC芯片启动失败时，所述方法还包括：
控制所述SOC芯片掉电关机。
6.根据权利要求5所述的SOC芯片的唤醒方法，其特征在于，在所述SOC芯片掉电关机之后，包括：
MCU进入复位休眠状态。
7.一种SOC芯片的唤醒装置，其特征在于，包括：
接收模块，用于接收与已休眠的SOC芯片对应的唤醒指令，获取接收所述唤醒指令对应的第一时间戳；
第一读取模块，用于读取已存储的生成休眠指令时对应的第二时间戳，其中，所述休眠指令为用以指示所述SOC芯片休眠的指令；
第二读取模块，用于当所述第一时间戳和所述第二时间戳之间的时间差值小于或等于第一预设时间段时，读取设置于所述SOC芯片上第一引脚的电平状态；
第一唤醒模块，用于当所述第一引脚处于高电平状态时，唤醒所述SOC芯片。
8.根据权利要求7所述的SOC芯片的唤醒装置，其特征在于，在所述接收模块之前，所述装置还包括：
生成模块，用于在基于预采集的车辆信息确定SOC芯片满足休眠条件后，生成休眠指令，并将生成所述休眠指令时对应的所述第二时间戳存储于预设存储位置；
控制模块，用于将所述休眠指令发送至所述SOC芯片，以控制所述SOC芯片休眠。
9.一种计算机设备，其特征在于，包括：存储器和处理器，所述存储器和所述处理器之间互相通信连接，所述存储器用于存储计算机程序，所述计算机程序被所述处理器执行时，使所述处理器执行如权利要求1至6中任一项所述的SOC芯片的唤醒方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质用于存储计算机指令，当所述计算机指令被处理器执行时，实现如权利要求1至6中任一项所述的SOC芯片的唤醒方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310403115.4A CN116466999B (zh) | 2023-04-14 | 2023-04-14 | 一种soc芯片的唤醒方法、装置、设备及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310403115.4A CN116466999B (zh) | 2023-04-14 | 2023-04-14 | 一种soc芯片的唤醒方法、装置、设备及介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116466999A true CN116466999A (zh) | 2023-07-21 |
| CN116466999B CN116466999B (zh) | 2024-02-09 |
Family
ID=87180156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310403115.4A Active CN116466999B (zh) | 2023-04-14 | 2023-04-14 | 一种soc芯片的唤醒方法、装置、设备及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116466999B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102012112363A1 (de) * | 2012-01-30 | 2013-08-01 | Samsung Electronics Co., Ltd. | Verfahren zum Verbreiten einer Mehrzahl von Interrupts, Interrupt-Anforderungssignal-Verbreitungsschaltungen und Ein-Chip-Systeme, welche dieselben aufweisen |
| CN110442544A (zh) * | 2019-07-17 | 2019-11-12 | 深圳贝特莱电子科技股份有限公司 | 一种SoC芯片深度休眠唤醒装置及方法 |
| CN113194524A (zh) * | 2021-03-25 | 2021-07-30 | 深圳市广通远驰科技有限公司 | 休眠唤醒方法、上位机、车载通信模组和通信系统 |
| CN115220557A (zh) * | 2021-04-21 | 2022-10-21 | 炬芯科技股份有限公司 | 电源开启系统、电源开启方法、可读存储介质及电子设备 |
| CN115437859A (zh) * | 2022-06-10 | 2022-12-06 | 北京罗克维尔斯科技有限公司 | 休眠唤醒处理方法、装置、电子设备及存储介质 |
| CN115718626A (zh) * | 2022-11-28 | 2023-02-28 | 杭州万高科技股份有限公司 | 一种快速唤醒的soc系统及快速唤醒方法 |
-
2023
- 2023-04-14 CN CN202310403115.4A patent/CN116466999B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102012112363A1 (de) * | 2012-01-30 | 2013-08-01 | Samsung Electronics Co., Ltd. | Verfahren zum Verbreiten einer Mehrzahl von Interrupts, Interrupt-Anforderungssignal-Verbreitungsschaltungen und Ein-Chip-Systeme, welche dieselben aufweisen |
| CN110442544A (zh) * | 2019-07-17 | 2019-11-12 | 深圳贝特莱电子科技股份有限公司 | 一种SoC芯片深度休眠唤醒装置及方法 |
| CN113194524A (zh) * | 2021-03-25 | 2021-07-30 | 深圳市广通远驰科技有限公司 | 休眠唤醒方法、上位机、车载通信模组和通信系统 |
| CN115220557A (zh) * | 2021-04-21 | 2022-10-21 | 炬芯科技股份有限公司 | 电源开启系统、电源开启方法、可读存储介质及电子设备 |
| CN115437859A (zh) * | 2022-06-10 | 2022-12-06 | 北京罗克维尔斯科技有限公司 | 休眠唤醒处理方法、装置、电子设备及存储介质 |
| CN115718626A (zh) * | 2022-11-28 | 2023-02-28 | 杭州万高科技股份有限公司 | 一种快速唤醒的soc系统及快速唤醒方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116466999B (zh) | 2024-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108958106B (zh) | 一种电动汽车控制器休眠唤醒系统及控制方法 | |
| JP5231047B2 (ja) | 制御装置 | |
| EP3742257B1 (en) | System and method of power mode management for a processor | |
| TW200528970A (en) | Wake-up reset circuit | |
| CN112087355A (zh) | 一种状态控制方法、装置、电子模块及can网络系统 | |
| CN113064403A (zh) | 一种基于osek网络管理的控制器状态监控方法 | |
| CN111404819A (zh) | 一种基于路由功能的网络控制方法及系统 | |
| CN113923137A (zh) | 一种整车总线网络异常监控方法和系统 | |
| WO2020151263A1 (zh) | 一种芯片的电源控制装置、芯片及其电源控制方法 | |
| CN102929381A (zh) | 电子系统及其电源管理方法 | |
| CN116466999B (zh) | 一种soc芯片的唤醒方法、装置、设备及介质 | |
| JP5465799B2 (ja) | 制御装置 | |
| CN110865959B (zh) | 一种用于唤醒i2c设备的方法及电路 | |
| CN116572864A (zh) | 一种低功耗高鲁棒性的整车休眠唤醒策略 | |
| CN116010143A (zh) | 一种休眠下自动喂狗的方法和储能系统 | |
| JP2010055265A (ja) | システムｌｓｉ、システムｌｓｉの制御方法、プログラム、及び記憶媒体 | |
| CN113650498B (zh) | 一种电动车的上电方法、装置、电动车及存储介质 | |
| EP4350481A1 (en) | Processing wakeup requests using in a processing system having power management circuitry and a processing circuitry | |
| CN115373319A (zh) | 低功耗车载电源盒及低功耗方法 | |
| CN111404121B (zh) | 电源欠压保护方法、系统、介质及装置 | |
| US11645089B2 (en) | Network system | |
| CN111176187B (zh) | 一种电机控制器的电源管理系统及保护方法 | |
| CN117093403B (zh) | 看门狗控制电路及其控制方法、电子设备 | |
| CN107707110A (zh) | 一种电子导航系统 | |
| CN111427719B (zh) | 一种提升soc系统可靠性和异常重启性能的方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |