CN1567120A

CN1567120A - 一种对单板时钟抖动进行实时测试的方法及电路

Info

Publication number: CN1567120A
Application number: CN 03137792
Authority: CN
Inventors: 王金锁
Original assignee: Huawei Technologies Co Ltd
Current assignee: Honor Device Co Ltd
Priority date: 2003-06-23
Filing date: 2003-06-23
Publication date: 2005-01-19
Anticipated expiration: 2023-06-23
Also published as: CN1323337C

Abstract

本发明有关一种单板时钟抖动实时测试方法及电路，包括：将一频率稳定的基准时钟信号和被测单板时钟信号输入到一计数电路，用该基准时钟信号对被测单板时钟信号进行计数；将计数结果锁存；将锁存的计数值输出到一判决模块，与设定的上/下门限值进行比较后输出比较结果。本发明的电路可以灵活地内嵌到相关测试单板的功能逻辑模块中，占用的资源少，成本低，实时地对被测时钟进行有效检测。

Description

一种对单板时钟抖动进行实时测试的方法及电路

技术领域

本发明涉及测试技术，尤指一种对单板时钟抖动进行实时测试的方法及电路。

背景技术

时钟作为现代通讯设备、数字电子设备里的重要信号，起到同步、定时的作用，对设备的正常运行起到很关键的作用。一般来说，设备之间有系统时钟，设备里的单板有单板时钟，单板内部也有不同的时钟信号。

时钟抖动是指时钟偏离了其理想位置。如图1，对于一个频率为F，占空比固定的时钟出现抖动时，时钟下降沿和标准的下降沿有一个时间偏差t。

时钟发生抖动时，一般会对产品的正常运行造成影响。例如，在程控交换机里面，如果电信局间的时钟出现抖动，会使通话链路断路。可见，在产品制造、运行过程中，如何有效适时地对时钟抖动进行测试、检测、监控并及时地发现和解决问题，以保证设备的正常运行是非常重要的。

由于一般的系统或单板在时间抖动t小于某一个值(如：1uS)时都能正常运行，所以测试时，只需测出时间抖动t是否小于某一个值就可。

现有技术中对时钟的检测一般来说用频率计或时间间隔分析仪来做。但频率计不能对时钟抖动等问题进行实时测试；而时间间隔分析仪作为专门的时钟信号质量测试仪器，检测一般的单板时钟信号，投入很昂贵；这些仪器都不能方便地内嵌在单板中，对时钟进行实时测试。

现有技术的缺点：

1、作为一种测试仪器(系统)，不能内嵌在单板的内部作为内嵌测试工具，对运行中的单板时钟进行不间断监测；

2、时间间隔分析仪由于精度高，对于机内时钟、板内时钟信号的测试来说，价格昂贵，投入成本高，不能普遍应用。

发明内容

本发明提供一种对单板时钟抖动进行实时测试的方法及电路，以解决现有技术中的测试仪器或时间间隔分析仪不能内嵌在单板中进行方便测试的问题。

为解决上述问题，本发明提供如下的解决方案：

对单板的板内时钟、单板输出时钟的抖动进行实时测试的方法及电路。一种对单板时钟抖动进行实时测试的方法，包括下列步骤：

A)将一基准时钟信号和被测单板时钟信号输入到一计数电路，用该基准时钟信号对被测单板时钟信号进行计数；

B)将计数结果锁存；

C)将锁存的计数值输出到一判决模块，与设定的上/下门限值进行比较，当计数值大于上门限值或小于下门限值时，判为抖动存在；否则，判为抖动不存在；

D)输出判决结果。

所述上/下门限值为N±X，其中，N为准确计数值，X为单板时钟抖动容许值，采用如下公式计算：

N＝K*F/f，其中K是与被测单板时钟信号的占空比相关的数值，F为基准时钟信号的频率，f为被测单板时钟信号的频率；X＝t*F，其中t为抖动容许时间。

所述的单板时钟抖动实时测试方法，当被测单板时钟信号的占空比为1时，K＝0.5。

一种单板时钟抖动实时测试电路，其特征在于包括：

计数电路：用一基准时钟信号对被测单板时钟信号进行计数；

锁存电路：将上述计数结果锁存；

抖动判决和上报电路：将上述锁存的计数值与设定的门限值进行比较，并输出比较结果。

所述计数电路由相互级联的复数个计数器组成；所述的基准时钟信号输入到各计数器的时钟端，被测单板时钟信号输入到各计数器的计数使能端。

所述锁存电路包括复数个锁存器，其输入端分别连接复数个计数器的输出端，将计数结果锁存。

所述计数器和锁存器的个数根据不同的被测单板时钟信号频率、不同的被测时钟的占空比以及不同的基准时钟信号的频率而相应确定。

所述抖动判决和上报电路包括一判决模块和判决结果上报控制电路；所述判决模块的输入端与锁存器的数据输出端连接，取得实时的计数值，将该计数值与设定的上/下门限值比较，得到判决结果，所述判决结果上报控制电路在外部CPU的读写控制下，将判决结果输出。

所述判决结果上报控制电路包括有第一或门、第二或门、第一D触发器、第二D触发器和三态控制门；该第一或门接收外部CPU的地址选择信号和写信号，将数值“0”写入第一D触发器；该第一D触发器的输出端与第二D触发器的清零端连接，实现对第二D触发器的清零；该第二D触发器与判决模块的输出端连接，用于输出判决结果；外部CPU通过第二或门和三态控制门读取第二D触发器的输出值。

所述用于判决的门限值可以通过外部的控制器进行设置。

本发明的电路可以灵活地内嵌到相关测试单板的功能逻辑模块中，占用的资源少，成本低，实时地对被测时钟进行有效检测。

附图说明

图1为时钟抖动示意图；

图2为本发明方法流程图；

图3为本发明抖动判决时序示意图；

图4为本发明实施例中的计数电路；

图5为本发明实施例中的锁存电路；

图6为本发明实施例中的抖动判决与上报电路。

具体实施方式

本发明方法是将一频率较高的、稳定的基准时钟信号和被测时钟信号输入到一计数器电路，由该基准时钟信号对被测时钟进行计数，将计数结果锁存后与一门限值比较，由比较结果得出该被测时钟是否存在较大抖动。

如图2所示，用频率为F，周期为T的脉冲信号对被检测的时钟f的负(正)脉冲计数，正常的计数值应该为N＝k*F/f，k的取值与被测时钟信号的占空比有关，当占空比为1时，k＝0.5；当时钟出现抖动时，计数值将不等于N，通过计数值N就可以判断时钟是否存在抖动；同时，通过N的大小，可以基本判断出抖动的大小。

例如：用4M(4.096MHz)的基准时钟对8K时钟的负(正)脉冲计数，正常的计数值应该是256，当有大于1uS的抖动发生时，计数值会偏离4个4M的周期，如图3所示。

本发明的单板时钟抖动实时测试电路，可采用逻辑器件EPM7128STC100实现，但并不局限于此，如采用FPGA等其他逻辑器件均可实现。具体实现电路图可如图4、图5和图6所示。本实施例中采用的测试基准时钟频率为F＝4.096MHz，对f＝8k Hz占空比为1的时钟信号进行测试，假设容许时钟抖动的时间为1uS。

首先参见图4，为一计数电路，该计数电路由相互级联的复数个计数器组成；该基准时钟信号输入到各计数器的时钟端，被测单板时钟信号输入到各计数器的计数使能端。图中f是被测时钟信号，F是测试基准时钟。74161作为计数单元进行计数，该电路对时钟f的负脉冲进行测试。当f为负脉冲时，74161以频率F的时钟脉冲开始计数，Q0～Q11是计数结果，正常情况下，半个f时钟周期计数值N＝0.5*F/f＝0.5×4.096×10⁶/8000＝256。该计数电路在f整个负脉冲期间进行计数，在f正脉冲时计数器停止计数，同时把74161的A、B、C、D输入值赋给QA、QB、QC、QD。由于A、B、C、D的输入值为0，相当于在f正脉冲时对计数器定时清零。该计数电路将计数结果Q0～Q10输出给图5中所示的锁存单元。请参见图5，74273为两个8进制的锁存器，将计数结果Q0～Q10锁存为QQ0～QQ10，锁存器在每一个f时钟周期自动刷新一次。锁存数据输出给抖动判决和上报电路，如图6所示，从锁存数据QQ0～QQ10里选取计数值QQ0～QQ8送到判决模块COMP，该判决模块中设置有判决门限值，当输入的计数值QQ0～QQ8大于上门限值或小于下门限值时，则判为有抖动存在，判决模块输出为1，反之则判为无抖动存在，判决模块输出为0。

判决门限值的选取方法：根据可容忍时钟抖动的大小算出测试基准时钟对它的满计数值，去减或加正常的被测时钟计数值，就可以得到抖动判决的上、下门限值。对于本实施例而言，1uS的抖动时间用4.096MHz周期信号计数，计数值为1uS×4.096×10⁶＝4.096，取整为4，所以当计数值大于256+4＝260或小于256-4＝252时，抖动存在，判决模块COMP输出为“1”，使得后面的D锁存器置为“1”，否则输出为“0”。

该判决的门限值可以通过外部的控制器(如CPU)灵活设置。

图6中的41～46组成结果上报控制电路。41是三态控制门，42、43是D触发器，44为一非门，45、46为或门。图中

/CS3：为外部控制器(CPU)提供的地址选择信号，低有效；

/WR、/RD：为外部控制器(CPU)提供的读、写信号，低有效；

D0：为外部控制器(CPU)提供的双向数据信号0；

CLR：为清零信号。

当需要开始监控时钟时，外部CPU通过/CS3片选信号和D0写0，使CLR＝0，进而触发器42清0。如果在监控期间出现时钟抖动，COMP模块的OUT(输出)口输出将由0变为1，使得触发器42的Q口输出为1。外部CPU在监控结束后，通过/CS3和/RD读取触发器42的输出值，根据输出值进行判断被测时钟信号是否发生了抖动。

图6中的COMP判决模块，可用软件实现，如用AHDL完成，程序为：

SUBDESIGN COMPC

(

Q[8..0]：INPUT；

OUT：OUTPUT；

)

BEGIN

IF(((Q[8..0]＞260)OR(Q[8..0]＜252)))THEN

      OUT＝VCC；

ELSE

      OUT＝GND；

END IF；

END；

本发明还可以利用其他可编程的大规模逻辑器件实现电路；对于不同的被测时钟、不同测试基准时钟、不同的被测时钟的占空比，在实现电路中，按前面的方法放置不同数量的计数单元和锁存单元，计算不同的判决门限即可。

Claims

1、一种单板时钟抖动实时测试方法，包括下列步骤：

B)将计数结果锁存；

D)输出判决结果。

2、如权利要求1所述的单板时钟抖动实时测试方法，其特征在于：所述上/下门限值为N±X，其中，N为准确计数值，X为单板时钟抖动容许值，采用如下公式计算：

3、如权利要求2所述的单板时钟抖动实时测试方法，其特征在于：当被测单板时钟信号的占空比为1时，K＝0.5。

4、一种单板时钟抖动实时测试电路，其特征在于包括：

锁存电路：将上述计数结果锁存；

5、如权利要求4所述的单板时钟抖动实时测试电路，其特征在于：所述计数电路由相互级联的复数个计数器组成；所述的基准时钟信号输入到各计数器的时钟端，被测单板时钟信号输入到各计数器的计数使能端。

6、如权利要求5所述的单板时钟抖动实时测试电路，其特征在于：所述锁存电路包括复数个锁存器，其输入端分别连接复数个计数器的输出端，将计数结果锁存。

7、如权利要求6所述的单板时钟抖动实时测试电路，其特征在于：所述计数器和锁存器的个数根据不同的被测单板时钟信号频率、不同的被测时钟的占空比以及不同的基准时钟信号的频率而相应确定。

8、如权利要求6所述的单板时钟抖动实时测试电路，其特征在于：所述抖动判决和上报电路包括一判决模块和判决结果上报控制电路；所述判决模块的输入端与锁存器的数据输出端连接，取得实时的计数值，将该计数值与设定的上/下门限值比较，得到判决结果，所述判决结果上报控制电路在外部CPU的读写控制下，将判决结果输出。

9、如权利要求8所述的单板时钟抖动实时测试电路，其特征在于：所述判决结果上报控制电路包括有第一或门、第二或门、第一D触发器、第二D触发器和三态控制门；该第一或门接收外部CPU的地址选择信号和写信号，将数值“0”写入第一D触发器；该第一D触发器的输出端与第二D触发器的清零端连接，实现对第二D触发器的清零；该第二D触发器与判决模块的输出端连接，用于输出判决结果；外部CPU通过第二或门和三态控制门读取第二D触发器的输出值。

10、如权利要求4、5、6、7、8或9所述的单板时钟抖动实时测试电路，其特征在于：所述用于判决的门限值可以通过外部的控制器进行设置。